JPH05334810A - ブロック同期パターン検出装置及びその復調装置並にその検出方法 - Google Patents
ブロック同期パターン検出装置及びその復調装置並にその検出方法Info
- Publication number
- JPH05334810A JPH05334810A JP4139361A JP13936192A JPH05334810A JP H05334810 A JPH05334810 A JP H05334810A JP 4139361 A JP4139361 A JP 4139361A JP 13936192 A JP13936192 A JP 13936192A JP H05334810 A JPH05334810 A JP H05334810A
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization pattern
- block
- code
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 伝送系路に放出する変調データ中に含まれる
ブロック同期パターンを高信頼性を以って検出する。 【構成】 伝送系路がパーシャルレスポンス方式の伝送
特性を以っていて、同期パターンがブロック符号化さ
れ、ランレングスの最大値が制限されているものに於い
て、この同期パターンを記憶部１１Ａ−１〜１１Ａ−１
１に記憶し、この記憶部１１Ａ−１〜１１Ａ−１１の出
力を変調コードと比較するずれ量検出部１１Ｂ−１〜１
１Ｂ−１１で検出し、このずれ量を加算器１１Ｃで加算
した結果を所定の閾値と比較する比較器１１Ｄで閾値以
下の加算値を同期パターンとみなすことで同期信号を検
出する。
ブロック同期パターンを高信頼性を以って検出する。 【構成】 伝送系路がパーシャルレスポンス方式の伝送
特性を以っていて、同期パターンがブロック符号化さ
れ、ランレングスの最大値が制限されているものに於い
て、この同期パターンを記憶部１１Ａ−１〜１１Ａ−１
１に記憶し、この記憶部１１Ａ−１〜１１Ａ−１１の出
力を変調コードと比較するずれ量検出部１１Ｂ−１〜１
１Ｂ−１１で検出し、このずれ量を加算器１１Ｃで加算
した結果を所定の閾値と比較する比較器１１Ｄで閾値以
下の加算値を同期パターンとみなすことで同期信号を検
出する。
Description
【０００１】
【産業上の利用分野】本発明はデジタル通信系やデジタ
ルＶＴＲの記録再生系に用いられているブロック同期パ
ターンの検出装置及びその検出方法並にその復調装置に
関する。
ルＶＴＲの記録再生系に用いられているブロック同期パ
ターンの検出装置及びその検出方法並にその復調装置に
関する。
【０００２】
【従来の技術】従来からデジタルＶＴＲ、デジタル伝送
路内のデジタルデータ通信等でデータの符号化（以下コ
ーディングと記す）が行われている。このコーディング
はデジタルデータをＶＴＲや伝送路内の特性にマッチン
グした特性に変換するために成されるもので、その変調
方式にはＮＲＺ，バイボーラ，ＭＦＭ、ブロック符号
（例えば８〜１０変換）等、多くのコード化方式が提案
されている。
路内のデジタルデータ通信等でデータの符号化（以下コ
ーディングと記す）が行われている。このコーディング
はデジタルデータをＶＴＲや伝送路内の特性にマッチン
グした特性に変換するために成されるもので、その変調
方式にはＮＲＺ，バイボーラ，ＭＦＭ、ブロック符号
（例えば８〜１０変換）等、多くのコード化方式が提案
されている。
【０００３】これらのうち、例えばＲ−ＤＡＴ等に用い
られている８−１０変換符号等ではＮＲＺ等の原データ
をＭビット（８ビット）毎にまとめ、これをＮビット
（１０ビット、∴Ｍ≦Ｎ）に符号変換（以下マッピング
と記す）している。
られている８−１０変換符号等ではＮＲＺ等の原データ
をＭビット（８ビット）毎にまとめ、これをＮビット
（１０ビット、∴Ｍ≦Ｎ）に符号変換（以下マッピング
と記す）している。
【０００４】この場合、マッピングされた変換データの
論理１及び論理０の連続数のランレングス（Runlength)
の最大値Ｔmax を制限している。Ｒ−ＤＡＴの８−１
０変換ではこのランレングスの最大値Ｔmax ＝４に制限
したものが使用されている。
論理１及び論理０の連続数のランレングス（Runlength)
の最大値Ｔmax を制限している。Ｒ−ＤＡＴの８−１
０変換ではこのランレングスの最大値Ｔmax ＝４に制限
したものが使用されている。
【０００５】即ち、変調コードのランレングスの最大値
Ｔmax の繰り返し、例えば「００００１１１１」「１１
１１００００」等は禁止され、これらＴmax とＴmax の
繰り返し変調コード、例えば「１１１１００００」を同
期信号として用いている。
Ｔmax の繰り返し、例えば「００００１１１１」「１１
１１００００」等は禁止され、これらＴmax とＴmax の
繰り返し変調コード、例えば「１１１１００００」を同
期信号として用いている。
【０００６】一方、今、Ｒ−ＤＡＴの記録媒体や伝送路
内の伝送特性を考えてみる。
内の伝送特性を考えてみる。
【０００７】図８Ａ，Ｂ，Ｃは従来の伝送路特性と、そ
の応答波形を示すもので図８Ａは上述のＲ−ＤＡＴの記
録媒体の周波数特性Ｆ１を示すもので、縦軸は振幅Ａ、
横軸は周波数ｆを示しｆmax は変調コードの最高繰り返
し周波数を示す。
の応答波形を示すもので図８Ａは上述のＲ−ＤＡＴの記
録媒体の周波数特性Ｆ１を示すもので、縦軸は振幅Ａ、
横軸は周波数ｆを示しｆmax は変調コードの最高繰り返
し周波数を示す。
【０００８】この様な伝送路に図８Ｂに示す論理値
「１」の１個のインパルスＩＰ１を入力した場合の、そ
の時の再生時の応答出力波形ＲＷ１は図８Ｃに示す様に
なる。図８Ｂ及び図８Ｃで縦軸は振幅Ａ、横軸は時間ｔ
を示す。
「１」の１個のインパルスＩＰ１を入力した場合の、そ
の時の再生時の応答出力波形ＲＷ１は図８Ｃに示す様に
なる。図８Ｂ及び図８Ｃで縦軸は振幅Ａ、横軸は時間ｔ
を示す。
【０００９】更にインパルスＩＰ１の論理値が「０」の
１個のインパルスが伝送系路に供給された場合には図８
Ｃの応答出力波形ＲＷ１を反転した波形が再生される。
１個のインパルスが伝送系路に供給された場合には図８
Ｃの応答出力波形ＲＷ１を反転した波形が再生される。
【００１０】上述の様な変調コードとして、例えば１１
０１０を伝送系路を入力したとすれば再生した出力波形
は図８Ｃに示す応答出力波形の重ね合わせ波形が図９の
様に再生される。
０１０を伝送系路を入力したとすれば再生した出力波形
は図８Ｃに示す応答出力波形の重ね合わせ波形が図９の
様に再生される。
【００１１】図９で縦軸は振幅Ａを横軸は時間ｔを示
し、実線波形は変調コード１１０１０に対応し、破線で
示す波形は重ね合わせ波形ＷＷ１を示している。この場
合の再生された検出波形の検出ポイントＤＰは２値波形
となっている。
し、実線波形は変調コード１１０１０に対応し、破線で
示す波形は重ね合わせ波形ＷＷ１を示している。この場
合の再生された検出波形の検出ポイントＤＰは２値波形
となっている。
【００１２】
【発明が解決しようとする課題】上述の従来構成で説明
したブロック符号化方式でのマッピングに於いては同期
信号（以下ＳＹＮＣと記す）をＭビット単位のデータの
先頭に挿入しているが、このＳＹＮＣを安定に検出する
ことは重要である。
したブロック符号化方式でのマッピングに於いては同期
信号（以下ＳＹＮＣと記す）をＭビット単位のデータの
先頭に挿入しているが、このＳＹＮＣを安定に検出する
ことは重要である。
【００１３】このＳＹＮＣは上記した様に、ランレング
スの最大値Ｔmax とＴmax の繰り返しパターンを用いて
いるが、変調データとのハミング距離ｄH （Hamming Di
stance) は１となる。
スの最大値Ｔmax とＴmax の繰り返しパターンを用いて
いるが、変調データとのハミング距離ｄH （Hamming Di
stance) は１となる。
【００１４】このハミング距離ｄH は例えば符号語Ｃ1
＝「００１１０」と符号語Ｃ2 ＝「０１１０１」とのハ
ミング距離ｄH （Ｃ1 ，Ｃ2 ）は３であり、論理値１，
０の符号語同志の不一致の数で定義される。
＝「００１１０」と符号語Ｃ2 ＝「０１１０１」とのハ
ミング距離ｄH （Ｃ1 ，Ｃ2 ）は３であり、論理値１，
０の符号語同志の不一致の数で定義される。
【００１５】このハミング距離がｄH ＝１と云うことは
ＳＹＮＣ中の１ビットが誤ると他の変調データの符号語
と見分けがつかなくなる。ＳＹＮＣはコーディングした
ブロック符号中の一部でしかないのに、その中の１ビッ
トを誤っただけで１ブロック全部を誤検出してしまう問
題があった。
ＳＹＮＣ中の１ビットが誤ると他の変調データの符号語
と見分けがつかなくなる。ＳＹＮＣはコーディングした
ブロック符号中の一部でしかないのに、その中の１ビッ
トを誤っただけで１ブロック全部を誤検出してしまう問
題があった。
【００１６】本発明は叙上の問題点を解決するために成
されたもので、その目的とするところはＳＹＮＣと他の
変調パターン等の符号語とのハミング距離ｄH が大きく
とれて、ＳＹＮＣを確実に検出可能なブロック同期パタ
ーン検出装置とその検出方法並に、この様なブロック同
期パターン検出手段を用いた復調装置を得んとするもの
である。
されたもので、その目的とするところはＳＹＮＣと他の
変調パターン等の符号語とのハミング距離ｄH が大きく
とれて、ＳＹＮＣを確実に検出可能なブロック同期パタ
ーン検出装置とその検出方法並に、この様なブロック同
期パターン検出手段を用いた復調装置を得んとするもの
である。
【００１７】
【課題を解決するための手段】本発明のブロック同期パ
ターン検出装置はその例が図１に示されている様にＭビ
ット単位の原データをＮ（＞Ｍ）ビット単位のデータに
変換した変換データの論理１及び論理０の連続数の最大
値であるＴmax が制限されている変調コードのブロック
同期パターンを、多値レベルの系で検出するブロック同
期パターン検出装置において、Ｔmax ＋Ｊ（Ｊ≧１）と
Ｔmax ＋Ｋ（Ｋ≧１）の組み合わせをブロック同期パタ
ーンとし、この同期パターンと同じ幅分の変調コードデ
ータを蓄えておくコードデータ記憶手段１１Ａと、同期
パターンと変調コードの各コードを比較し、コードのず
れ量を検出するずれ量検出手段１１Ｂと、ずれ量検出手
段１１Ｂで検出された各コードのずれ量の合計値を求め
る加算手段１１Ｃと、加算手段１１Ｃで求められた合計
値と予め設定された閾値ｔｈとを比較し、この合計値が
閾値ｔｈ以下の場合に同期が検出されたと判定する比較
検出手段１１Ｄとを備えてなるものである。
ターン検出装置はその例が図１に示されている様にＭビ
ット単位の原データをＮ（＞Ｍ）ビット単位のデータに
変換した変換データの論理１及び論理０の連続数の最大
値であるＴmax が制限されている変調コードのブロック
同期パターンを、多値レベルの系で検出するブロック同
期パターン検出装置において、Ｔmax ＋Ｊ（Ｊ≧１）と
Ｔmax ＋Ｋ（Ｋ≧１）の組み合わせをブロック同期パタ
ーンとし、この同期パターンと同じ幅分の変調コードデ
ータを蓄えておくコードデータ記憶手段１１Ａと、同期
パターンと変調コードの各コードを比較し、コードのず
れ量を検出するずれ量検出手段１１Ｂと、ずれ量検出手
段１１Ｂで検出された各コードのずれ量の合計値を求め
る加算手段１１Ｃと、加算手段１１Ｃで求められた合計
値と予め設定された閾値ｔｈとを比較し、この合計値が
閾値ｔｈ以下の場合に同期が検出されたと判定する比較
検出手段１１Ｄとを備えてなるものである。
【００１８】本発明のブロック同期パターン検出装置を
有する復調装置はその例が図２に示されている様に、伝
送系８の出力からクロックを抽出するクロック抽出手段
１０と、このクロック抽出手段１０から抽出されたクロ
ックに従って伝送系８の出力信号をデジタル信号に変換
するアナログ−デジタル変換手段９と、ブロック符号化
したデータ中の同期信号を検出するブロック同期パター
ン検出手段１１と、アナログ−デジタル変換手段９で変
換されたデジタルの信号をラッチするラッチ手段１２
と、ラッチ手段１２からのラッチデータを、多値データ
から論理１及び０の２値変調データに変換するデータ検
出手段１４と、ラッチ手段１２とデータ検出手段１４と
を管理するタイミング信号を発生するタイミング信号発
生手段１３と、データ検出手段１４から出力されたＮビ
ット単位の２値変調データをＭビット単位の原データに
復調する復調手段１５とを有する復調装置を具備し、タ
イミング信号発生手段１３は、ブロック同期パターン検
出手段１１から出力された同期検出信号によってリセッ
トされることを特徴とするものである。
有する復調装置はその例が図２に示されている様に、伝
送系８の出力からクロックを抽出するクロック抽出手段
１０と、このクロック抽出手段１０から抽出されたクロ
ックに従って伝送系８の出力信号をデジタル信号に変換
するアナログ−デジタル変換手段９と、ブロック符号化
したデータ中の同期信号を検出するブロック同期パター
ン検出手段１１と、アナログ−デジタル変換手段９で変
換されたデジタルの信号をラッチするラッチ手段１２
と、ラッチ手段１２からのラッチデータを、多値データ
から論理１及び０の２値変調データに変換するデータ検
出手段１４と、ラッチ手段１２とデータ検出手段１４と
を管理するタイミング信号を発生するタイミング信号発
生手段１３と、データ検出手段１４から出力されたＮビ
ット単位の２値変調データをＭビット単位の原データに
復調する復調手段１５とを有する復調装置を具備し、タ
イミング信号発生手段１３は、ブロック同期パターン検
出手段１１から出力された同期検出信号によってリセッ
トされることを特徴とするものである。
【００１９】本発明のブロック同期パターンの検出方法
はその例が図１に示されている様に、Ｍビット単位の原
データをＮ（＞Ｍ）ビット単位のデータに変換した変換
データの論理１及び論理０の連続数の最大値であるＴ
max が制限されている変調コードのブロック同期パター
ンを、多値レベルの系で検出するブロック同期パターン
検出方法において、Ｔmax ＋Ｊ（Ｊ≧１）とＴmax ＋Ｋ
（Ｋ≧１）の組み合わせをブロック同期パターンとし、
同期パターンと変調コードの各コードにおけるコードの
ずれ量を検出し、このずれ量の合計値が予め設定された
閾値以下であった場合には同期が検出された判定とする
様にしたことを特徴とするものである。
はその例が図１に示されている様に、Ｍビット単位の原
データをＮ（＞Ｍ）ビット単位のデータに変換した変換
データの論理１及び論理０の連続数の最大値であるＴ
max が制限されている変調コードのブロック同期パター
ンを、多値レベルの系で検出するブロック同期パターン
検出方法において、Ｔmax ＋Ｊ（Ｊ≧１）とＴmax ＋Ｋ
（Ｋ≧１）の組み合わせをブロック同期パターンとし、
同期パターンと変調コードの各コードにおけるコードの
ずれ量を検出し、このずれ量の合計値が予め設定された
閾値以下であった場合には同期が検出された判定とする
様にしたことを特徴とするものである。
【００２０】
【作用】本発明のブロック同期パターン検出装置及びそ
の復調装置並にその検出方法によればＳＹＮＣと変調コ
ードの各コードパターンに於けるパターンからのコード
のずれ量を検出し、このずれ量があらかじめ設定した閾
値以下であることを検知してＳＹＮＣであることを判別
する様にしたのでパーシャルレスポンス等の符号間干渉
の有る伝送系路においてもＳＹＮＣと他の変調コードパ
ターンとのハミング距離が有効にとれてＳＹＮＣ検出時
の信頼性が増大し、エラーレートを低減することが出来
るものが得られる。
の復調装置並にその検出方法によればＳＹＮＣと変調コ
ードの各コードパターンに於けるパターンからのコード
のずれ量を検出し、このずれ量があらかじめ設定した閾
値以下であることを検知してＳＹＮＣであることを判別
する様にしたのでパーシャルレスポンス等の符号間干渉
の有る伝送系路においてもＳＹＮＣと他の変調コードパ
ターンとのハミング距離が有効にとれてＳＹＮＣ検出時
の信頼性が増大し、エラーレートを低減することが出来
るものが得られる。
【００２１】
【実施例】以下、本発明の復調装置、ブロック同期パタ
ーン検出装置及びブロック同期パターン検出方法の一実
施例を図１乃至図７について詳記する。
ーン検出装置及びブロック同期パターン検出方法の一実
施例を図１乃至図７について詳記する。
【００２２】図１でブロック同期パターン検出装置を説
明するに先だち、図２によって伝送系路を含む変復調部
の全体的構成を説明する。
明するに先だち、図２によって伝送系路を含む変復調部
の全体的構成を説明する。
【００２３】図２に於いて、入力端子Ｔ1 には論理値１
及び０から構成されたデジタルデータが入力される。
及び０から構成されたデジタルデータが入力される。
【００２４】変調部１は入力デジタルデータをラッチす
るラッチ回路３、変調テーブルを有する記憶手段４、同
期信号（ＳＹＮＣ）を発生する同期信号発生回路６、タ
イミング信号発生回路５並にスイッチング手段７より構
成される。
るラッチ回路３、変調テーブルを有する記憶手段４、同
期信号（ＳＹＮＣ）を発生する同期信号発生回路６、タ
イミング信号発生回路５並にスイッチング手段７より構
成される。
【００２５】入力端子Ｔ1 はラッチ回路３に接続され、
このラッチ回路３の出力端は変調テーブルの記憶手段４
に接続され、記憶手段４の出力端はスイッチング手段７
の固定接点ｂと可動接片ａを介して通信系の伝送路或い
はＲ−ＤＡＴ等の記録媒体等の伝送系路８に接続されて
いる。
このラッチ回路３の出力端は変調テーブルの記憶手段４
に接続され、記憶手段４の出力端はスイッチング手段７
の固定接点ｂと可動接片ａを介して通信系の伝送路或い
はＲ−ＤＡＴ等の記録媒体等の伝送系路８に接続されて
いる。
【００２６】同期信号発生回路６の出力端はスイッチン
グ手段７の固定接点ｃ及び可動接片ａを介して上記伝送
系路８に接続され、更にタイミング信号発生回路５はラ
ッチ回路３とスイッチング手段７の可動接片ａに接続さ
れている。
グ手段７の固定接点ｃ及び可動接片ａを介して上記伝送
系路８に接続され、更にタイミング信号発生回路５はラ
ッチ回路３とスイッチング手段７の可動接片ａに接続さ
れている。
【００２７】伝送系路８の出力データは３値と成され復
調部２に供給される。
調部２に供給される。
【００２８】復調部２はアナログ−デジタル変換回路
（ＡＤＣ）９、フェーズロックドループ回路（ＰＬＬ）
１０、同期信号検出回路１１、ラッチ回路１２、タイミ
ング信号発生回路１３、データ検出回路１４並に復調テ
ーブルを有する記憶手段１５より構成されている。
（ＡＤＣ）９、フェーズロックドループ回路（ＰＬＬ）
１０、同期信号検出回路１１、ラッチ回路１２、タイミ
ング信号発生回路１３、データ検出回路１４並に復調テ
ーブルを有する記憶手段１５より構成されている。
【００２９】即ち、伝送系路８は復調部２のＡＤＣ９及
びＰＬＬ１０に接続され、ＰＬＬ１０から得られるクロ
ック信号はＡＤＣ９及び全体的なシステム系に供給され
る。
びＰＬＬ１０に接続され、ＰＬＬ１０から得られるクロ
ック信号はＡＤＣ９及び全体的なシステム系に供給され
る。
【００３０】ＡＤＣ９の出力端は同期信号検出回路１１
及びラッチ回路１２に接続され、ラッチ回路１２の出力
端はデータ検出回路１４に接続され、同期信号検出回路
１１の出力端はタイミング信号発生回路１３に接続さ
れ、このタイミング信号発生回路１３の出力端はラッチ
回路１２に接続され、更にデータ検出回路１４の出力端
は記憶手段１５に接続されて、この記憶手段１５の出力
端に接続された出力端子Ｔ2 に復調データを得る様に構
成されている。
及びラッチ回路１２に接続され、ラッチ回路１２の出力
端はデータ検出回路１４に接続され、同期信号検出回路
１１の出力端はタイミング信号発生回路１３に接続さ
れ、このタイミング信号発生回路１３の出力端はラッチ
回路１２に接続され、更にデータ検出回路１４の出力端
は記憶手段１５に接続されて、この記憶手段１５の出力
端に接続された出力端子Ｔ2 に復調データを得る様に構
成されている。
【００３１】上述の構成における動作を説明すると、入
力端子Ｔ1 に供給されたデジタルデータはタイミング信
号発生回路５からのタイミング制御信号に基づいてラッ
チ回路３でラッチされる。
力端子Ｔ1 に供給されたデジタルデータはタイミング信
号発生回路５からのタイミング制御信号に基づいてラッ
チ回路３でラッチされる。
【００３２】このラッチ回路３でラッチしたデータは記
憶手段４に供給され、この記憶手段４は例えばＲＯＭ等
からなる変調テーブル内に８〜１０変調コードが格納さ
れ、ブロック符号化が成され、変調コードに変換されて
スイッチング手段７の固定接点ｂ→可動接片ａを介して
例えばＲ−ＤＡＴの磁気媒体或いはデジタルデータ通信
回線の伝送系路８等へ送出される。
憶手段４に供給され、この記憶手段４は例えばＲＯＭ等
からなる変調テーブル内に８〜１０変調コードが格納さ
れ、ブロック符号化が成され、変調コードに変換されて
スイッチング手段７の固定接点ｂ→可動接片ａを介して
例えばＲ−ＤＡＴの磁気媒体或いはデジタルデータ通信
回線の伝送系路８等へ送出される。
【００３３】記憶手段４内の変調コードは、論理値１又
は０の連続数、即ちランレングスの最大値Ｔmax を例え
ば４とし、ブロック符号化されている。
は０の連続数、即ちランレングスの最大値Ｔmax を例え
ば４とし、ブロック符号化されている。
【００３４】同期信号発生回路６からはデータ等を含む
図３に示すブロックフォーマットの様にその先頭に付加
する８ビット（１シンボル）分のＳＹＮＣが出力され
て、スイッチング手段７の固定接点ｃ→可動接片ａを介
して伝送系路８に送出される。この時のスイッチング手
段７の切換タイミングはタイミング信号発生回路５から
のタイミング制御信号によって切換え制御され、データ
の先頭にＳＹＮＣが付加される。
図３に示すブロックフォーマットの様にその先頭に付加
する８ビット（１シンボル）分のＳＹＮＣが出力され
て、スイッチング手段７の固定接点ｃ→可動接片ａを介
して伝送系路８に送出される。この時のスイッチング手
段７の切換タイミングはタイミング信号発生回路５から
のタイミング制御信号によって切換え制御され、データ
の先頭にＳＹＮＣが付加される。
【００３５】Ｒ−ＤＡＴ等ではメインエリアブロックは
図３に示す様に３２シンボル（３２×８ビット）から成
り、データと１シンボルのＳＹＮＣ間のヘッダとし、例
えはメインＩＤの２シンボル及びメインＩＤパリティの
１シンボルがある。
図３に示す様に３２シンボル（３２×８ビット）から成
り、データと１シンボルのＳＹＮＣ間のヘッダとし、例
えはメインＩＤの２シンボル及びメインＩＤパリティの
１シンボルがある。
【００３６】同期信号発生回路６から出力されるＳＹＮ
Ｃはランレングスの最大値Ｔmax ＋Ｊ（Ｊ≧１）とＴ
max ＋Ｋ（Ｋ≧１）の組み合わせをブロック同期パター
ンとしている。
Ｃはランレングスの最大値Ｔmax ＋Ｊ（Ｊ≧１）とＴ
max ＋Ｋ（Ｋ≧１）の組み合わせをブロック同期パター
ンとしている。
【００３７】即ち、ランレングスの最大値Ｔmax が４に
制限された場合のＴmax ＋ＪとＴma x ＋Ｋの例は （１）Ｔmax ＋１とＴmax ＋１の組み合わせで選ぶと 「１１１１１０００００」又は「０００００１１１１
１」 （２）Ｔmax ＋１とＴmax ＋２の組み合わせで選ぶと 「１１１１１００００００」、「１１１１１１００００
０」 「０００００１１１１１１」又は「００００００１１１
１１」 （３）Ｔmax ＋２とＴmax ＋２の組み合わせで選ぶと 「１１１１１１００００００」又は「００００００１１
１１１１」 等となる。
制限された場合のＴmax ＋ＪとＴma x ＋Ｋの例は （１）Ｔmax ＋１とＴmax ＋１の組み合わせで選ぶと 「１１１１１０００００」又は「０００００１１１１
１」 （２）Ｔmax ＋１とＴmax ＋２の組み合わせで選ぶと 「１１１１１００００００」、「１１１１１１００００
０」 「０００００１１１１１１」又は「００００００１１１
１１」 （３）Ｔmax ＋２とＴmax ＋２の組み合わせで選ぶと 「１１１１１１００００００」又は「００００００１１
１１１１」 等となる。
【００３８】スイッチング手段７からはデータが付加さ
れた上述のＳＹＮＣが伝送系路８を通して復調部２に供
給される。この伝送系路では後述するもその出力が３値
となる様に成される。
れた上述のＳＹＮＣが伝送系路８を通して復調部２に供
給される。この伝送系路では後述するもその出力が３値
となる様に成される。
【００３９】伝送系路からの出力はＰＬＬ回路１０でク
ロックＣＫを抽出し、そのクロックＣＫを各システムに
供給すると共にＡＤＣ回路９に供給して伝送系路８から
の出力データをデジタル変換する。
ロックＣＫを抽出し、そのクロックＣＫを各システムに
供給すると共にＡＤＣ回路９に供給して伝送系路８から
の出力データをデジタル変換する。
【００４０】このＡＤＣ回路９でデジタル化されたデー
タから後述するも同期信号検出回路１１はＳＹＮＣを検
出する。この同期信号検出回路１１から得た検出ＳＹＮ
Ｃ信号で復調部のタイミングを制御するタイミング信号
発生回路１３をリセットする。
タから後述するも同期信号検出回路１１はＳＹＮＣを検
出する。この同期信号検出回路１１から得た検出ＳＹＮ
Ｃ信号で復調部のタイミングを制御するタイミング信号
発生回路１３をリセットする。
【００４１】タイミング信号発生回路１３で発生するタ
イミング信号に従って、ＡＤＣ回路９からのデータがラ
ッチ回路１２でラッチされる。
イミング信号に従って、ＡＤＣ回路９からのデータがラ
ッチ回路１２でラッチされる。
【００４２】ラッチ回路１２からの３値データはデータ
検出回路１４で１又は０の２値データに変えられて復調
テーブルを格納したＲＯＭ等の記憶手段１５で１０−８
変換の復調が成されて出力端子に復調データを出力する
様に構成されている。
検出回路１４で１又は０の２値データに変えられて復調
テーブルを格納したＲＯＭ等の記憶手段１５で１０−８
変換の復調が成されて出力端子に復調データを出力する
様に構成されている。
【００４３】上述の伝送系路８に入力されるデータが３
値と成る点について図４及び図５を用いて説明する。
値と成る点について図４及び図５を用いて説明する。
【００４４】図４Ａ，Ｂ，Ｃは図８Ａ，Ｂ，Ｃの伝送路
特性と応答波形に対応している。即ち、図８Ａ，Ｂ，Ｃ
はＮＲＺ等の単流方式の場合の伝送路特性と応答波形に
対応し、図４Ａ，Ｂ，Ｃはパーシャルレスポンス方式
（Partial Response System)として知られる伝送路特性
とその応答波形を示している。
特性と応答波形に対応している。即ち、図８Ａ，Ｂ，Ｃ
はＮＲＺ等の単流方式の場合の伝送路特性と応答波形に
対応し、図４Ａ，Ｂ，Ｃはパーシャルレスポンス方式
（Partial Response System)として知られる伝送路特性
とその応答波形を示している。
【００４５】上述のパーシャルレスポンス方式は符号間
干渉を積極的に利用して良好なデジタル情報伝送を達成
する様にしたもので伝送系路の特性はクレーツマー等の
提案したクラスＩに対応するもので図４Ａに示す様な伝
送特性Ｆ２を有する伝送系路８に図４Ｂに示す論理値
「１」のインパルスＩＰ２を１個入力した時の出力応答
波形ＲＷ２を示す。勿論論理値「０」のインパルスを供
給した場合には図４Ｃの応答波出力波形ＲＷ２を反転し
た波形が再生される。
干渉を積極的に利用して良好なデジタル情報伝送を達成
する様にしたもので伝送系路の特性はクレーツマー等の
提案したクラスＩに対応するもので図４Ａに示す様な伝
送特性Ｆ２を有する伝送系路８に図４Ｂに示す論理値
「１」のインパルスＩＰ２を１個入力した時の出力応答
波形ＲＷ２を示す。勿論論理値「０」のインパルスを供
給した場合には図４Ｃの応答波出力波形ＲＷ２を反転し
た波形が再生される。
【００４６】図９と同様に変調コードとして例えば１１
０１０を伝送系路８に入力したとすれば再生した出力波
形は図４Ｃに示す応答出力波形の重ね合わせ波形となり
図５の様に再生される。
０１０を伝送系路８に入力したとすれば再生した出力波
形は図４Ｃに示す応答出力波形の重ね合わせ波形となり
図５の様に再生される。
【００４７】図５で実線波形は変調コード１１０１０に
対応し、破線で示す波形は重ね合わせ波形ＷＷ２を示し
ている。この場合の再生された検出波形の検出ポイント
ＤＰは伝送系路８上で三値レベルをとり、３値波形とな
る。
対応し、破線で示す波形は重ね合わせ波形ＷＷ２を示し
ている。この場合の再生された検出波形の検出ポイント
ＤＰは伝送系路８上で三値レベルをとり、３値波形とな
る。
【００４８】上述の変復調系の復調部２の同期信号検出
回路１１の具体的構成及びＳＹＮＣ信号の検出方法を図
１と図６及び図７によって詳記する。
回路１１の具体的構成及びＳＹＮＣ信号の検出方法を図
１と図６及び図７によって詳記する。
【００４９】図１は同期信号検出回路１１の具体的構成
を示すもので、入力端子Ｔ3 にはＡＤＣ回路９からの図
３に示したデータとＳＹＮＣが供給される。入力端子Ｔ
3 は第１のフリップフロップ回路１１Ａ−１に接続され
ている。
を示すもので、入力端子Ｔ3 にはＡＤＣ回路９からの図
３に示したデータとＳＹＮＣが供給される。入力端子Ｔ
3 は第１のフリップフロップ回路１１Ａ−１に接続され
ている。
【００５０】１１Ａ−１，１１Ａ−２‥‥１１Ａ−１
０，１１Ａ−１１はＤ型のフリップフロップ回路（以下
Ｄ−ＦＦと記す）でＳＹＮＣの幅分のデータを蓄える様
に互いにカスケード接続され、夫々のＤ−ＦＦ１１Ａ−
１〜１１Ａ−１１の出力はデータとＳＹＮＣのずれ量を
検出する複数のずれ量検出部１１Ｂ−１，１１Ｂ−２，
‥‥１１Ｂ−１０，１１Ｂ−１１に供給される。
０，１１Ａ−１１はＤ型のフリップフロップ回路（以下
Ｄ−ＦＦと記す）でＳＹＮＣの幅分のデータを蓄える様
に互いにカスケード接続され、夫々のＤ−ＦＦ１１Ａ−
１〜１１Ａ−１１の出力はデータとＳＹＮＣのずれ量を
検出する複数のずれ量検出部１１Ｂ−１，１１Ｂ−２，
‥‥１１Ｂ−１０，１１Ｂ−１１に供給される。
【００５１】ずれ量検出部１１Ｂ−１，１１Ｂ−２‥‥
１１Ｂ−１０，１１Ｂ−１１の出力端は夫々加算器１１
Ｃに供給されて加算される。
１１Ｂ−１０，１１Ｂ−１１の出力端は夫々加算器１１
Ｃに供給されて加算される。
【００５２】加算器１１Ｃの出力は比較器１１Ｄに供給
され、所定の閾値ｔｈより小さいときＳＹＮＣを検出し
たとして出力端子Ｔ4 にＳＹＮＣ検出信号を出力する様
に成されている。
され、所定の閾値ｔｈより小さいときＳＹＮＣを検出し
たとして出力端子Ｔ4 にＳＹＮＣ検出信号を出力する様
に成されている。
【００５３】上述の同期信号検出回路１１の動作を図６
及び図７を用いて更に詳記する。
及び図７を用いて更に詳記する。
【００５４】図６Ａ及び図６ＢはＳＹＮＣ波形１６とこ
のＳＹＮＣ波形１６に最も近い変調コード波形１７の関
係を示すもので、ハミング距離ＨD を図中に示すＤの単
位を用いると、図６ＡではＳＹＮＣ波形１６は黒丸で示
す様に「１１１１１００００００」で×印で示す変調コ
ード波形１７との距離は３Ｄとなる。
のＳＹＮＣ波形１６に最も近い変調コード波形１７の関
係を示すもので、ハミング距離ＨD を図中に示すＤの単
位を用いると、図６ＡではＳＹＮＣ波形１６は黒丸で示
す様に「１１１１１００００００」で×印で示す変調コ
ード波形１７との距離は３Ｄとなる。
【００５５】同様に図６Ｂに示すＳＹＮＣ波形１６は黒
丸で示す様に「１１１１１１００００００」で×印で示
す変調コード波形１７との距離は４Ｄとなる。
丸で示す様に「１１１１１１００００００」で×印で示
す変調コード波形１７との距離は４Ｄとなる。
【００５６】今、例えば図６Ｂで示すＳＹＮＣ波形１６
「１１１１１１００００００」に対し図７Ａの様に３値
レベルの中点に対し所定の閾値ｔｈ１及びｔｈ２を設
け、ＳＹＮＣ波形が含まれる「１１１１１１０００００
０」の領域１８，１９及び２０を「０００００」「０」
及び「０００００」と番号を付加する。そして、この領
域１８，１９及び２０に近い順に及びの番号を付加
する。
「１１１１１１００００００」に対し図７Ａの様に３値
レベルの中点に対し所定の閾値ｔｈ１及びｔｈ２を設
け、ＳＹＮＣ波形が含まれる「１１１１１１０００００
０」の領域１８，１９及び２０を「０００００」「０」
及び「０００００」と番号を付加する。そして、この領
域１８，１９及び２０に近い順に及びの番号を付加
する。
【００５７】図１に示した入力端子Ｔ3 に入力される変
調コード波形１７が図７Ｂの様に，の領域のどの位
置に入ったかをずれ量検出部１１Ｂ−１，１１Ｂ−２‥
‥１１Ｂ−１０，１１Ｂ−１１で検出する。
調コード波形１７が図７Ｂの様に，の領域のどの位
置に入ったかをずれ量検出部１１Ｂ−１，１１Ｂ−２‥
‥１１Ｂ−１０，１１Ｂ−１１で検出する。
【００５８】図７Ｂでは変調コード波形１７は
０００の領域にあるので２＋２＋１＋１＋１＋
１＋１＋１＝１０となるのでこの値を加算器１１Ｃで加
算する。
０００の領域にあるので２＋２＋１＋１＋１＋
１＋１＋１＝１０となるのでこの値を加算器１１Ｃで加
算する。
【００５９】この加算結果を比較器１１Ｄで閾値ｔｈと
比較し、加算結果が一定値以下であったらＳＹＮＣ波形
であると判断する。
比較し、加算結果が一定値以下であったらＳＹＮＣ波形
であると判断する。
【００６０】図６Ａの場合は加算値２以下の場合にＳＹ
ＮＣ波形１６と判断する。この場合安全をみて１以下と
してもよい。
ＮＣ波形１６と判断する。この場合安全をみて１以下と
してもよい。
【００６１】同様に図６Ｂの場合は加算値３以下の場合
にＳＹＮＣ波形１６と判断する。この場合安全をもて２
以下としてもよい。
にＳＹＮＣ波形１６と判断する。この場合安全をもて２
以下としてもよい。
【００６２】上記した図４及び図５で示したパーシャル
レスポンス方式では元の情報を中間系列に通して系列変
換を行うためにプロリコーダを送信端に用いるが、その
時の３値レベルのＳＹＮＣ波形１６の検出方法を図７Ａ
と同様の方式で表わすと図１０の様になる。この様な検
出法であると２領域ずれると０であったものが再び０と
なってＳＹＮＣ波形１６と変調コード波形１７の距離Ｄ
が検出出来なくなる。
レスポンス方式では元の情報を中間系列に通して系列変
換を行うためにプロリコーダを送信端に用いるが、その
時の３値レベルのＳＹＮＣ波形１６の検出方法を図７Ａ
と同様の方式で表わすと図１０の様になる。この様な検
出法であると２領域ずれると０であったものが再び０と
なってＳＹＮＣ波形１６と変調コード波形１７の距離Ｄ
が検出出来なくなる。
【００６３】図１０で示す方法で図６Ａ及び図６Ｂの距
離Ｄを検出すると共に２Ｄと成るが、本発明の方法によ
れば図６Ａは３Ｄ、図６Ｂは４Ｄとなって、ＳＹＮＣ信
号の検出に於いてハミング距離が大きくとれてＳＹＮＣ
検出の信頼性が増大し、エラーレートを減少させること
の出来るブロック同期パターン検出装置及びその復調装
置並にその検出方法を得ることが出来る。
離Ｄを検出すると共に２Ｄと成るが、本発明の方法によ
れば図６Ａは３Ｄ、図６Ｂは４Ｄとなって、ＳＹＮＣ信
号の検出に於いてハミング距離が大きくとれてＳＹＮＣ
検出の信頼性が増大し、エラーレートを減少させること
の出来るブロック同期パターン検出装置及びその復調装
置並にその検出方法を得ることが出来る。
【００６４】
【発明の効果】本発明のブロック同期パターン検出装置
及びその復調回路並にその検出方法によればパーシャル
レスポンス方式の様に符号間干渉のある伝送系路に於い
てもＳＹＮＣ波形と他の変調コードとのハミング距離を
有効に検出可能なものが得られる。
及びその復調回路並にその検出方法によればパーシャル
レスポンス方式の様に符号間干渉のある伝送系路に於い
てもＳＹＮＣ波形と他の変調コードとのハミング距離を
有効に検出可能なものが得られる。
【図１】本発明のブロック同期パターン検出装置及びそ
の方法に用いる同期信号検出回路の系統図である。
の方法に用いる同期信号検出回路の系統図である。
【図２】本発明のブロック同期パターン検出装置及びそ
の方法並に復調装置の全体的系統図である。
の方法並に復調装置の全体的系統図である。
【図３】本発明に用いる同期信号及びデータのブロック
フォーマットである。
フォーマットである。
【図４】本発明の適用する伝送路持性と応答波形図であ
る。
る。
【図５】本発明に用いる重ね合わせ波形図である。
【図６】同期信号波形と同期信号波形に最も近い変調コ
ード波形の関係図である。
ード波形の関係図である。
【図７】本発明の同期信号検出方法説明図である。
【図８】従来の伝送路特性と応答波形図である。
【図９】従来の重ね合わせ波形図である。
【図１０】従来の同期信号検出説明図である。
１ 変調部 ２ 復調部 ４ 記憶手段（変調テーブル） ６ 同期信号発生回路 ８ 伝送系路 １１ 同期信号検出回路 １５ 記憶手段（復調テーブル） １１Ａ−１〜１１Ａ−１１ Ｄ型ＦＦ １１Ｂ−１〜１１Ｂ−１１ ずれ量検出部 １１Ｃ 加算器 １１Ｄ 比較器
Claims (3)
- 【請求項１】 Ｍビット単位の原データをＮ（＞Ｍ）ビ
ット単位のデータに変換した変換データの論理１及び論
理０の連続数の最大値であるＴmax が制限されている変
調コードのブロック周期パターンを、多値レベルの系で
検出するブロック同期パターン検出装置において、 Ｔmax ＋Ｊ（Ｊ≧１）とＴmax ＋Ｋ（Ｋ≧１）の組み合
わせをブロック同期パターンとし、該同期パターンと同
じ幅分の変調コードデータを蓄えておくコードデータ記
憶手段と、 上記同期パターンと上記変調コードの各コードを比較
し、コードのずれ量を検出するずれ量検出手段と、 上記ずれ量検出手段で検出された各コードのずれ量の合
計値を求める加算手段と、 上記加算手段で求められた合計値と予め設定された閾値
とを比較し、該合計値が該閾値以下の場合に同期が検出
されたと判定する比較検出手段とを備えたことを特徴と
するブロック同期パターン検出装置。 - 【請求項２】 伝送系の出力からクロックを抽出するク
ロック抽出手段と、 上記クロック抽出手段から抽出されたクロックに従って
伝送系の出力信号をデジタル信号に変換するアナログ−
デジタル変換手段と、 ブロック符号化したデータ中の同期信号を検出するブロ
ック同期パターン検出手段と、 上記アナログ−デジタル変換手段で変換されたデジタル
の信号をラッチするラッチ手段と、 上記ラッチ手段からのラッチデータを、多値データから
論理１及び０の２値変調データに変換するデータ検出手
段と、 上記ラッチ手段とデータ検出手段とを管理するタイミン
グ信号を発生するタイミング信号発生手段と、 上記データ検出手段から出力されたＮビット単位の２値
変調データをＭビット単位の原データに復調する復調手
段とを有する復調装置を具備し、 上記タイミング信号発生手段は、上記ブロック同期パタ
ーン検出手段から出力された同期検出信号によってリセ
ットされることを特徴とする復調装置。 - 【請求項３】 Ｍビット単位の原データをＮ（＞Ｍ）ビ
ット単位のデータに変換した変換データの論理１及び論
理０の連続数の最大値であるＴmax が制限されている変
調コードのブロック同期パターンを、多値レベルの系で
検出するブロック同期パターン検出方法において、 Ｔmax ＋Ｊ（Ｊ≧１）とＴmax ＋Ｋ（Ｋ≧１）の組み合
わせをブロック同期パターンとし、 該同期パターンと上記変調コードの各コードにおけるコ
ードのずれ量を検出し、 該ずれ量の合計値が予め設定された閾値以下であった場
合には同期が検出されたと判定をする様にしたことを特
徴とするブロック同期パターン検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13936192A JP3383986B2 (ja) | 1992-05-29 | 1992-05-29 | ブロック同期パターン検出装置及びその検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13936192A JP3383986B2 (ja) | 1992-05-29 | 1992-05-29 | ブロック同期パターン検出装置及びその検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05334810A true JPH05334810A (ja) | 1993-12-17 |
| JP3383986B2 JP3383986B2 (ja) | 2003-03-10 |
Family
ID=15243542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13936192A Expired - Fee Related JP3383986B2 (ja) | 1992-05-29 | 1992-05-29 | ブロック同期パターン検出装置及びその検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383986B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987002298A1 (fr) * | 1985-10-21 | 1987-04-23 | Kabushiki Kaisha Kouransha | Moule pour moulage de poudres sous forme de plaquettes |
| US4841944A (en) * | 1987-06-30 | 1989-06-27 | Tsutomu Maeda | Ingition system |
| US6125156A (en) * | 1996-10-11 | 2000-09-26 | Hitachi, Ltd. | Data synchronizing signal detecting device |
| WO2001080433A1 (fr) * | 2000-04-18 | 2001-10-25 | Nippon Telegraph And Telephone Corporation | Procede de codage |
| US6856660B1 (en) | 1996-10-11 | 2005-02-15 | Hitachi, Ltd. | Signal processing method and apparatus and disk device using the method and apparatus |
| KR100714104B1 (ko) * | 1998-12-23 | 2007-05-07 | 루센트 테크놀러지스 인크 | 고전압 인터페이스를 가로지르는 동기 데이터 전송 프로토콜 |
| USRE40312E1 (en) | 1995-12-05 | 2008-05-13 | Pioneer Electronic Corporation | Digital data transmitting method |
| JP2009043408A (ja) * | 1995-09-26 | 2009-02-26 | Cirrus Logic Inc | サンプル化振幅磁気記録のための改良されたフォールトトレラント同期マーク検出器 |
-
1992
- 1992-05-29 JP JP13936192A patent/JP3383986B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987002298A1 (fr) * | 1985-10-21 | 1987-04-23 | Kabushiki Kaisha Kouransha | Moule pour moulage de poudres sous forme de plaquettes |
| US4841944A (en) * | 1987-06-30 | 1989-06-27 | Tsutomu Maeda | Ingition system |
| JP2009043408A (ja) * | 1995-09-26 | 2009-02-26 | Cirrus Logic Inc | サンプル化振幅磁気記録のための改良されたフォールトトレラント同期マーク検出器 |
| JP2011216182A (ja) * | 1995-09-26 | 2011-10-27 | Cirrus Logic Inc | サンプル化振幅磁気記録のための改良されたフォールトトレラント同期マーク検出器 |
| USRE40312E1 (en) | 1995-12-05 | 2008-05-13 | Pioneer Electronic Corporation | Digital data transmitting method |
| US6125156A (en) * | 1996-10-11 | 2000-09-26 | Hitachi, Ltd. | Data synchronizing signal detecting device |
| US6473477B2 (en) | 1996-10-11 | 2002-10-29 | Hitachi, Ltd. | Data synchronizing signal detecting device |
| US6823030B2 (en) | 1996-10-11 | 2004-11-23 | Hitachi, Ltd. | Data synchronizing signal detecting device |
| US6856660B1 (en) | 1996-10-11 | 2005-02-15 | Hitachi, Ltd. | Signal processing method and apparatus and disk device using the method and apparatus |
| US7184505B2 (en) | 1996-10-11 | 2007-02-27 | Hitachi, Ltd. | Data synchronizing signal detecting device |
| KR100714104B1 (ko) * | 1998-12-23 | 2007-05-07 | 루센트 테크놀러지스 인크 | 고전압 인터페이스를 가로지르는 동기 데이터 전송 프로토콜 |
| WO2001080433A1 (fr) * | 2000-04-18 | 2001-10-25 | Nippon Telegraph And Telephone Corporation | Procede de codage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3383986B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595034B1 (en) | Differentially coded and guard pulse position modulation for communication networks | |
| JPH0158705B2 (ja) | ||
| JPH0813036B2 (ja) | パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出 | |
| JPH0544206B2 (ja) | ||
| US5406569A (en) | Error correcting apparatus for digital data and digital synchronizing detecting apparatus | |
| EP0310330A2 (en) | Digital signal recording/reproducing apparatus | |
| US5535187A (en) | High capacity run-length-limited coding system employing asymmetric and even-spaced codes | |
| JP2863052B2 (ja) | デジタルデータ符号化方法、復号化方法、符号化装置および復号化装置 | |
| US6816447B1 (en) | Creation of synchronization marks in multilevel optical data storage | |
| JP3383986B2 (ja) | ブロック同期パターン検出装置及びその検出方法 | |
| US5508701A (en) | Data conversion method and recording and reproduction apparatus | |
| EP0564283B1 (en) | Miller-squared decoder with erasure flag output | |
| US4672362A (en) | Binary data encoding and decoding process | |
| US6486804B2 (en) | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding | |
| US5424882A (en) | Signal processor for discriminating recording data | |
| WO2000010168A1 (en) | Write format for digital data storage | |
| US4549167A (en) | Method of encoding and decoding binary data | |
| US5572496A (en) | Apparatus for reproducing an encoded digital signal based on a frame synchronization signal | |
| US5511080A (en) | Playback data detecting method for improving bit error rate for random error | |
| JPS6324340B2 (ja) | ||
| US6531968B2 (en) | Digital data modulating method and apparatus and modulated data recording medium using the same | |
| US5644307A (en) | Modulation method, recording method, reproducing method, recording and reproducing apparatus, recording and reproducing method, and reproducing apparatus | |
| US6369724B1 (en) | Modulating apparatus and method, demodulating apparatus and method, and transmission medium | |
| EP0344669B1 (en) | Digital data reproducing circuit for a magnetic recording apparatus | |
| JPH0462216B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |