JPS6324340B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は第１と第２と第３と第４の等しい長さ
の順次のハーフビツト区間から構成されるデータ
ワードを具える２値のカツドフエーズ符号化され
ているデータ信号を復調する方法に関するもので
ある。

本発明はまたこのような方法を実施する受信機
に関するものである。

カツドフエーズ符号（quadphase coding）に
ついてはユー・アツペル（U.Appel）とケー・ト
レンドル（K.Tro¨ndle）の「ツーザンメンシユテ
ルングウントグルツピールングフエルシーデナー
コーデスフユールデイーユーバートラーグングデ
イジターレルシグナーレ」（Zusammenstellung
und Gruppierung verschiedener Codes fu¨r
U¨bertragung digitaler Signale）と題する論文
（ナツハリヒテンテヒニツシエツアイトシユリフ
ト（Nachrichtentechnische Zeitschrift）第１巻
1970年第11〜16頁所収）、殊にその第７図から既
知である。カツドフエーズ符号化した信号は符号
化されていない二進データ信号をダイビツトと呼
ばれる２ビツトの群に分割し、ダイビツトの第１
と第２のビツトを夫々２ビツト区間から成る一符
号化語の第１と第２のハーフビツト区間に置き、
上記ダイビツトの第１と第２のビツトの反転値を
夫々一符号化語の第３と第４のハーフビツト区間
に置くことにより得られる。

「カツドフエーズ」という名は0011、1001、
0110および1100（これらは夫々ダイビツト00、10、
01および11に由来する）という４個の単位符号化
ワードが識別できることに由来する。

本発明によれば前述したタイプの方法において
第３のハーフビツト区間のサンプル値と第１のハ
ーフビツト区間のサンプル値とをビツト同期およ
びワード同期のとれた比較をしてそれから第１の
差値を求め、第４のハーフビツト区間のサンプル
値と第２のハーフビツト区間のサンプル値とをビ
ツト同期およびワード同期のとれた比較をして第
２の差値を求め、これらの第１の差値と、ハーフ
ビツト区間遅延させた第２の差値とを組合わせた
後それらで復調したデータワードの順次のビツト
値を構成することを特徴とする。

本発明はまた上記方法を遂行する受信機にも関
するものであり、この受信機は受信機が遅延装置
と差装置とを具え、受信機の入力端子を遅延装置
の入力端子と差装置の第１の入力端子とに接続
し、遅延装置の出力端子を差装置の第２の入力端
子に接続し、データ信号とこのデータ信号とを遅
延装置により１ビツト区間遅延させたものとの間
の差信号を求め、受信機に更にワードおよびビツ
ト同期クロツク同期装置と制御入力端子を有する
サンプリング装置とを設け、このサンプリング装
置の入力端子を前記差装置に接続し、サンプリン
グ装置のクロツク入力端子を上記クロツク同期表
置に接続し、第３と第４のハーフビツト区間で差
信号をサンプリングし、受信機に更にこれらのサ
ンプリング装置に接続されていてサンプリングさ
れた差信号を組合わせてデコードされたデータ信
号を形成する装置を設けたことを特徴とする。

このような方法および受信機は実ワイヤ対上で
のデータ伝送並びに磁気および光学式記録の分野
で殊に適している。加えて、これらの方法および
受信機はいくつかの利点を具えている。

第１の利点は帯域幅が狭くてすむことである
（バイフエーズ符号化信号用受信機で必要とする
周波数帯の約半分ですむ）。第２の利点は１ビツ
ト区間Ｔ当り平均して１個の零交差が生ずるため
クロツク再生が簡単なことである。第３の利点は
受信機が４個のサンプルをとりこれらを２個づつ
比較するため直流周波数およびビツト周波数近傍
の干渉性（妨害）周波数に敏感でないことであ
る。加えて、カツドフエーズ符号化信号も二進信
号の性質を具えているためこの符号化を磁気記録
の分野で使用する場合は磁気飽和まで書込むこと
が可能であり、従つて書込みの前に消去をする必
要がない。カツドフエーズ符号化信号のもう一つ
の利点は直流分を含まず、このためカツドフエー
ズ受信機では普通直流分の再生を回避できること
である。

本発明カツドフエーズ受信機の第１の実施例で
は前記遅延装置に第１と第２のサンプル−ホール
ド回路を設け、これらのサンプル−ホールド回路
の各々に制御端子を設け、前記差装置に第１と第
２の差回路を設け、第１の差回路の第１の入力端
子と第２の差回路の第１の入力端子とを差装置の
第１の入力端子に接続し、第１と第２のサンプル
−ホールド回路を遅延装置の入力端子に接続し、
第１のサンプル−ホールド回路の出力端子を第１
の差回路の、差装置の第２の入力端子となる第２
の入力端子に接続し、第２のサンプル−ホールド
回路の出力端子を第２の差回路の第２の入力端子
に接続し、第１と第２のサンプル−ホールド回路
の制御端子をクロツク同期装置に接続して夫々第
１と第２のハーフビツト区間においてカツドフエ
ーズ符号化データ信号をサンプリングするように
構成したことを特徴とする。

本発明カツドフエーズ受信機の第２の実施例で
は前記遅延装置に遅延素子を設け、前記差装置に
差動増幅器を設け、遅延素子の入力端子が遅延装
置の入力端子となると共に遅延素子の出力端子が
遅延装置の出力端子となり、差動増幅器の非反転
入力端子が差装置の第１の入力端子となり、差動
増幅器の反転入力端子が差装置の第２の入力端子
となるように構成したことを特徴とする。この第
２の実施例は例えばコイルで造つた遅延線のよう
な１個の遅延素子と１個の差動増幅器を具えるだ
けで足り且つ第１のビツト区間で信号をサンプリ
ングする必要がないという利点を持つている。

本発明の構成と効果は以下の説明で一層詳しく
説明することにする。

図面につき実施例を挙げて本発明を詳細に説明
する。なお、各図を通して対応する要素には同一
符号を与えてある。

データ伝送系では送信側でデイジタルの情報信
号を伝送路上を伝送するのに原信号よりも一層適
している信号に変換することがよく行なわれる。
この信号変換は送信機で変調、符号化若しくは
波またはこれらの組み合わせにより行なわれる。
受信側では逆変換を行ない、情報信号をその原信
号の形態に戻す。

この目的に殊に適している二値符号は第１図に
示すようなカツドになつている符号（以下カツド
フエーズ符号（quadphase code）と称する）で
ある。このカツドフエーズ符号化するに当つてと
られる符号化規則（code rule）は下記の通りで
ある。すなわち二進情報ビツトストリームの形態
の原信号に含まれているデータビツトを順次に２
ビツト宛まとめてダイビツトと呼ばれる２ビツト
ワードに組み分けする。カツドフエーズ符号化さ
れた１ワードはこの２ビツト区間に跨り、各ビツ
ト区間を互に長さを等しくすると共に各々を更に
２等分して２個のハーフビツト区間に分けて構成
する。このカツドフエーズ符号化ワードの第１と
第２のハーフビツト区間では上記ダイビツトをそ
のまま伝送し、第３と第４のハーフビツト区間で
はこのダイビツトを反転したものを送る。第１図
はこのようなカツドフエーズ符号化ワードがとり
得る４個の単位信号形態を示すものであるが、こ
こで例えば論理「１」は正の信号レベルで表わ
し、論理「０」は負の信号レベルで表わす。かく
してカツドフエーズ符号化するとダイビツト00は
0011を与え（第１ａ図）、ダイビツト01は0110を
与え（第１ｂ図）、ダイビツト10は1001を与え
（第１ｃ図）、ダイビツト11は1100を与える（第１
ｄ図）。カツドフエーズ符号という言葉はそこで
は４個の単位信号形態（即ち符号語）を区別でき
ることに由来する。〔なおユー・アツペル（U.
Appel）とケー・トレンドル（K.Tro¨ndle）の執
筆した「ツーザンメンシユテルングウントグルツ
ピールングフエルシーデナーコーデスフユールデ
イーユーバートラーグングデイジターレルシグナ
ーレ」（Zusammenstellung und Gruppierung
verschiedener Codes fu¨r die U¨bertragung
digitaler Signale）、ナツハリヒテンテヒニツシ
エツアイトシユリフト（Nachrichtentechnische
Zeitschrift）第１巻1970年第11〜16頁ではこの符
号は二進ブロツク符号（binary block code）と
呼んでいる〕。カツドフエーズ符号語0011、0110、
1001および1100は４ビツトで形成し得る16通りの
符号語の内の４個を利用するにすぎない。従つ
て、カツドフエーズ符号化には高度の冗長性を伴
なう。この高度の冗長性はクロツク同期に利用
し、良い結果を得ることができる。

逆に符号語の第１および第２半ビツト区間でダ
イビツトの反転値を送り、第３と第４の半ビツト
区間でダイビツトそのものを伝送するようにする
ことも可能である。この場合はカツドフエーズ符
号化するとダイビツト00は1100を与え、ダイビツ
ト01は1001を与え、ダイビツト10は0110を与え、
ダイビツト11は0011を与える。このようにして得
られたカツドフエーズ符号語は前述した方法によ
り得られたカツドフエーズ符号語と異なるところ
はない。それ故以下の説明は前に紹介したカツド
フエーズ符号語と二進情報のビツトとの間の関係
に基づいて進める。

第２図はカツドフエーズ受信機の第１の実施例
を示す。このカツドフエーズ受信機の入力端子５
にカツドフエーズ符号信号を与える。入力端子５
は第１の比較器６の反転入力端子および第２の比
較器７の反転入力端子並びに遅延装置８の入力端
子に接続する。遅延装置８は第１の単極スイツチ
９と第１のコンデンサ１０とで構成される第１の
サンプル−ホールド回路と第２の単極スイツチ１
１と第２のコンデンサ１２とで構成される第２の
サンプル−ホールド回路とを具える。第１の単極
スイツチ９の制御入力端子と第２の単極スイツチ
１１の制御入力端子とを（第２図上点線で示すよ
うに）各別にクロツク同期装置１３に接続する。
クロツク同期装置１３は後述するように入力端子
５に接続し、受信信号からビツト同期クロツク信
号とワード同期クロツク信号とを再生する。瞬時
ｐ１（第１図参照）で、第１の単極スイツチ９の
制御入力端子にサンプリングパルスが与えられる
とこの第１の単極スイツチ９が（Ｔ／２より短か
い）短時間閉成され、これにより第１のコンデン
サ１０は或る値まで充電されるが、この値は瞬時
ｐ１において入力端子５にある信号の値の目安と
なるものである。同様に第２のサンプル−ホール
ド回路の第２の単極スイツチ１１の制御入力端子
に瞬時ｐ２（第１図）においてサンプリングパル
スが印加されるとこの第２の単極スイツチ１１が
閉成され、これに応じて第２のコンデンサ１２が
或る値まで充電されるが、この値は瞬時ｐ２にお
いて入力端子５にある信号の値の目安となるもの
である。第１の比較器６と第２の比較器７は夫々
コンデンサ１０の充電電圧から入力端子５にある
信号を差し引いた差信号およびコンデンサ１２の
充電電圧から入力端子５にある信号を差し引いた
差信号を作る。これらの差信号は第１の比較器６
および第２の比較器７の出力端子に接続されてい
る単極スイツチ１４および１５の一極に印加され
る。これらの単極スイツチ１４および１５の各々
の制御入力端子は第２図に略図で示すようにクロ
ツク同期装置１３に接続する。以上説明した部分
の動作を要約すると次の通りである。すなわち符
号間干渉を伴なわずに信号をその信号を遅延させ
たものと相関させることである。この動作により
「整合フイルタ」作用が得られ、これにより就中
雑音成分が情報に対して最適に抑圧できる。

カツドフエーズ符号化ワードは第１と第２のハ
ーフビツト区間に原の（符号化されていない時
の）情報を担い、第３と第４のハーフビツト区間
に反転された形で原の（符号化されていない時）
の情報を担う。それ故夫々瞬時ｐ１およびｑ１な
らびに瞬時ｐ２およびｑ２においてカツドフエー
ズ符号化信号を決めることにより相関連した情報
が組み合わされる。この組み合わされた情報はそ
の後で適当な瞬時に検出する必要がある。このた
めにスイツチ１４を短時間（Ｔ／２より短かい）
閉成することを目的とするサンプリングパルスを
瞬時ｑ１（第１図）においてスイツチ１４の制御
入力端子に印加する。これに応じて瞬時ｑ１にお
ける第１の比較器６の出力端子の差信号が結合装
置１６の一方の入力端子に加わる。同様にスイツ
チ１５を短時間閉成することを目的とするサンプ
リングパルスを瞬時ｑ２（第１図）においてスイ
ツチ１５の制御入力端子に印加する。これに応じ
て瞬時ｑ２における第２の比較器７の出力端子の
差信号が遅延素子１７を経て結合装置１６に印加
する。それ故カツドフエーズ符号化ワード（ワー
ド繰り返し周波数１／2T）のカツドフエーズ符
号化信号が４個の予じめ定められた瞬時にサンプ
リングする。このように検出を行なう利点はこれ
により受信機の出力信号が増大し（3dB）、一層
信頼度の高い受信機が実現されることである。ま
たこれにより受信機を受信信号の直流レベルの変
動から大いに保護することができる。さらにこの
二重検出により周波数（１／Ｔ）に等しいまたは
ほぼ等しい周波数を有する雑音信号が大幅に抑圧
される。

サンプリング瞬時ｑ１とｑ２はハーフビツト区
間（Ｔ／２）だけ隔つている。等しい時間間隔を
おいて情報ビツトを得るために第２の比較器７の
差信号を瞬時ｑ２においてスイツチ１５でサンプ
リングした後ハーフビツト区間（Ｔ／２）に等し
い時間遅延させる。結合装置１６は瞬時ｑ１にお
いて得られたサンプルと瞬時ｑ２において得られ
Ｔ／２だけ遅延させられたサンプルとを組み合わ
せて出力端子１８から原の姿に戻されたデータ信
号を出力する。前述した機械式スイツチの代りに
トリガ回路または電子スイツチを使用することも
できる。スイツチ９および１１は例えばIGFET
トランジスタ（BSV81）により実現することが
でき、スイツチ１４および１５は集積回路化した
トリガ回路（SN7474）で実現できる。

差信号を取り出す回路６および７として比較器
の代りに差動増幅器を使用することもできる。し
かし、比較器の場合は出力端子から２個の入力端
子の「アナログ」信号の差の目安となる２値のデ
イジタル信号を出力するが、差動増幅器の場合は
出力端子から２個の入力端子の「アナログ」信号
の差の目安となるアナログ信号が出力される。そ
れ故差動増幅器を使用する場合は出力信号に（電
圧レベルの適合化、整流といつた）付加的処理を
施してスイツチ１４および１５（これらは例えば
トリガ回路として造られている）でサンプリング
するのに適した信号にすることが必要となること
がよくある。

サンプル−ホールド回路のコンデンサ１０およ
び１２を放電させるために付加的手段を加える必
要はない。蓋し、これらのコンデンサ１０および
１２の値は順次のサンプリング動作に際して蓄わ
えられる電荷量が前に蓄わえられていた電荷に対
し実質的に独立であるように選ぶことができるか
らである。

上記実施例ではカツドフエーズ符号化データ信
号の値が各ハーフビツト区間に一度決められる。
例えば伝送路の帯域幅がカツドフエーズ信号の帯
域幅に比較して広いためデータ信号に非常に強い
雑音成分が含まれている場合はデータ信号を受信
機に印加する前に波することによりまたはハー
フビツト区間にわたつてデータ信号を積分するこ
とにより検出の信頼度を高めることができる。

このような受信機は実ワイヤ対上のデータ伝送
および磁気または光学式記録に殊に適している。
この受信機は多数の利点を有しているが、一つの
利点はこの受信機の必要とする帯域幅は狭いこと
である。磁気記録でよく利用される符号−バイフ
エーズ符号（biphase coding）に比較して必要
な帯域幅は約半分ですむ。ミラー符号（Miller
code）の名で知られる符号と対照的にカツドフ
エーズ符号は直流分を含まない信号を発生する。
従つてカツドフエーズ受信機では直流が再生され
ることはない。加えて、カツドフエーズ信号は＋
分多数の零交差を有する（平均して１ビツト区間
当たり１個）。従つてカツドフエーズ受信機では
クロツク周波数を簡単に再生できる。カツドフエ
ーズ符号が全ての二値符号と共有する利点は磁気
記録の分野で使用する場合磁気飽和まで書き込め
ることである。従つて磁気記録担体に情報が強く
記録されるから書込みの前に消去操作を行なう必
要がない。もう一つの利点はカツドフエーズ符号
化された信号の電力スペクトルはビツト周波数
（１／Ｔ）で零となり、ここにパイロツト周波数
を置くことができることである。バイフエーズ符
号化された信号の電力スペクトルも零となる点を
有するが、これはビツト速度の２倍（２／Ｔ）の
速度でしかそれも或る帯域幅に亘つてだけしか生
じない。そして多くの場合バイフエーズ符号系で
はカツトオフ周波数の関係でこの零点が利用でき
ない。

第３図はカツドフエーズ受信機、例えば第２図
に示すカツドフエーズ受信機で使用するためのク
ロツク同期装置１３の一実施例を示す。このクロ
ツク同期装置では受信信号からビツト速度の２倍
（２／Ｔ）の周波数を再生できる。蓋し、カツド
フエーズ符号化されたデータ信号は互に時間間隔
Ｔ／２、2T／２、3T／２または4T／２で続く遷
移点を具えているからである。これらの中から速
度（周波数）２／Ｔを選択することによりこの周
波数の周期を受信機内での２個の順次のサンプル
間の時間間隔（Ｔ／２）に対応させることができ
る。或る一つのタイプのサンプル、例えばp1サ
ンプルは１ワード当り１回しか生起しない。従つ
てその速度は４倍低い。この周波数は周波数２／
Ｔを分周することにより求めることができる。こ
れは次のようにして実施される。先ず入力端子５
に入つてきたカツドフエーズ信号をリミタ１９に
印加する。このリミタ１９には微分回路２０とレ
ジスタ２１とが接続されている。微分回路２０は
信号の変り目毎に１個のパルスを出力する。これ
らのパルスは全波整流器２２に送る。全波整流器
２２からは（平均）クロツク速度２／Ｔのランダ
ムなパルス列がフエーズ・ロツク・ループ２３に
印加される。フエーズ・ロツク・ループ（PLL）
２３は位相検波器２４、ループフイルタ２５およ
び電圧制御発振器（VCO）２６をこの順序で具
えVCO２６の出力端子を位相検波器２４の制御
入力端子に接続したものである。ループフイルタ
２５はVCO２６に位相検波器２４の入力信号と
この位相検波器２４の制御信号との間の位相差に
比例する電圧を印加する。そしてこれに応じて
PLL２３は既知の態様で周波数２／Ｔにロツク
される。この２／Ｔの周波数、すなわちクロツク
周波数がPLLの出力端子２７に得られる。この
クロツク速度２／Ｔの信号がゲート２８を経て分
周率４の分周器２９に印加される。すると分周器
２９の４個の出力端子からは速度が1/2Ｔ（ビツト
速度の1/2）で位相が各々0゜、90゜、180゜および
270゜であるスイツチ９，１１，１４および１５用
のサンプリング信号が出力される。ところで分周
器２９がどこからスタートとするか確実には知れ
ないため分周器２９により位相の不確定性が持ち
込まれ、サンプリング信号0゜、90゜、180゜または
270゜の位相は所望の値と異なることがある。また
受信の開始時には受信機の同期がとれているの
か、或は受信信号内での相互干渉のため受信機の
同期がはずれているのか判からない。しかしてこ
れらの不確定性を排除するためこのクロツク同期
装置にはモニタ、すなわちワード同期装置が設け
られている。このワード同期装置はレジスタ２１
と比較装置３０とを含む。リミタ１９で振幅制限
された信号をサンプリング瞬時ｐ１，ｐ２，ｑ１
およびｑ２においてサンプリングし、サンプリン
グ値U_p1、U_p2、U_q1およびU_q2（これらは瞬時ｐ
１，ｐ２，ｑ１およびｑ２における受信カツドフ
エーズ符号化信号の極性を表わす）をレジスタ２
１に蓄わえる。瞬時ｑ２以后これらのサンプリン
グ値U_p1、U_p2、U_q1およびU_q2は比較装置３０に
送られ、ここで論理関数 Ｅ＝（U_p1U_q1）・（U_p2U_q2）を計算する（
はモジユロ２加算に相当する）。

ここで４つの場合が区別される。

１ Ｅ＝０ 上述した意味で一つの信号値に相関する信号
値をモジユロ２加算すると０となるというもの
でワード同期が正しい場合である。

２ Ｅ＝０ ワード同期が正しくないにもかかわらず一つ
の信号値に異なる信号値をモジユロ２加算する
と（符号化情報如何で）偶然Ｅ＝０となるとい
うものである。カツドフエーズ符号化された信
号が十分長い系列のこのようなワードからでき
ている時は絶対にワード同期に達することはな
い。これは既知の技術（例えばスクランブリン
グ）により防止できる。

３ Ｅ＝１ ワード同期は正しいが伝送誤差、外乱等のた
め一つの信号値の極性が間違つて求められてい
る場合である。

４ Ｅ＝１ ワード同期が正しくない場合である。

これらの４つの場合のうちどれであるかを知る
ために比較装置３０を累算器３１（これは識別装
置３３の一部である）に接続する。累算器３１は
順次の値Ｅ（E₁、E₂……E_n）を加算し、この値_{o n} 〓ⁱ⁼¹ E_iをしきい値装置３２に送る。しきい値装置
３２は調整することができる一つのしきい値を具
備しているが、この可調整しきい値のしきい値レ
ベルはワード同期が正しい時その時点での伝送品
質（雑音、クロストーク）の下でこのしきい値を
越えることがないよう十分高く選ぶ。実際には
0.4ｍに対応するしきい値で非常に満足ゆくもの
であることが確めめられた。しきい値装置３２に
印加される信号がしきい値を越える場合はゲート
２８の制御入力端子に信号が送られ、これにより
PLL２３から送られてくる信号が半周期（Ｔ／
２）の間に一度抑圧され、分周器の各出力信号の
位相が90゜ずらされる。またしきい値を越えると
もう一つ信号が出力され、それにより累算器３１
が零にリセツトされる。累算器３１はモジユロ−
ｍカウンタとして造られており、Ｅの値がｍ個順
次に続いた後リセツトされる。分周器２９で生ず
る実際のサンプリングパルスの各々の位相と所望
の値との間に270゜の位相のずれがある場合は実際
の同期はほぼ３ワード系列後の所望の同期に等し
い。実際の場ではｍ＝16という値が好適であるよ
うに思われる。この第３図のクロツク同期装置は
例えば雑音による伝送誤差であるかワード同期が
正しくないのであるかを信頼度高く弁別できるこ
とである。もう一つの利点は受信カツドフエーズ
符号化信号の統計的性質が雑音または相互干渉で
変化する時（誤りの確率が小さかろうと大きかろ
うと）、しきい値と系列の長さｍとをそれに対応
して夫々調整することにより簡単にそれに適応で
きることである。

カツドフエーズ符号化信号を復調するための受
信機で発生させられるサンプリング値はワード同
期の場合のサンプリング値とは異なる方法で得ら
れている。それ故ワード同期装置が間違つて同期
が正しくないと判断したとしても受信機で復調さ
れた信号が正しいことがある。しかしこれはたま
に偶然に生ずるだけであり上述したワード同期装
置はしきい値装置により十分これから保護でき
る。

第４図はカツドフエーズ受信機の第２の実施例
を示す。上述した第１の実施例では先ず瞬時ｐ１
とｑ１のサンプリング値と、瞬時ｐ２とｑ２のサ
ンプリング値とを個別に並列に処理し、次いでそ
れらを組み合わせて一個の等間隔で順次式の信号
を作る。このような第１の実施例は空間分割式の
ものと考えることができる。これに対し第４図の
第２の実施例では先ずサンプリング値を直列に処
理し、次いで互に分離し、その後で組み合わせて
一個の等間隔で順次式の信号を形成している。こ
のような第２の実施例は時分割式のものと考える
ことができる。

第２の実施例では入力端子５に印加されたカツ
ドフエーズ符号化されている信号は一方では直接
差動増幅器３４に印加され、他方では遅延装置８
を経て差動増幅器３４に印加される。遅延装置８
の遅延時間は１ビツト区間Ｔに等しくとる。遅延
装置８はアナログ回路（例えば電荷転送装置若し
くはサンプル−ホールド回路）若しくはデイジタ
ルシフトレジスタ又は遅延線のいずれかで造るこ
とができる。（差動増幅器３４の出力信号である）
カツドフエーズ符号化信号とこのカツドフエーズ
符号化信号を１ビツト区間遅延させたものとの差
信号を単極切換えスイツチ３５の一極に印加す
る。切換えスイツチ３５の制御入力端子を第４図
に点線で略式図示するようにクロツク同期装置１
３に接続する。このクロツク同期装置１３は入力
端子５に接続し、受信信号からビツト同期クロツ
ク信号及びワード同期クロツク信号を再生する。
瞬時ｑ１では（第１図に示すように）、切換えス
イツチ３５の制御入力端子に１個のサンプリング
パルスが印加されると、これによりスイツチ３５
が短時間（いずれの場合でもＴ／２より短かい）
図示した第１の位置にセツトされ、これにより差
動増幅器３４の出力端子にある差信号がこの瞬時
ｑ１において、組合せ装置１６に印加される。同
様に瞬時ｑ２において（第１図）切換えスイツチ
３５の制御入力端子にサンプリングパルスが印加
されると切換えスイツチ３５は短時間図示されて
いない方の第２の位置をとり、これにより差信号
が遅延素子１７を経て組合せ装置１６に瞬時ｑ２
において印加される。出力端子１８からは第２図
につき前述したのと同じ態様で組み合わされデコ
ードされた原の信号が等時間間隔で出力される。
この第２の実施例は若干の点で第１の実施例とは
異なる。第１の相違点は第２の実施例ではビツト
周波数が約200KHz以上の受信機の場合、蓄積装
置を簡単に実現できることで一個の単一の遅延素
子（コイル）で足りる。これと対照的に第１の実
施例の受信機は低周波の方に適しており、数ＭHz
以下で使用する。もう一つの相違点は第２の実施
例は唯一個の差動増幅器しか必要としないことで
ある。蓋し差動増幅器は瞬時ｑ１と瞬時ｑ２の差
信号を供給するために使われるだけであるからで
ある。

入力端子５に印加されるカツドフエーズ符号化
信号が例えば雑音により大幅に乱されている場合
は第４図の修正された実施例によれば第５図に示
すように差動増幅器の出力信号を積分することに
より信号の検出が改良される。第６図は第５図に
示す修正例の回路内で生起するいくつかの理想化
された信号形態を示す。入力信号（第６図のａ）
とこの入力信号を１ビツト区間遅延させたもの
（第６図のｂ）とを差動増幅器３４に印加する。
差動増幅器３４の出力信号（第６図のｃ）を積分
器３６に印加する。積分器３６はクロツク同期装
置１３に接続する。各ハーフビツト区間の開始時
に積分器３６は零にリセツトされ、それ故ｄで示
す信号を発生する。このｄで示す信号はリミタ３
７を経て切換えスイツチ３５の極に印加される。
リミタ３７の出力信号、信号ｅは第２図につき説
明した方法で原の符号化されていない時の信号
（第６図のｆ）に変換される。

前述したようにクロツク同期装置の第１の実施
例は最悪の場合３サイクル経過後迄ワード同期が
正しい値をとらないという欠点を抱えている。こ
の欠点を除去したクロツク同期装置を第７図に示
す。この第７図には第５図の受信機も示されてい
る。

ビツト同期装置は微分回路２０と、全波整流器
２２と、フエーズロツクループ２３と分周器４４
とをこの順序で具える。このビツト同期装置は第
３図につき説明した態様で動作する。ワード同期
装置は比較装置３０と、その出力端子に接続され
ている識別装置３３とを具える。比較装置３０は
積分器３６の出力端子に接続されている。この第
７図の回路の利点は積分器３６の出力端子にデー
タ信号とこのデータ信号を１ビツト区間Ｔだけ遅
延させた信号との間の差を積分したものが得ら
れ、従つてワード同期装置用メモリが必要ないこ
とである（この第２の実施例では第３図のレジス
タ２１の機能が遅延装置８により行なわれる）。
比較装置３０は尖頭値検出器３８を具えるが、そ
の尖頭値検出器３８の入力端子を積分器３６の出
力端子に接続する。この尖頭値検出器３８は既知
の方法で入力信号の瞬時尖頭値を決める。尖頭値
検出器３８の出力端子は窓形比較器（window
comparator）３９の入力端子に接続する。この
窓形比較器３９の制御入力端子は積分器３６の出
力端子に接続されている。窓形比較器３９は入力
信号が制御信号から導びかれた最低値と最高値の
間に入るか否かを判断し、入らない時は出力端子
に１個のパルスを出力するものである。このよう
な窓形比較器は殊にトベイ（Tobey）、クレーメ
（Craeme）及びヒユエルスマン（Huelsman）共
著「オペレイシヨナル アンプリフアイヤーズ
デザイン アンド アプリケーシヨン」
（Operational Amplifiers、Design and
Application）、マグローヒル社、ニユーヨーク第
365頁から既知である。窓形比較器３９の出力端
子は識別装置３３の入力端子に接続する。識別装
置３３は第１のANDゲート４０−１と第１のカ
ウンタ４０とを直列に接続したものと、第２の
ANDゲート４１−１と第２のカウンタ４１とを
直列に接続したものとを具える。これらの２個の
ANDゲート４０−１及び４１−１の第１の入力
端子を識別装置３３の入力端子に接続する。第１
のANDゲート４０−１の第２の入力端子を分周
器４４に接続して瞬時ｑ１において第２の入力を
セツトし、第２のANDゲート４１−１の第２の
入力端子を分周器４４に接続して瞬時ｑ２におい
て第２の入力をセツトする。第１のANDゲート
４０−１の第１の入力端子も窓形比較器３９から
供給されるパルスにより瞬時ｑ１においてセツト
されると、このANDゲートを介して第１のカウ
ンタ４０の計数位置が一つ進む。同様に第２の
ANDゲート４１−１の第１の入力端子もパルス
により瞬時ｑ２においてセツトされると、第２の
カウンタ４１の計数値も一つだけ進む。このサイ
クルを全部でｎ回実行する。即ち、夫々瞬時ｑ１
及びｑ２においてｎ個の順次のデータワード系列
につき窓形比較器が何回付勢されたかを決める。
この場合次のケースがあり得る。同期が正しい時
は積分器３６の出力信号（第６図のｄ）は全ての
瞬時ｑ１及びｑ２において零に等しくない値を有
する。窓形比較器は出力信号を出さず、それ故カ
ウンタの計数位置は進まず、いずれのカウンタも
シーケンスの終りにおいて依然０位置にある。３
個の他のあり得るケース、即ち現実の同期が正し
い同期に対して1/4、1/2又3/4ダイビツトずれて
いる時はカウンタ４０，４１の少なくとも一方の
計数位置が進む。斯くして1/4ダイビツトシフト
しているワード同期の場合は原の信号の瞬時ｑ２
において現実の信号はあたかも瞬時ｑ１であるか
のようにサンプリングされ（第６図のｄ）、これ
らの全ての瞬時において積分器３６の出力端子に
零に等しくない信号が得られる。しかし、瞬時ｑ
２において値零の信号が平均して上記ケースの半
分でサンプリングされる。これはｎ個のサンプル
列の終りにおいてカウンタ４０の値が零であり、
カウンタ４１の値が零に等しくないことを意味す
る。ワード同期が3/4ダイビツト（又は−1/4ダイ
ビツト）シフトしている場合は相補的なケースが
生ずる。即ちカウンタ４１の値がシーケンスの終
りにおいて零であり、カウンタ４０の値が零に等
しくない場合である。半ダイビツト同期がずれて
いる時はカウンタ４０の計数位置もカウンタ４１
の計数位置も同程度進む。

第１と第２の実施例はもう一つ別の点で異な
る。第１の実施例では同期がとれないことを検出
した時電圧制御発振器（VCO）２６の出力信号
の一周期が（ゲート２８により）抑圧されるが、
これは受信機で１ビツト情報が犠牲になる（「ス
キツプ」）ことを意味する。このようにして最悪
の場合は３ビツト失なわれるおそれがある。これ
に対し第２の実施例では順方向又は逆方向に訂正
が直接行なわれ、そのため平均して失なわれたり
付加されたりするビツトがない。

伝送誤差、雑音等のためたとえ同期が正しくて
もカウンタ４０と４１は一般に零に等しくない最
終位置をとる。

第３図に示す実施例と同じようにして第７図に
示す実施例は「０」と考えられるカウンタの最終
値を十分高く選び、その時の伝送品質の下でこの
最終値が越えられることのないようにできる長所
を有する。この目的でカウンタ４０と４１の出力
端子をデコード装置４２（これは識別装置の一部
である）に接続する。デコード装置４２はカウン
タの最終位置を選択し、次いでT₁T₂＝00、01、
10又は11として符号化する。ここで「０」はしき
い値より低い値を表わし、「１」はしきい値より
高い値を表わす。４通りの可能性のあるカウンタ
最終位置の組み合せの一つに対応する補正信号が
分周器４４の制御入力端子４３に印加され、これ
に応じて分周器４４が正しい位相にセツトされ
る。

カツドフエーズ受信機を用いてデータブロツク
を受信することは一つの特殊な問題を生む。デー
タブロツクの情報は同期の狂いによる情報の損失
を許さないような性質のものである。これを防止
するためデータブロツクの前に同期信号を置く。
この同期信号は受信機に知られており、簡単な方
法で受信機のワード同期が正しいか否か確かめる
ことができる。

第８図はこの目的に非常に良く適しているクロ
ツク同期装置１３の一実施例を示す。

受信機の入力端子５にビツト同期装置を接続す
るが、このビツト同期装置は微分回路２０と、全
波整流器２２と、フエーズロツクループ２３と分
周器４４とをこの順序で具える。このビツト同期
装置は第４図につき説明した態様で動作する。ク
ロツク再生装置の第１と第２の実施例ではサンプ
リング値を互に比較するための比較装置３０を含
むが、この第３の実施例では受信機自体がその目
的に使われる。ここではカツドフエーズ受信機の
出力端子１８に識別装置３３を接続する。この識
別装置３３はレジスタ４５を具えるが、レジスタ
４５の入力端子は識別装置３３の入力端子に接続
する。レジスタ４５は2n（ｎ＝３、４、５……）
個の要素を具えるが、就中４５−１乃至４５−６
を含む。要素４５−２と４５−３の間及び要素４
５−４と４５−５の間に任意の偶数個の要素を置
き得る。このレジスタ４５は同期信号のｎワード
を蓄わえるのに適している。出力端子に近い側に
少なくとも３ワードに対応する要素を設ける。
（第８図では要素４５−１乃至４５−６がそれで
ある。）同期ワードの第１の記号を蓄わえる要素
４５−１，４５−３，４５−５の出力端子を第１
の多数決回路４６に接続し、同期ワードの第２の
記号を蓄わえる要素４５−２，４５−４，４５−
６の出力端子を第２の多数決回路４７に接続す
る。レジスタ４５が受信機でデコードされた同期
信号を受信した後で多数決回路４６と４７は夫々
要素４５−１，４５−３及び４５−５に蓄わえら
れている記号並びに要素４５−２，４５−４及び
４５−６に蓄わえられている記号につきどちらの
記号が多数かを調べる。そして多数である信号が
多数決回路からデコード装置４８に与えられ、そ
れに対応してデコード装置４８から補正信号が分
周器４４の制御入力端子４３に印加される。これ
により同期信号の終りにおいて正しいワード同期
が既に得られているか又は得られることになる。

しかし凡ゆる場合で多数決回路を用いる必要は
必らずしもない。受信機に印加されたカツドフエ
ーズ符号化信号が高品質で伝送中又は受信中に生
じた誤りが無視できる場合は受信機の出力端子１
８で得られる被検出信号を直接デコード装置４８
に印加できる。

第９ａ図はクロツク同期装置の第４の実施例を
示す。入力端子５に印加されたカツドフエーズ符
号化データ信号を一方では直接差動増幅器５０の
入力端子に印加し、他方では遅延装置４９を介し
て差動増幅器５０の入力端子に印加する。遅延装
置４９の遅延時間は１ビツト区間Ｔに等しい。差
動増幅器５０の出力信号は全波整流器５１に印加
する。このクロツク同期装置は次の認識に基づい
て造られたものである。２値カツドフエーズ符号
化信号を正の値（例えば値１）を有する信号及び
負の値（例えば値−１）を有する信号として表わ
すと差動増幅器５０の出力信号はビツト同期もワ
ード同期もとれているサンプリング瞬時において
は値＋２をとり、その他のサンプリング瞬時にお
いては情報如何で信号値＋２、０又は−２をと
る。全波整流後にあつては前者のサンプリング瞬
時の信号は平均値＋２を有し（伝送誤差等を無視
すれば連続して値＋２をとる）、後者のサンプリ
ング瞬時の信号は平均値＋１を有する（これは正
と負の信号値がランダムに分布すると仮定した時
の＋２、０、０、−２の平均値である）。第９ｂ図
はこのような平均信号の形態を示すものであり、
これから位相検波器５２、ループフイルタ５３及
び電圧制御発振器５４から成るフエーズロツクル
ープにより明確な位相関係を保ちつつワード速度
１／２Ｔが選択できる。このワード速度を有する信
号はこの速度に４を乗算し、出力端子に各ワード
区間につき４個のサンプリングパルスを出力する
装置５５に印加する。

この第４の実施例のクロツク同期装置を第４図
又は第５図に示すカツドフエーズ受信機で使用す
る場合は遅延装置４９及び差動増幅器５０を遅延
装置８と差動増幅器３４で形成される対応する回
路（これは受信機の一部である）で置き換えるこ
とができる。この場合は全波整流器５１の入力端
子を第４図又は第５図に示す受信機の差動増幅器
３４の出力端子に接続する。

【図面の簡単な説明】

第１図はカツドフエーズ符号の４個の単位信号
形態を示す線図、第２図は本発明カツドフエーズ
受信機の第１の実施例のブロツク図、第３図は第
２図のカツドフエーズ受信機で使用するためのク
ロツク同期装置の一実施例のブロツク図、第４図
は本発明カツドフエーズ受信機の第２の実施例の
ブロツク図、第５図は上記第２の実施例の変形例
のブロツク図、第６図は第４図又は第５図に示す
カツドフエーズ受信機内で生起する若干の信号の
波形図、第７図は第４図又は第５図のカツドフエ
ーズ受信機で使用するためのクロツク同期装置の
一実施例のブロツク図、第８図は第２図、第４図
又は第５図に示すカツドフエーズ受信機で使用す
るためのクロツク同期装置のもう一つの実施例の
ブロツク図、第９ａ図は第２図、第４図又は第５
図に示すカツドフエーズ受信機で使用するための
クロツク同期装置の更にもう一つの実施例のブロ
ツク図、第９ｂ図は第９ａ図のクロツク同期装置
内で生起する信号の波形図である。 ５……入力端子、６，７……比較器又は差動増
幅器、８，４９……遅延装置、９，１１……単極
スイツチ、１０，１２……コンデンサ、９，１０
……第１のサンプル−ホールド回路、１１，１２
……第２のサンプル−ホールド回路、１３……ク
ロツク同期装置、１４，１５……スイツチ、１６
……組合せ装置（結合装置）、１７……遅延素子、
１８……カツドフエーズ受信機の出力端子、１９
……リミタ、２０……微分回路、２１……レジス
タ、２２，５１……全波整流器、２３……PLL、
２４，５２……位相検波器、２５，５３……ルー
プフイルタ、２６，５４……VCO、２７……出
力端子、２８……ゲート、２９……分周器、３０
……比較装置、３１……累算器、３２……しきい
値装置、３３……識別装置、３４，５０……差動
増幅器、３５……スイツチ、３６……積分器、３
７……リミタ、３８……尖頭値検出器、３９……
窓形比較器、４０，４１……カウンタ、４０−
１，４１−１……ANDゲート、４２……デコー
ド装置、４３……制御端子、４４……分周器、４
５……レジスタ、４６，４７……多数決回路、４
８……デコード装置、５５……乗算器、Ｐ１，Ｐ
２，ｑ１，ｑ２……第１、第２、第３及び第４の
ハーフビツト区間。

Claims (1)

1. 【特許請求の範囲】 １ 第１と第２と第３と第４の等しい長さの順次
   のハーフビツト区間から構成されるデータワード
   を具える２値のカツドフエーズ符号化されている
   データ信号を復調する方法において、第３のハー
   フビツト区間のサンプル値と第１のハーフビツト
   区間のサンプル値とをビツト同期およびワード同
   期のとれた比較をしてそれから第１の差値を求
   め、第４のハーフビツト区間のサンプル値と第２
   のハーフビツト区間のサンプル値とをビツト同期
   およびワード同期のとれた比較をして第２の差値
   を求め、これらの第１の差値と、ハーフビツト区
   間遅延させた第２の差値とを組合わせた後それら
   で復調したデータワードの順次のビツト値を構成
   することを特徴とする２値カツドフエーズ符号化
   データ信号を復調する方法。 ２ 第１と第２と第３と第４の等しい長さの順次
   のハーフビツト区間から構成されるデータワード
   を具える２値のカツドフエーズ符号化されている
   データ信号の、第３のハーフビツト区間のサンプ
   ル値と第１のハーフビツト区間のサンプル値とを
   ビツト同期およびワード同期のとれた比較をして
   それから第１の差値を求め、第４のハーフビツト
   区間のサンプル値と第２のハーフビツト区間のサ
   ンプル値とをビツト同期およびワード同期のとれ
   た比較をして第２の差値を求め、これらの第１の
   差値と、ハーフビツト区間遅延させた第２の差値
   とを組合わせた後それらで復調したデータワード
   の順次のビツト値を構成する２値カツドフエーズ
   符号化データ信号を復調する方法を実施する受信
   機において、受信機が遅延装置と差装置とを具
   え、受信機の入力端子を遅延装置の入力端子と差
   装置の第１の入力端子とに接続し、遅延装置の出
   力端子を差装置の第２の入力端子に接続し、デー
   タ信号とこのデータ信号とを遅延装置により１ビ
   ツト区間遅延させたものとの間の差信号を求め、
   受信機に更にワード及びビツト同期クロツク同期
   装置と制御入力端子を有するサンプリング装置と
   を設け、このサンプリング装置の入力端子を前記
   差装置に接続し、サンプリング装置のクロツク入
   力端子を上記クロツク同期装置に接続し、第３と
   第４のハーフビツト区間で差信号をサンプリング
   し、受信機に更にこれらのサンプリング装置に接
   続されていてサンプリングされた差信号を組合わ
   せてデコードされたデータ信号を形成する装置を
   設けたことを特徴とする受信機。 ３ 前記遅延装置に第１と第２のサンプル−ホー
   ルド回路を設け、これらのサンプル−ホールド回
   路の各々に制御端子を設け、前記差装置に第１と
   第２の差回路を設け、第１の差回路の第１の入力
   端子と第２の差回路の第１の入力端子とを差装置
   の第１の入力端子に接続し、第１と第２のサンプ
   ル−ホールド回路を遅延装置の入力端子に接続
   し、第１のサンプル−ホールド回路の出力端子を
   第１の差回路の第２の入力端子に接続し、第２の
   サンプル−ホールド回路の出力端子を第２の差回
   路の第２の入力端子に接続し、第１と第２の差回
   路の第２の入力端子が相俟つて差装置の第２の入
   力端子を構成し、第１と第２のサンプル−ホール
   ド回路の制御端子をクロツク同期装置に接続して
   夫々第１と第２のハーフビツト区間においてカツ
   ドフエーズ符号化データ信号をサンプリングする
   ように構成したことを特徴とする特許請求の範囲
   第２項記載の受信機。 ４ 前記遅延装置に遅延素子を設け、前記差装置
   に差動増幅器を設け、遅延素子の入力端子が遅延
   装置の入力端子となると共に遅延素子の出力端子
   が遅延装置の出力端子となり、差動増幅器の非反
   転入力端子が差装置の第１の入力端子となり、差
   動増幅器の反転入力端子が差装置の第２の入力端
   子となるように構成したことを特徴とする特許請
   求の範囲第２項記載の受信機。 ５ サンプリング装置の第１の出力端子をハーフ
   ビツト区間の遅延時間を有する遅延素子に接続
   し、サンプリング装置の第２の出力端子を組合せ
   装置の第１の入力端子に接続し、上記遅延素子の
   出力端子を上記組合せ装置の第２の入力端子に接
   続し、サンプリングされた差信号を組合せてデコ
   ードされたデータ信号を形成することを特徴とす
   る特許請求の範囲第２項ないし第４項のうちの１
   項に記載の受信機。 ６ 前記サンプル−ホールド回路が単極スイツチ
   とコンデンサを具え、この単極スイツチを遅延装
   置の入力端子と遅延装置の出力端子との間に接続
   し、コンデンサを遅延装置の出力端子と接地点と
   の間に接続したことを特徴とする特許請求の範囲
   第３項記載の受信機。