JPH0533533B2 - - Google Patents

Info

Publication number
JPH0533533B2
JPH0533533B2 JP61043226A JP4322686A JPH0533533B2 JP H0533533 B2 JPH0533533 B2 JP H0533533B2 JP 61043226 A JP61043226 A JP 61043226A JP 4322686 A JP4322686 A JP 4322686A JP H0533533 B2 JPH0533533 B2 JP H0533533B2
Authority
JP
Japan
Prior art keywords
bump
bonding
plating layer
aluminum pad
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61043226A
Other languages
English (en)
Other versions
JPS62200738A (ja
Inventor
Kunio Sakuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61043226A priority Critical patent/JPS62200738A/ja
Priority to US07/017,419 priority patent/US4786545A/en
Priority to GB8704425A priority patent/GB2187331B/en
Publication of JPS62200738A publication Critical patent/JPS62200738A/ja
Priority to GB8901825A priority patent/GB2211351B/en
Priority to SG14/92A priority patent/SG1492G/en
Priority to SG1392A priority patent/SG1392G/en
Priority to HK360/93A priority patent/HK36093A/xx
Priority to HK359/93A priority patent/HK35993A/xx
Publication of JPH0533533B2 publication Critical patent/JPH0533533B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明はバンプ付き基板によるテープキヤリア
方式の回路基板構造に関する。 〔発明の概要〕 本発明はバンプ付き基板によるテープキヤリア
方式の回路基板構造において、その回路基板のフ
インガーリード先端に位置し、かつ集積回路素子
のアルミパツドに対向した位置に設けられたバン
プにつき、その表面の面粗度を5〜15μmにする
ことにより、集積回路素子のアルミパツドとの接
合性を安定化したものである。 〔従来技術〕 従来のバンプ付き基板によるテープキヤリア方
式の回路基板構造は、第2図にその断面を示すよ
うに、4のフインガーリードに、5で示すような
凹状のネツク部を設けることにより、6のような
突起すなわちバンプを形成している。そしてバン
プ6の表面8すなわち集積回路素子と接合される
面については、その面粗度が3μm以下の平滑な
状態を用いていた。 〔発明の解決しようとする問題点〕 しかし、前述の従来技術では、集積回路素子の
アルミパツドと接合させる際に、特にアルミパツ
ドの表面酸化膜が比較的厚くなつている場合に
は、接合が不安定で、強度が出ない、あるいは接
合しないといつた状態に至る場合があるという問
題点を有する。そこで本発明はこのような問題点
を解決するものであり、その目的とするところ
は、集積回路素子のアルミパツドと安定して接合
可能なバンプ付き基板構造を提供するところにあ
る。 〔問題を解決するための手段〕 本発明の回路基板構造は、基板表面に配置され
るフインガーリードに集積回路素子が接合される
回路基板構造において、前記フインガーリードは
前記集積回路素子のパツドと対向する位置に形成
される突起状のバンプと、前記バンプの表面に形
成されるニツケルメツキ層と、前記ニツケルメツ
キ層の表面に形成される金メツキ層とを有し、前
記バンプの前記パツドと対向する表面が面粗度5
〜15μmに形成されてなることを特徴とする。 〔作用〕 本発明の上記の構成によれば、ICチツプのア
ルミパツドとの接合の際に、基板バンプ表面の粗
い凸部が、アルミパツド表面にくい込みつつ変形
することにより、アルミパツド表面の酸化膜を効
率的に破壊し、アルミパツド内部の清浄な金属面
と基板バンプ金属とが、容易に合金を形成し、強
固な接合を得ることが可能となる。 特に5μm以上の面粗度において、前記の酸化
膜破壊効果が大きく、接合強度及び接合歩留りの
点で優れている。ただし、15μmを越える面粗度
とすると、バンプ6の凹凸の谷の部分におけるフ
インガーリードの厚みが、かなり薄くなり、フイ
ンガーリード自体の破壊強度が、接合強度に比較
して極めて弱くなつてしまうため問題がある。 したがつて、総合的にみて5〜15μmの面粗度
とした場合が、最も品質的に優れている。 〔実施例〕 第1図は本発明の実施例における主要断面図で
あつて、1はポリイミド等の基板ベースフイル
ム、2は接着層、3は導体パターン、4はフイン
ガーリード、5はフインガーリードの凹部であ
り、6はフインガーリードのバンプ部、7はバン
プの接合面であり、この面は銅素材にニツケルメ
ツキ及びさらにその上に金メツキが施こされてお
り、この接合面の面粗度が約9μmであることが
特徴である。 一方、第2図は従来の実施例における主要断面
図であり、8で示すバンプ部接合面は、面粗度が
約3μm以下となつている。 第1図の本発明のフインガーリード4は厚み約
35μm、幅約60μmであり、凹部5の深さは約15μ
mであり、バンプ6は厚み約35μm、幅約60μm、
長さ約60μmである。バンプ接合面7は、銅素材
上にニツケルメツキ約1μm、その上に金メツキ
約1μmの構成となつており、その面粗度は約9μ
mである。その面粗度測定データを第4図に示
す。この約9μmの粗さの形成方法に関しては、
第1に第1図に示す本実施例の場合のように、1
の回路基板ベースフイルム側に向う方向に、バン
プ接合面7を設ける場合においては、導体パター
ン3の接着層2との接着面12の粗さを、化学研
磨等を施して除去すること無く、そのまま用い
て、その面の上にニツケル及び金メツキを施して
用いる。すなわち、接着面12は、銅箔製造時に
おいて、接着層2との接着力を増す目的で、電解
銅メツキによる析出粒子にて、粗化してあるため
である。また第2として、バンプ接合面7を1の
回路基板ベースフイルム側と反対方向に形成する
場合においては、非接着面13は銅箔製造時に
は、3μm以下であるため、化学エツチングによ
り粗化してから、ニツケル及び金メツキを施して
用いる。 このような本発明による回路基板構造を用いれ
ば、第3図に示すように、ICチツプのアルミパ
ツドと、基板のフインガーリード上のバンプとを
一括接合させる際に、次のような作用により、互
いに強固な接合状態を安定して得ることができ
る。 まず、ICチツプ9のアルミパツド10と、基
板の対応するフインガーリード上のバンプ6とを
位置合わせする。次に、ヒーターツールにより、
フインガーリードのバンプ6をICチツプ9に押
しつけ、フインガーリード上のバンプ接合面7を
アルミパツド10に接触させて、加圧、加熱す
る。加圧は1バンプあたり約100g、加熱はヒー
ターツール温度で約500℃、時間は1〜2秒であ
る。この時において、初めに基板バンプ表面の粗
い実起がICチツプのアルミパツドにくさび状に
くい込み、そしてヒーターツールの圧力により、
基板バンプの粗い突起が押しつぶされ、加圧方向
と垂直方向にふくらむ状態にて変形することによ
り、アルミパツド表面のアルミ酸化膜を非常に効
率的に破壊排除し、アルミパツド内部のアルミの
清浄な面を安定して露出させることができる。こ
れにより、加熱,加圧環境のもとにおいて、基板
バンプの金属とアルミとが容易に反応し、十分な
合金を形成して、強固な接合を得ることができ
る。結果として、接合強度としては、従来の場合
は、平均14.6g、標準偏差5.4gであるのに対し、
本発明の場合には、平均22.1g、標準偏差4.1g
と約50%アツプとなり、また接合歩留りとして
も、従来の場合は80%程度であるのに対し、本発
明の場合は99%以上となる。ただし、ここでいう
接合強度とは、第3図において、ICチツプを接
合したフインガーリードの凹部5に測定器の端子
を引つかけて、接合部を剥離する方向すなわち図
面上上方へ引つ張つた時の破壊強度であり、接合
部が破壊する場合とフインガーリード自体あるい
はICチツプ自体が破壊する場合とがある。 次に、バンプ接合面7の面粗度の変化に対する
接合強度及び接合歩留りの詳しいデータを第1表
に示す。
〔発明の効果〕
バンプの表面に特性の異なる2種類のメツキ層
を、即ち、ニツケルメツキ層と金メツキ層とを積
層すると共にその面粗度を5〜15μmとする構成
としたので、バンプの表面に形成された硬度の高
いニツケルメツキ層により、例えば、硬度の低い
銅からなるバンプ表面の素地の凹凸面が補強され
ると共に、集積回路素子のアルミパツドとの接合
時にその凹凸状態が維持できることから、接合時
において、バンプはアルミパツドの表面に形成さ
れている絶縁性の酸化膜を破壊して内部の清浄な
面と確実に接触できる、加えて、ニツケルメツキ
層の表面には硬度の低い金メツキ層を形成してい
るので、ニツケルメツキ層表面の凸部の金メツキ
層が塑性変形して凹部に移動することから、バン
プとアルミパツドとの接合強度及び安定性が著し
く向上できる、また、ニツケルメツキ層の介在は
銅と金との拡散を防ぐバリア層としても寄与する
ので、金メツキ層の表面に銅が拡散してきて酸化
し、接合性を妨げてしまうという課題も回避でき
る、という顕著な効果を有する。
【図面の簡単な説明】
第1図は本発明の回路基板構造の一実施例を示
す主要断面図。第2図は従来の回路基板構造を示
す主要断面図。第3図は本発明の回路基板を用い
たICチツプでの実装構造を示す断面図。第4図
は本発明のバンプ接合面の面粗度データ図。 1……回路基板ベースフイルム、2……接着
層、3……導体パターン、4……フインガーリー
ド、5……フインガーリード凹部、6……フイン
ガーリードバンプ部、7……バンプ接合面、8…
…従来のバンプ接合面、9……ICチツプ、10
……ICチプのアルミパツド、11……ICチツプ
のパシベーシヨン膜、12……接着面、13……
非接着面。

Claims (1)

    【特許請求の範囲】
  1. 1 基板表面に配置されるフインガーリードに集
    積回路素子が接合される回路基板構造において、
    前記フインガーリードは前記集積回路素子のバツ
    ドと対向する位置に形成される突起状のバンプ
    と、前記バンプの表面に形成されるニツケルメツ
    キ層と、前記ニツケルメツキ層の表面に形成され
    る金メツキ層とを有し、前記バンプの前記パツド
    と対向する表面が面粗度5〜15μmに形成されて
    なることを特徴とする回路基板構造。
JP61043226A 1986-02-28 1986-02-28 回路基板構造 Granted JPS62200738A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP61043226A JPS62200738A (ja) 1986-02-28 1986-02-28 回路基板構造
US07/017,419 US4786545A (en) 1986-02-28 1987-02-24 Circuit substrate and method for forming bumps on the circuit substrate
GB8704425A GB2187331B (en) 1986-02-28 1987-02-25 Method of forming an integrated circuit assembly or part thereof
GB8901825A GB2211351B (en) 1986-02-28 1989-01-27 Method of forming an integrated circuit assembly or part thereof
SG14/92A SG1492G (en) 1986-02-28 1992-01-08 Method of forming an integrated circuit assembly or part thereof
SG1392A SG1392G (en) 1986-02-28 1992-01-08 Method of forming an integrated circuit assembly or part thereof
HK360/93A HK36093A (en) 1986-02-28 1993-04-15 Method of forming an integrated circuit assembly or part thereof
HK359/93A HK35993A (en) 1986-02-28 1993-04-15 Method of forming an integrated circuit assembly or part thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61043226A JPS62200738A (ja) 1986-02-28 1986-02-28 回路基板構造

Publications (2)

Publication Number Publication Date
JPS62200738A JPS62200738A (ja) 1987-09-04
JPH0533533B2 true JPH0533533B2 (ja) 1993-05-19

Family

ID=12657998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61043226A Granted JPS62200738A (ja) 1986-02-28 1986-02-28 回路基板構造

Country Status (1)

Country Link
JP (1) JPS62200738A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606606B2 (ja) * 1994-10-14 1997-05-07 日本電気株式会社 半導体装置の製造方法
KR19980044255A (ko) * 1996-12-06 1998-09-05 황인길 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조
JP4222703B2 (ja) * 2000-01-28 2009-02-12 Necエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS55138864A (en) * 1979-04-16 1980-10-30 Sharp Corp Method of fabricating semiconductor assembling substrate
JPS55140238A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Tape carrier type semiconductor device

Also Published As

Publication number Publication date
JPS62200738A (ja) 1987-09-04

Similar Documents

Publication Publication Date Title
JP3506233B2 (ja) 半導体装置及びその製造方法
US6495922B2 (en) Semiconductor device with pointed bumps
JPH10303252A (ja) 半導体装置
US20070267744A1 (en) Manufacturing a bump electrode with roughened face
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP4813255B2 (ja) 配線基板及びその製造方法ならびに半導体装置
JP3333300B2 (ja) 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
JP2753696B2 (ja) 半導体パッケージのテープ自動結合構造
JP3558459B2 (ja) インナーリード接続方法
JPH0158864B2 (ja)
JPH0533533B2 (ja)
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JP2003243455A (ja) テープ、その製造方法、半導体装置及びその製造方法
JPH0478175B2 (ja)
JPH02174136A (ja) 回路基板構造
JP3389712B2 (ja) Icチップのバンプ形成方法
JP2789467B2 (ja) 半導体装置
JPH0870019A (ja) 電子部品の接続構造および接続方法
JP2757644B2 (ja) フィルムキャリアテープ
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH0547847A (ja) 半導体装置
JPS60130835A (ja) 半導体素子の実装方法
JPH0158863B2 (ja)
JPS61287136A (ja) 半導体装置
JPH03262141A (ja) バンプ付きリードの接合方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term