JPH05335853A - デジタル振幅調整装置 - Google Patents
デジタル振幅調整装置Info
- Publication number
- JPH05335853A JPH05335853A JP3042349A JP4234991A JPH05335853A JP H05335853 A JPH05335853 A JP H05335853A JP 3042349 A JP3042349 A JP 3042349A JP 4234991 A JP4234991 A JP 4234991A JP H05335853 A JPH05335853 A JP H05335853A
- Authority
- JP
- Japan
- Prior art keywords
- duty cycle
- signal
- amplitude
- output
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 比較的廉価なデジタル振幅調整装置を提供す
る。 【構成】 電流により変化する抵抗を有する２端子非線
形素子を介して信号伝達を制御するためにパルス幅変調
を利用する音量制御に使用されるデジタル振幅調整装
置。デューティサイクル可変のパルス列は、フィルタさ
れて準連続可変基準信号を発生する。この基準信号の値
により、増幅に実際利用する信号の成分を制御すること
により利得が調整される。マイクロプロセッサを使用す
るシステムにおいては、デューティサイクルはソフトウ
ェア制御により決定し単一のラッチ可能な出力ピンから
出力する。パルスのＤＣ成分が、分圧器からのＤＣ出力
電圧を制御し、一連の一定振幅のパルスの振幅を調整す
る
る。 【構成】 電流により変化する抵抗を有する２端子非線
形素子を介して信号伝達を制御するためにパルス幅変調
を利用する音量制御に使用されるデジタル振幅調整装
置。デューティサイクル可変のパルス列は、フィルタさ
れて準連続可変基準信号を発生する。この基準信号の値
により、増幅に実際利用する信号の成分を制御すること
により利得が調整される。マイクロプロセッサを使用す
るシステムにおいては、デューティサイクルはソフトウ
ェア制御により決定し単一のラッチ可能な出力ピンから
出力する。パルスのＤＣ成分が、分圧器からのＤＣ出力
電圧を制御し、一連の一定振幅のパルスの振幅を調整す
る
Description
【０００１】
【産業上の利用分野】本発明は、デジタル制御される可
変利得増幅器に係り、特にデジタル音量制御装置に関す
る。
変利得増幅器に係り、特にデジタル音量制御装置に関す
る。
【０００２】
【従来の技術】今日の消費者用及び業務用の電子装置に
おけるより高い機能性に対する要求により、現代の回路
から更に大きな複雑性が要求され続けている。これらの
製品が、より低い価格で入手可能となるべきだとの別の
要求では、できるだけ多くの構成要素の再使用又は多数
機能の使用が要求されている。電話、デジタル同調ラジ
オ、ゲーム及びファクシミリ装置のようなマイクロプロ
セッサを主体とする多くの製品は、信号を発生し、伝送
するが、その振幅は調整されなければならない。
おけるより高い機能性に対する要求により、現代の回路
から更に大きな複雑性が要求され続けている。これらの
製品が、より低い価格で入手可能となるべきだとの別の
要求では、できるだけ多くの構成要素の再使用又は多数
機能の使用が要求されている。電話、デジタル同調ラジ
オ、ゲーム及びファクシミリ装置のようなマイクロプロ
セッサを主体とする多くの製品は、信号を発生し、伝送
するが、その振幅は調整されなければならない。
【０００３】一般的に、この調整方法は、直接的な顧客
による制御で、即ち、音量制御などとして行われるが、
この調整を自動的に行う装置もある。今日、ボタン及び
このボタンの状態を検出する回路を物理的に提供するこ
とが低価格で可能なために、押しボタン制御方法への傾
向が増大している。しかし、このボタンの状態に応答す
るデジタル制御調整器の価格はかなり増大し続けてい
る。従来のデジタル制御装置は、マイクロプロセッサの
多数の専用ピン、即ち、音量レベルを設定するラッチ出
力ポートの専用ピンを必要とした。
による制御で、即ち、音量制御などとして行われるが、
この調整を自動的に行う装置もある。今日、ボタン及び
このボタンの状態を検出する回路を物理的に提供するこ
とが低価格で可能なために、押しボタン制御方法への傾
向が増大している。しかし、このボタンの状態に応答す
るデジタル制御調整器の価格はかなり増大し続けてい
る。従来のデジタル制御装置は、マイクロプロセッサの
多数の専用ピン、即ち、音量レベルを設定するラッチ出
力ポートの専用ピンを必要とした。
【０００４】これらの制御システムは、一般に、２進数
の入力から、所定の組の電圧振幅のうち相当する電圧振
幅を得る何らかの種類のデジタルーアナログ（Ｄ／Ａ）
変換器を利用する。この電圧振幅は、電圧制御増幅器の
利得の決定に使用される。
の入力から、所定の組の電圧振幅のうち相当する電圧振
幅を得る何らかの種類のデジタルーアナログ（Ｄ／Ａ）
変換器を利用する。この電圧振幅は、電圧制御増幅器の
利得の決定に使用される。
【０００５】また、分路抵抗、直列抵抗のような多数の
構成要素が、増幅段の利得を設定するために使用されて
いる。価格を低減するためには、構成要素の数、すなわ
ち、利得設定の数は限られ、振幅レベル間が著しく不連
続となる。しかし、これらの従来の利得調整システムに
は、単純かつ簡単にソフトウェアを開発、実行できると
いう利点があった。
構成要素が、増幅段の利得を設定するために使用されて
いる。価格を低減するためには、構成要素の数、すなわ
ち、利得設定の数は限られ、振幅レベル間が著しく不連
続となる。しかし、これらの従来の利得調整システムに
は、単純かつ簡単にソフトウェアを開発、実行できると
いう利点があった。
【０００６】米国特許第４，８６８，５１９号に開示さ
れた他の従来技術の利得調整システムは、マイクロプロ
セッサ制御を利用して可変デューティサイクル波形を発
生する。この可変デューティサイクル波形は、間接的に
ＦＥＴのドレインーソース抵抗を制御し、このＦＥＴ
は、フィードバックループを介して絶えず監視されて二
段増幅器の利得を調整する。米国特許第４、４６８、６
３１号に開示されたような他の利得調整装置は、振幅制
御装置で使用されるＦＥＴ又はフォトレジスタ及びフォ
トトランジスタの使用を示唆している。これらのシステ
ムは、その複雑さのために、実施するには比較的費用が
掛かる。付加費用は、一般的には、間接制御を導入する
非重要要素の導入により掛かるが、非常に目だつのは、
利得制御因子又は利得制御機構の実際の値を監視するた
めのフィードバックの使用に費用が掛かることである。
れた他の従来技術の利得調整システムは、マイクロプロ
セッサ制御を利用して可変デューティサイクル波形を発
生する。この可変デューティサイクル波形は、間接的に
ＦＥＴのドレインーソース抵抗を制御し、このＦＥＴ
は、フィードバックループを介して絶えず監視されて二
段増幅器の利得を調整する。米国特許第４、４６８、６
３１号に開示されたような他の利得調整装置は、振幅制
御装置で使用されるＦＥＴ又はフォトレジスタ及びフォ
トトランジスタの使用を示唆している。これらのシステ
ムは、その複雑さのために、実施するには比較的費用が
掛かる。付加費用は、一般的には、間接制御を導入する
非重要要素の導入により掛かるが、非常に目だつのは、
利得制御因子又は利得制御機構の実際の値を監視するた
めのフィードバックの使用に費用が掛かることである。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、比較的廉価なデジタル振幅調整装置を提供
することである。
する課題は、比較的廉価なデジタル振幅調整装置を提供
することである。
【０００８】
【課題を解決するための手段】音量制御装置などのよう
なデジタル振幅調整装置の従来の難点は、本発明の態様
によれば、電流に対して変化する抵抗を有する２端子非
線形素子、例えば、ダイオード又はダイオードに似た素
子を介して信号の伝送を制御するためのパルス幅変調を
利用することにより回避される。デューティサイクルが
可変でデジタル制御されるパルス列は、準連続可変直流
（ＤＣ）電圧を発生するためにフィルタを通される。
なデジタル振幅調整装置の従来の難点は、本発明の態様
によれば、電流に対して変化する抵抗を有する２端子非
線形素子、例えば、ダイオード又はダイオードに似た素
子を介して信号の伝送を制御するためのパルス幅変調を
利用することにより回避される。デューティサイクルが
可変でデジタル制御されるパルス列は、準連続可変直流
（ＤＣ）電圧を発生するためにフィルタを通される。
【０００９】直接的又はＤＣ電流を提供することによ
り、そのＤＣ電圧は、所定の閾値を越える増幅に実際利
用可能となる信号の成分を制御することによって利得を
調整する。マイクロプロセッサ又はマイクロコンピュー
タを既に使用しているシステムにおいてこれを低価格で
実現するために、デューティサイクルは、ソフトウェア
制御で決定することができ、そして、単一のラッチ可能
な出力ピンから出力として供給することができる。
り、そのＤＣ電圧は、所定の閾値を越える増幅に実際利
用可能となる信号の成分を制御することによって利得を
調整する。マイクロプロセッサ又はマイクロコンピュー
タを既に使用しているシステムにおいてこれを低価格で
実現するために、デューティサイクルは、ソフトウェア
制御で決定することができ、そして、単一のラッチ可能
な出力ピンから出力として供給することができる。
【００１０】矩形波の振幅の調整に非常に適した実施例
において、ＤＣ電圧は、単一段の受動フィルタにより可
変のデューティサイクルパルスに応答して発生される。
このＤＣ電圧は、直接的に使用されて分圧器からの出力
電圧のＤＣ成分を調整する。この分圧器には、調整され
るべき振幅を持つ一連の一定振幅の可変周波数パルスが
入力される。これらのパルスは、例えば、可聴音とし
て、電話の警報のために使用することができる。別のフ
ィルタ、この実施例ではダイオードを主体とするフィル
タにより、所定のＤＣ閾値よりも大きな分圧器出力の一
部のみが一定利得の増幅器に到達することができる。結
果として生じる増幅信号の振幅は、かくして制御され
る。
において、ＤＣ電圧は、単一段の受動フィルタにより可
変のデューティサイクルパルスに応答して発生される。
このＤＣ電圧は、直接的に使用されて分圧器からの出力
電圧のＤＣ成分を調整する。この分圧器には、調整され
るべき振幅を持つ一連の一定振幅の可変周波数パルスが
入力される。これらのパルスは、例えば、可聴音とし
て、電話の警報のために使用することができる。別のフ
ィルタ、この実施例ではダイオードを主体とするフィル
タにより、所定のＤＣ閾値よりも大きな分圧器出力の一
部のみが一定利得の増幅器に到達することができる。結
果として生じる増幅信号の振幅は、かくして制御され
る。
【００１１】このシステムの１つの利点は、合理的に高
負荷のマイクロプロセッサが発生することができる多数
の離散的なデューティサイクルに結合された本システム
の基本的動作原理に固有の自然なフィルタ作用のため
に、レベル間の移行がユーザには連続して見えるという
ことである。更に、本発明の他の態様によれば、エネル
ギー貯蔵型のフィルタの使用により、可変のデューティ
サイクルパルスの流れが瞬間的に遮断されて、そのパル
スを供給するために使用されるピンが、認識されたボリ
ュームレベルに影響せずに別の機能の実施に使用するこ
とができるということである。
負荷のマイクロプロセッサが発生することができる多数
の離散的なデューティサイクルに結合された本システム
の基本的動作原理に固有の自然なフィルタ作用のため
に、レベル間の移行がユーザには連続して見えるという
ことである。更に、本発明の他の態様によれば、エネル
ギー貯蔵型のフィルタの使用により、可変のデューティ
サイクルパルスの流れが瞬間的に遮断されて、そのパル
スを供給するために使用されるピンが、認識されたボリ
ュームレベルに影響せずに別の機能の実施に使用するこ
とができるということである。
【００１２】かくして、例えば、このピンは、ボタンの
押し下げ用のキーパッドを走査するパルスを供給する出
力として使用することもできる。本発明の更に他の利点
は、単一の電源のみをもつシステムで本発明を容易に実
施することができるということである。
押し下げ用のキーパッドを走査するパルスを供給する出
力として使用することもできる。本発明の更に他の利点
は、単一の電源のみをもつシステムで本発明を容易に実
施することができるということである。
【００１３】
【実施例】図１は、ＤＣ基準電圧が、マイクロプロセッ
サ５２により出力される一定周波数の可変幅パルス、即
ち、可変デューティサイクルパルスをフィルタすること
によりノード５０に発生される実施例を示す。これらの
パルスは、ラッチ出力ピンとして確立されたピン５４で
供給される。マイクロコンピュータ５２は、例えば、モ
トローラコーポレーションにより作られたＭＣ６８ＨＣ
０５Ｃ４のような８ビットマイクロコンピュータであ
る。
サ５２により出力される一定周波数の可変幅パルス、即
ち、可変デューティサイクルパルスをフィルタすること
によりノード５０に発生される実施例を示す。これらの
パルスは、ラッチ出力ピンとして確立されたピン５４で
供給される。マイクロコンピュータ５２は、例えば、モ
トローラコーポレーションにより作られたＭＣ６８ＨＣ
０５Ｃ４のような８ビットマイクロコンピュータであ
る。
【００１４】パルスを発生し、そのデューティサイクル
をデジタル制御するには、公知の技術を使用すればよ
い。この実施例では、マイクロコンピュータ１２のソフ
トウェアは、キーボード又は直列メッセージシステム
（図示せず）に応答してある瞬間に使用されるべき実際
のデューティサイクルを決定する。多数の信号の振幅
が、単一のマイクロプロセッサにより独立制御されるべ
き場合、各独立の制御にはそれ自体のラッチ可能出力ピ
ンと、これに対応する回路とが必要となる。
をデジタル制御するには、公知の技術を使用すればよ
い。この実施例では、マイクロコンピュータ１２のソフ
トウェアは、キーボード又は直列メッセージシステム
（図示せず）に応答してある瞬間に使用されるべき実際
のデューティサイクルを決定する。多数の信号の振幅
が、単一のマイクロプロセッサにより独立制御されるべ
き場合、各独立の制御にはそれ自体のラッチ可能出力ピ
ンと、これに対応する回路とが必要となる。
【００１５】この実施例は矩形波の振幅制御に非常に適
している。フィルタ作用は、抵抗５６とコンデンサ５８
を有する単一段の受動フィルタにより達成される。ノー
ドにおける電圧振幅は、パルスのデューティサイクルに
比例し、かつ、これと共に直ちに変化する。
している。フィルタ作用は、抵抗５６とコンデンサ５８
を有する単一段の受動フィルタにより達成される。ノー
ドにおける電圧振幅は、パルスのデューティサイクルに
比例し、かつ、これと共に直ちに変化する。
【００１６】このデューティサイクルの変化は、基準信
号例えば電圧振幅の対応変化により追跡される。抵抗５
６とコンデンサ５８は、ノード５０に維持されるＤＣ電
圧がどの特定のデューティサイクルにも安定であり、し
かも、ユーザの認識として、不適当な時間がこのＤＣ電
圧の必要な変化を生じさせるに必要とならないように選
択される。
号例えば電圧振幅の対応変化により追跡される。抵抗５
６とコンデンサ５８は、ノード５０に維持されるＤＣ電
圧がどの特定のデューティサイクルにも安定であり、し
かも、ユーザの認識として、不適当な時間がこのＤＣ電
圧の必要な変化を生じさせるに必要とならないように選
択される。
【００１７】この実施例では、マイクロコンピュータ５
２は、０％から１００％までのどこにでも変化すること
ができるデューティサイクルを有する５ボルトのピーク
の振幅でパルス幅変調信号を提供する。かくして、ノー
ド５０における電圧は、０％のデューティサイクルのほ
ぼ０ボルトから１００％のデューティサイクルのほぼ５
ボルトまで変化し、対応的に比例する電圧が対応するデ
ューティサイクルで発生される。
２は、０％から１００％までのどこにでも変化すること
ができるデューティサイクルを有する５ボルトのピーク
の振幅でパルス幅変調信号を提供する。かくして、ノー
ド５０における電圧は、０％のデューティサイクルのほ
ぼ０ボルトから１００％のデューティサイクルのほぼ５
ボルトまで変化し、対応的に比例する電圧が対応するデ
ューティサイクルで発生される。
【００１８】ノード６０は、抵抗６２と６４を有する分
圧器の中間ノードである。一方の側において、この分圧
器はノード５０で発生された電圧を供給される。ノード
５０で発生されたＤＣ電圧は、ノード６０で発生される
出力電圧のＤＣ成分を調整するために直接使用される。
他方の側では、この分圧器は、マイクロコンピュータ５
２のピン６５から、調整されるべき振幅を持つ一連の一
定振幅の可変周波数パルスを供給される。当然、他の実
施例においても、これらの振幅は他の独立の回路により
発生してもよい。
圧器の中間ノードである。一方の側において、この分圧
器はノード５０で発生された電圧を供給される。ノード
５０で発生されたＤＣ電圧は、ノード６０で発生される
出力電圧のＤＣ成分を調整するために直接使用される。
他方の側では、この分圧器は、マイクロコンピュータ５
２のピン６５から、調整されるべき振幅を持つ一連の一
定振幅の可変周波数パルスを供給される。当然、他の実
施例においても、これらの振幅は他の独立の回路により
発生してもよい。
【００１９】この一定振幅の可変周波数パルスは、例え
ば、可聴音として、電話の警報のために使用することが
できる。この実施例においては、ダイオードを基本とす
る別のフィルタにより、所定のＤＣ閾値よりも大きいノ
ード６０で発生されたＡＣ信号とＤＣ信号の和の瞬間的
な部分のみが一定利得の増幅器６６に到達することがで
きる。この実施例では、スピーカ駆動増幅チップは一定
利得のスピーカ駆動増幅器６６として使用される。
ば、可聴音として、電話の警報のために使用することが
できる。この実施例においては、ダイオードを基本とす
る別のフィルタにより、所定のＤＣ閾値よりも大きいノ
ード６０で発生されたＡＣ信号とＤＣ信号の和の瞬間的
な部分のみが一定利得の増幅器６６に到達することがで
きる。この実施例では、スピーカ駆動増幅チップは一定
利得のスピーカ駆動増幅器６６として使用される。
【００２０】このスピーカ駆動増幅器６６は、演算増幅
器を有し、そして、差動出力を持つ演算増幅器として機
能する。このスピーカ駆動増幅器６６は、外部制御の下
でこのスピーカ駆動増幅器６６をオフにするために使用
することができるピン１に供給されるイネーブル信号に
応答する。このエネーブル信号は、マイクロコンピュー
タ５２により供給される。非反転端子ＦＣ１は、信号接
地点、即ち、伝送され増幅される最大のＡＣ信号を決定
する振幅を持つ一定の所定ＤＣ電圧に接続されている。
器を有し、そして、差動出力を持つ演算増幅器として機
能する。このスピーカ駆動増幅器６６は、外部制御の下
でこのスピーカ駆動増幅器６６をオフにするために使用
することができるピン１に供給されるイネーブル信号に
応答する。このエネーブル信号は、マイクロコンピュー
タ５２により供給される。非反転端子ＦＣ１は、信号接
地点、即ち、伝送され増幅される最大のＡＣ信号を決定
する振幅を持つ一定の所定ＤＣ電圧に接続されている。
【００２１】簡単化のために、信号接地点の振幅は、最
小値よりは小さくはなく、即ち、可変のデューティサイ
クルパルスが直接供給することができる最大電圧より大
きくなってはならない。信号接地点の振幅が、最小値よ
り少なく、即ち、可変のデューティサイクルパルスが直
接供給できる最大電圧よりも大きい場合、何らかのレベ
ルシフトが、その可変のデューティサイクルパルスにつ
いて行わなければならない。レベルシフトは、当業界で
公知である。
小値よりは小さくはなく、即ち、可変のデューティサイ
クルパルスが直接供給することができる最大電圧より大
きくなってはならない。信号接地点の振幅が、最小値よ
り少なく、即ち、可変のデューティサイクルパルスが直
接供給できる最大電圧よりも大きい場合、何らかのレベ
ルシフトが、その可変のデューティサイクルパルスにつ
いて行わなければならない。レベルシフトは、当業界で
公知である。
【００２２】スピーカ駆動増幅器６６のフィードバック
ループは、出力Ｖ０１と入力Ｖｉｎとの間に接続される
任意設置のロールオフコンデンサ７０及びフィードバッ
ク抵抗（Ｒｆ）６８の並列回路により形成される。出力
Ｖ０１は、通常の演算増幅器の出力であり、Ｖ０２はＶ
０１の反転出力である。出力Ｖ０１とＶ０２の差出力
は、スピーカ７１に供給されてその電気信号を可聴音波
に変換する。フィードバック抵抗６８の値により演算増
幅器の入力抵抗に関連して利得全体が決定される。この
フィードバックループにより、仮想接地点が、演算増幅
器の反転入力端子、即ち、ノード７２に現れる。
ループは、出力Ｖ０１と入力Ｖｉｎとの間に接続される
任意設置のロールオフコンデンサ７０及びフィードバッ
ク抵抗（Ｒｆ）６８の並列回路により形成される。出力
Ｖ０１は、通常の演算増幅器の出力であり、Ｖ０２はＶ
０１の反転出力である。出力Ｖ０１とＶ０２の差出力
は、スピーカ７１に供給されてその電気信号を可聴音波
に変換する。フィードバック抵抗６８の値により演算増
幅器の入力抵抗に関連して利得全体が決定される。この
フィードバックループにより、仮想接地点が、演算増幅
器の反転入力端子、即ち、ノード７２に現れる。
【００２３】成分と信号の両方の新規な再利用により、
非常に低価格の設計が実現可能となる。仮想接地点のＤ
Ｃ振幅は、ダイオード７４と抵抗７６を有するクリッパ
回路用の基準電圧として作用する。更に抵抗７６はスピ
ーカ駆動増幅器６６における演算増幅器への入力抵抗Ｒ
ｉとして作用する。クリッパ回路は、ＤＣ閾値フィルタ
即ち振幅選択器として使用される。かくして、信号接地
点のＤＣ振幅よりも大きいノード６０の全信号の一部分
のみがスピーカ駆動増幅器６６に伝送されてこれにより
増幅される。
非常に低価格の設計が実現可能となる。仮想接地点のＤ
Ｃ振幅は、ダイオード７４と抵抗７６を有するクリッパ
回路用の基準電圧として作用する。更に抵抗７６はスピ
ーカ駆動増幅器６６における演算増幅器への入力抵抗Ｒ
ｉとして作用する。クリッパ回路は、ＤＣ閾値フィルタ
即ち振幅選択器として使用される。かくして、信号接地
点のＤＣ振幅よりも大きいノード６０の全信号の一部分
のみがスピーカ駆動増幅器６６に伝送されてこれにより
増幅される。
【００２４】図示のスピーカ駆動増幅器６６の利得は、
反転構成における演算増幅器の利得として計算され、そ
の利得は式Ｇ＝ー（Ｒｆ／Ｒｉ）に従って入力抵抗に反
比例する。ここで、Ｒｆは一定の所定フィードバック抵
抗であり、Ｒｉはその入力抵抗である。尚、演算増幅器
の利得を得るために使用されるフィードバックは、利得
制御因子即ち利得制御機構の実際の値を監視するため
に、従来のシステムで使用された上記のフィードバック
とは同一ではない。利得の式におけるマイナスの符号
は、演算増幅器の出力がその入力と１８０゜ずれている
ということを示す。
反転構成における演算増幅器の利得として計算され、そ
の利得は式Ｇ＝ー（Ｒｆ／Ｒｉ）に従って入力抵抗に反
比例する。ここで、Ｒｆは一定の所定フィードバック抵
抗であり、Ｒｉはその入力抵抗である。尚、演算増幅器
の利得を得るために使用されるフィードバックは、利得
制御因子即ち利得制御機構の実際の値を監視するため
に、従来のシステムで使用された上記のフィードバック
とは同一ではない。利得の式におけるマイナスの符号
は、演算増幅器の出力がその入力と１８０゜ずれている
ということを示す。
【００２５】実施例によれば、ノード５４における可変
のデューティサイクルパルスのデューティサイクルを変
えることによって、ノード５０における基準電圧のＤＣ
振幅を変えることができる。この基準電圧は、ノード６
０の電圧のＤＣ成分を決定し、そして、ピン６５からの
信号のうち増幅されるべき部分を調整し、即ち、結果と
して生じる利得を制御する。この結果として得られる増
幅信号の振幅は、かくして調整される。
のデューティサイクルパルスのデューティサイクルを変
えることによって、ノード５０における基準電圧のＤＣ
振幅を変えることができる。この基準電圧は、ノード６
０の電圧のＤＣ成分を決定し、そして、ピン６５からの
信号のうち増幅されるべき部分を調整し、即ち、結果と
して生じる利得を制御する。この結果として得られる増
幅信号の振幅は、かくして調整される。
【００２６】図１に示したシステム構成で音を発生する
ためには、所望の音量レベルが、マイクロコンピュータ
５２により決定される。この所望の音量レベルに対応す
るデューティサイクルを持つ可変のデューティサイクル
パルスは、ノード５０における必要な基準電圧を形成す
るために十分な時間出力される。これらのパルスは、新
しい音量レベルが選択されるまで連続して発生される。
次に、マイクロコンピュータ５２は、スピーカ駆動部増
幅器６６を使用可能にする信号を提供する。
ためには、所望の音量レベルが、マイクロコンピュータ
５２により決定される。この所望の音量レベルに対応す
るデューティサイクルを持つ可変のデューティサイクル
パルスは、ノード５０における必要な基準電圧を形成す
るために十分な時間出力される。これらのパルスは、新
しい音量レベルが選択されるまで連続して発生される。
次に、マイクロコンピュータ５２は、スピーカ駆動部増
幅器６６を使用可能にする信号を提供する。
【００２７】この所望の音に対応する可変周波数パルス
のパターンは、ピン６５でマイクロコンピュータ５２に
より供給される。最後に、マイクロコンピュータ５２
は、スピーカ駆動部増幅器６６を使用不能にする信号を
供給する。所望ならば、可変周波数パルスの振幅は、こ
の可変周波数パルスが発生されている間、この可変デュ
ーティサイクルのデューティサイクルを変えることによ
り動的に変えてもよい。
のパターンは、ピン６５でマイクロコンピュータ５２に
より供給される。最後に、マイクロコンピュータ５２
は、スピーカ駆動部増幅器６６を使用不能にする信号を
供給する。所望ならば、可変周波数パルスの振幅は、こ
の可変周波数パルスが発生されている間、この可変デュ
ーティサイクルのデューティサイクルを変えることによ
り動的に変えてもよい。
【００２８】図１には、ユーザにより音量の増大又は減
少の選択のための例示的な取り付け任意の小キーボード
が示してある。このキーボード及び関連する回路は、押
しボタンスイッチ７８、８０、ブルダウン８２、８４及
び絶縁抵抗８６を有している。マイクロコンピュータ５
２のピン８８と９０は、入力ポートとして形成されてい
る。キーボード走査技術は当業者に公知であるが、それ
らは、この可変デューティサイクルの発生と組み合わさ
れなければならない。キーボードは、所定の間隔で走査
するだけでよく、マイクロコンピュータ５２の常時動作
を必要としない。
少の選択のための例示的な取り付け任意の小キーボード
が示してある。このキーボード及び関連する回路は、押
しボタンスイッチ７８、８０、ブルダウン８２、８４及
び絶縁抵抗８６を有している。マイクロコンピュータ５
２のピン８８と９０は、入力ポートとして形成されてい
る。キーボード走査技術は当業者に公知であるが、それ
らは、この可変デューティサイクルの発生と組み合わさ
れなければならない。キーボードは、所定の間隔で走査
するだけでよく、マイクロコンピュータ５２の常時動作
を必要としない。
【００２９】キーボードからの信号が、マイクロコンピ
ュータ５２により入力されてないときに、ピン５４に供
給される信号は、キーボード走査プロセスにより無視さ
れる。スイッチの閉成をキーボードについてチェックす
るための適当なときに、可変デューティサイクルパルス
の一部としてピン５４に供給される値は、一時的に除去
される。一般的には、この値は、マイクロコンピュータ
５２のレジスタに既に記憶されており、この値をコピー
されて、ピン５４に供給される。更に、可変幅パルス用
に出力される値は、一般的には、タイマのタイムアウト
を介して開始される割り込みルーチンにより決定され、
そして、キーボード走査中は実際には変化してもよい。
ュータ５２により入力されてないときに、ピン５４に供
給される信号は、キーボード走査プロセスにより無視さ
れる。スイッチの閉成をキーボードについてチェックす
るための適当なときに、可変デューティサイクルパルス
の一部としてピン５４に供給される値は、一時的に除去
される。一般的には、この値は、マイクロコンピュータ
５２のレジスタに既に記憶されており、この値をコピー
されて、ピン５４に供給される。更に、可変幅パルス用
に出力される値は、一般的には、タイマのタイムアウト
を介して開始される割り込みルーチンにより決定され、
そして、キーボード走査中は実際には変化してもよい。
【００３０】この簡単な実施例におけるキーボード走査
プロセスは、ピン５４へ論理１を書き込み、そして、ピ
ン８８と９０に現れる論理レベルをラッチすることによ
り開始される。この可変デューティサイクルパルス用の
適当な値は、あたかもキーボードの走査が起こらなかっ
たかのごとく上記レジスタに現在記憶されている値をコ
ピーすることにより、ピン５４において置き換えられ
る。音量の増大を合図するスイッチ７８と音量の減少を
合図するスイッチ８０を考慮すると、ピン８８に現れる
論理１は、ユーザがスイッチ７８を閉じ、そして、音量
の増大を合図しているということを示し、一方、論理０
は、スイッチ７８が開かれているということを示す。同
様に、ピン９０に現れる論理１は、ユーザがスイッチ８
０を閉じて音量の減少を合図しているということを示
し、一方、論理０はスイッチ８０が開かれているという
ことを示す。
プロセスは、ピン５４へ論理１を書き込み、そして、ピ
ン８８と９０に現れる論理レベルをラッチすることによ
り開始される。この可変デューティサイクルパルス用の
適当な値は、あたかもキーボードの走査が起こらなかっ
たかのごとく上記レジスタに現在記憶されている値をコ
ピーすることにより、ピン５４において置き換えられ
る。音量の増大を合図するスイッチ７８と音量の減少を
合図するスイッチ８０を考慮すると、ピン８８に現れる
論理１は、ユーザがスイッチ７８を閉じ、そして、音量
の増大を合図しているということを示し、一方、論理０
は、スイッチ７８が開かれているということを示す。同
様に、ピン９０に現れる論理１は、ユーザがスイッチ８
０を閉じて音量の減少を合図しているということを示
し、一方、論理０はスイッチ８０が開かれているという
ことを示す。
【００３１】キーボードは、数サイクルにわたってデバ
ウンスされる。もしも音量増大が合図されると、可変の
デューティサイクルパルスのデューティサイクルは、１
単位だけ増大される。もしも音量減少が合図されると、
この可変デューティサイクルパルスのデューティサイク
ルは、１単位だけ減少される。音量の増大と減少の両方
が同時に合図されると、ボタンの押し下げは無視され、
そして、現在のデューティサイクルが維持される。デュ
ーティサイクル、従って、音量が他の値に変え得る前
に、所定の時間が経過するか、又は、両方のボタンが解
放状態にあることが見られなければならない。当業者に
は、付加スイッチの状態を操作するために多重ピンを使
用することができ、そして、その付加スイッチは、機能
的には音量制御機構に関連づけられる必要がないという
ことが明かとなろう。
ウンスされる。もしも音量増大が合図されると、可変の
デューティサイクルパルスのデューティサイクルは、１
単位だけ増大される。もしも音量減少が合図されると、
この可変デューティサイクルパルスのデューティサイク
ルは、１単位だけ減少される。音量の増大と減少の両方
が同時に合図されると、ボタンの押し下げは無視され、
そして、現在のデューティサイクルが維持される。デュ
ーティサイクル、従って、音量が他の値に変え得る前
に、所定の時間が経過するか、又は、両方のボタンが解
放状態にあることが見られなければならない。当業者に
は、付加スイッチの状態を操作するために多重ピンを使
用することができ、そして、その付加スイッチは、機能
的には音量制御機構に関連づけられる必要がないという
ことが明かとなろう。
【００３２】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例を考え得るが、それらは何れも本発明の技術的
範囲に包含される。
もので、この技術分野の当業者であれば、本発明の種々
の変形例を考え得るが、それらは何れも本発明の技術的
範囲に包含される。
【００３３】
【発明の効果】以上述べたごとく、本発明によれば、簡
単な回路構成により連続した可変利得を得ることが可能
なデジタル振幅調整装置を提供することができる。
単な回路構成により連続した可変利得を得ることが可能
なデジタル振幅調整装置を提供することができる。
【図１】本発明の一実施例を示す構成図である。
５２ マイクロコンピュータ ５６ 抵抗 ５８ コンデンサ ６２ 抵抗 ６４ 抵抗 ６６ スピーカ駆動増幅器 ６８ 抵抗 ７１ スピーカ ７４ ダイオード ７６ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォルター ジー． カトザビッチ アメリカ合衆国 07728 ニュージャージ ィ、フリーホールド、イーグル ネスト ロード 60 (72)発明者 ユージン ジェイ． ローゼンタール アメリカ合衆国 08904 ニュージャージ ィ、ハイランド パーク、サウス フィフ ス アベニュー 416
Claims (15)
- 【請求項１】 デューティサイクル可変のパルス列を発
生する手段と、 このパルスのデューティサイクルを制御する手段と、 前記発生されたデューティサイクル可変のパルス列を供
給する手段と、 前記パルス列のデューティサイクルに比例する振幅を有
する直列電圧を発生するために、供給されたデューティ
サイクル可変のパルス列をフィルタバンクする第１のフ
ィルタ手段と、 入力信号を供給する入力信号源と、 この入力信号と前記直流と電圧成分を含む複合出力信号
を発生する手段と、 所定の閾値レベルの信号源と、 複合出力信号を供給されて、所定の閾値レベルより低い
振幅を有する部分をフィルタリングし、その複合信号の
フィルタリング成分を出力として供給する第２フィルタ
手段と、 所定の出力振幅を有する出力信号を発生するために、第
２のフィルタ手段の出力を増幅する増幅手段とを有する
デジタル振幅調整装置。 - 【請求項２】 デューティサイクル可変のパルス列を発
生する手段が、デジタル的であることを特徴とする請求
項１記載の装置。 - 【請求項３】 第２のフィルタ手段が、クリッパ回路を
有することを特徴とする請求項１記載の装置。 - 【請求項４】 第２のフィルタ手段が、第１及び第２の
端子を有する抵抗とアノード及びカソードを有するダイ
オードとの直列接続回路を有し、このダイオードのアノ
ードが複合出力信号を受信し、このダイオードのカソー
ドが抵抗の第１の端子に接続され、この抵抗の第２の端
子が所定の閾値レベルの信号源に接続されていることを
特徴とする請求項１記載の装置。 - 【請求項５】 増幅手段が、少なくとも第１と第２の入
力端子を有する演算増幅器であり、この演算増幅器が複
合信号が入力される第１の入力端子に仮想接地点を有す
るように構成され、この接地点における直流電圧振幅
が、前記閾値レベルの信号源の値に直接従い、仮想の接
地点の直流電圧振幅が第２のフィルタ手段に加えられる
ことを特徴とする請求項１記載の装置。 - 【請求項６】 複合出力信号を発生する手段が、所定の
回路関係に接続された第１及び第２の要素を有する分圧
器であることを特徴とする請求項１記載の装置。 - 【請求項７】 複合出力信号が、第１及び第２の分圧器
の要素の値に比例する直流電圧と入力信号の成分を有す
ることを特徴とする請求項６記載の装置。 - 【請求項８】 出力振幅の増加を示す信号を受信する手
段と、出力振幅の減少を示す信号を受信する手段とを有
し、パルスのデューティサイクルを制御する手段が、信
号を受信する手段によって受信された信号に応答してこ
の信号に従ってデューティサイクルを増加又は減少して
出力振幅を対応的に調節することを特徴とする請求項１
記載の装置。 - 【請求項９】 デューティサイクルを制御する手段が、
０％と１００％の間でデューティサイクルを変える手段
を有することを特徴とする請求項１記載の装置。 - 【請求項１０】 入力信号源が、マイクロプロセッサで
あることを特徴とする請求項１記載の装置。 - 【請求項１１】 複合出力信号を発生する手段及び、パ
ルスのデューティサイクルを制御する手段が、マイクロ
プロセッサを有することを特徴とする請求項１記載の装
置。 - 【請求項１２】 入力信号源が、マイクロプロセッサで
あることを特徴とする請求項１記載の装置。 - 【請求項１３】 デューティサイクル可変のパルス列を
供給する手段が、デューティサイクル可変のパルス列の
外に他の信号を供給するように、このデューティサイク
ル可変のパルス列を供給する手段を多重化する手段を有
することを特徴とする請求項１記載の装置。 - 【請求項１４】 周期信号を発生する手段と、この周期
信号に応答して出力振幅の増加を示す第１の出力を発生
する手段と、周期信号に応答して出力振幅の減少を示す
第２の出力を発生する手段とを有し、デューティサイク
ル可変のパルス列を供給する手段が、多重化方式で前記
周期信号を供給し、デューティサイクル可変のパルス列
を制御する手段が、第１及び第２の出力に応答してデュ
ーティサイクルを適切に決定することを特徴とする請求
項１３記載の装置。 - 【請求項１５】 周期信号を発生する手段及び少なくと
も一つの汎用のスイッチ手段を有し、この各スイッチ手
段が少なくとも１つの状態を有し、この各スイッチ手段
がこの各スイッチ手段の状態を示す出力を発生するよう
に周期信号に応答し、デューティサイクル可変のパルス
列を供給する手段が前記周期信号を供給することを特徴
とする請求項１３記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/482,442 US5010306A (en) | 1990-02-20 | 1990-02-20 | Low cost digital amplitude regulator |
| US482442 | 1990-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335853A true JPH05335853A (ja) | 1993-12-17 |
| JPH0656938B2 JPH0656938B2 (ja) | 1994-07-27 |
Family
ID=23916091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042349A Expired - Lifetime JPH0656938B2 (ja) | 1990-02-20 | 1991-02-15 | デジタル振幅調整装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5010306A (ja) |
| EP (1) | EP0443251B1 (ja) |
| JP (1) | JPH0656938B2 (ja) |
| KR (1) | KR950005173B1 (ja) |
| CA (1) | CA2031542C (ja) |
| DE (1) | DE69030373T2 (ja) |
| ES (1) | ES2099705T3 (ja) |
| HK (1) | HK108197A (ja) |
| MX (1) | MX170805B (ja) |
| SG (1) | SG48700A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106723A1 (en) * | 2009-03-17 | 2010-09-23 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255324A (en) * | 1990-12-26 | 1993-10-19 | Ford Motor Company | Digitally controlled audio amplifier with voltage limiting |
| KR930007376B1 (ko) * | 1991-07-19 | 1993-08-09 | 삼성전자 주식회사 | 음향레벨 자동 조절장치 |
| US5644213A (en) * | 1996-04-26 | 1997-07-01 | Ford Motor Company | Electrical generating system for a motor vehicle |
| US5781456A (en) * | 1997-07-11 | 1998-07-14 | Space Systems/Loral, Inc. | Software select and test |
| US7424120B2 (en) * | 2003-08-06 | 2008-09-09 | Avago Technologies General Ip Pte Ltd | Method and apparatus for volume control |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2740567A1 (de) * | 1977-09-08 | 1979-03-22 | Pichler Heinrich | Daempfungsglied fuer tonfrequenzsignale |
| DD207319A3 (de) * | 1982-02-24 | 1984-02-22 | Manfred Hoeppner | Verfahren zur stabilitaetspruefung von regelkreisen mit pulsbreitenregelung |
| US4468631A (en) * | 1982-05-24 | 1984-08-28 | Rca Corporation | Amplitude control apparatus |
| JPS6095721U (ja) * | 1983-12-07 | 1985-06-29 | パイオニア株式会社 | 電子ボリユ−ム回路 |
| US4604983A (en) * | 1985-04-09 | 1986-08-12 | Carp Ralph W | Analog duty cycle to BCD converter |
| US4721923A (en) * | 1987-01-07 | 1988-01-26 | Motorola, Inc. | Radio receiver speech amplifier circuit |
| IT1218995B (it) * | 1988-02-05 | 1990-04-24 | Olivetti & Co Spa | Dispositivo di controllo dell'ampiezza di un segnale elettrico per un apparecchiatura elettronica digitale e relativo metodo di controllo |
| JP2591656B2 (ja) * | 1988-06-14 | 1997-03-19 | パイオニア株式会社 | 音量・音質調整装置 |
| US4868519A (en) * | 1988-11-02 | 1989-09-19 | Dnic Brokerage Company | Microprocessor-controlled amplifier |
-
1990
- 1990-02-20 US US07/482,442 patent/US5010306A/en not_active Expired - Lifetime
- 1990-12-05 CA CA002031542A patent/CA2031542C/en not_active Expired - Lifetime
- 1990-12-07 ES ES90313325T patent/ES2099705T3/es not_active Expired - Lifetime
- 1990-12-07 DE DE69030373T patent/DE69030373T2/de not_active Expired - Fee Related
- 1990-12-07 EP EP90313325A patent/EP0443251B1/en not_active Expired - Lifetime
- 1990-12-07 SG SG1995001965A patent/SG48700A1/en unknown
-
1991
- 1991-02-11 KR KR1019910002247A patent/KR950005173B1/ko not_active Expired - Fee Related
- 1991-02-15 MX MX024562A patent/MX170805B/es unknown
- 1991-02-15 JP JP3042349A patent/JPH0656938B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-26 HK HK108197A patent/HK108197A/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106723A1 (en) * | 2009-03-17 | 2010-09-23 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
| JP2010220395A (ja) * | 2009-03-17 | 2010-09-30 | Ricoh Co Ltd | 半導体装置及びその動作制御方法 |
| US8754580B2 (en) | 2009-03-17 | 2014-06-17 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| MX170805B (es) | 1993-09-15 |
| EP0443251A3 (en) | 1991-12-11 |
| CA2031542A1 (en) | 1991-08-21 |
| HK108197A (en) | 1997-08-22 |
| CA2031542C (en) | 1994-03-22 |
| SG48700A1 (en) | 1998-05-18 |
| KR950005173B1 (ko) | 1995-05-19 |
| EP0443251A2 (en) | 1991-08-28 |
| EP0443251B1 (en) | 1997-04-02 |
| ES2099705T3 (es) | 1997-06-01 |
| DE69030373T2 (de) | 1997-10-16 |
| US5010306A (en) | 1991-04-23 |
| DE69030373D1 (de) | 1997-05-07 |
| KR910016134A (ko) | 1991-09-30 |
| JPH0656938B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789984A (en) | RF power amplifiers | |
| US6734724B1 (en) | Power control and modulation of switched-mode power amplifiers with one or more stages | |
| US4588934A (en) | Automobile fan control with non-periodic fluctuation signal generator | |
| US4951002A (en) | Battery powered in-line amplifier | |
| EP0234936B1 (en) | Am radio transmitter | |
| US5892404A (en) | Linear power amplifier with a pulse density modulated switching power supply | |
| US6249158B1 (en) | Circuit arrangement for generating an output signal | |
| JPH0685973A (ja) | 信号供給装置 | |
| JPH0656938B2 (ja) | デジタル振幅調整装置 | |
| EP0613239B1 (en) | Audio amplifier arrangement | |
| US4435679A (en) | Programmable signal amplitude control circuits | |
| JPH05335852A (ja) | デジタル振幅調整装置 | |
| EP0447002B1 (en) | Dual path amplitude modulated RF amplifier | |
| US4776036A (en) | RF-AM transmitter with pulse width modulator | |
| CA2301296A1 (en) | Variable volume signaling device for an appliance | |
| US4386236A (en) | Automatic sound level control of telephone station | |
| US4392114A (en) | Audio device having a tone control cancelling circuit | |
| US5150416A (en) | Electronic level control circuit for sound signals | |
| JP2001186029A (ja) | 無線通信装置 | |
| JPS6321698A (ja) | ブザ−音量調節装置 | |
| JPH0129865Y2 (ja) | ||
| KR0138675B1 (ko) | 모니터의 밝기 조절회로 | |
| JPS5814083B2 (ja) | 電圧制御回路 | |
| JPH02223683A (ja) | 電磁ポンプの駆動装置 | |
| KR960039608A (ko) | 음량 자동 조절 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 17 |