JPH05335914A - 電源リセット回路 - Google Patents
電源リセット回路Info
- Publication number
- JPH05335914A JPH05335914A JP35460392A JP35460392A JPH05335914A JP H05335914 A JPH05335914 A JP H05335914A JP 35460392 A JP35460392 A JP 35460392A JP 35460392 A JP35460392 A JP 35460392A JP H05335914 A JPH05335914 A JP H05335914A
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- power supply
- transistor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 コンデンサの容量を小さくし、所望の時定数
の動作時間が得られる電源リセット回路を提供するこ
と。 【構成】 電源が投入されたときに定電流源１１によっ
てコンデンサＣ１を充電する。コンデンサＣ１の端子電
圧が所定値となればコンパレータ１６によってリセット
を解除する。そしてこの充電電流を小さくするため、ト
ランジスタ１２と電流ミラー回路ＣＭ１による分流回路
を設ける。こうすればコンデンサＣ１の容量が少なくて
も充電時間が長くなり、充分な動作時間を得ることがで
きる。
の動作時間が得られる電源リセット回路を提供するこ
と。 【構成】 電源が投入されたときに定電流源１１によっ
てコンデンサＣ１を充電する。コンデンサＣ１の端子電
圧が所定値となればコンパレータ１６によってリセット
を解除する。そしてこの充電電流を小さくするため、ト
ランジスタ１２と電流ミラー回路ＣＭ１による分流回路
を設ける。こうすればコンデンサＣ１の容量が少なくて
も充電時間が長くなり、充分な動作時間を得ることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は光電スイッチや近接スイ
ッチ等の無接点スイッチに用いられ、電源投入時に誤動
作を防止するため所定時間出力を停止させる電源リセッ
ト回路に関するものである。
ッチ等の無接点スイッチに用いられ、電源投入時に誤動
作を防止するため所定時間出力を停止させる電源リセッ
ト回路に関するものである。
【０００２】
【従来の技術】無接点スイッチは電源投入の直後は回路
電圧が安定せず動作が不安定となる。特に高周波発振型
近接スイッチ等においては発振回路が正常に発振を開始
した以後でないと物体を検知することができないので、
電源投入後の所定時間は出力動作を停止する必要があ
る。そこで無接点スイッチには電源リセット回路が設け
られ、電源が投入されて電圧が所定電圧に達した後、所
定時間経過して始めて外部に無接点スイッチ出力を出す
ようにしている。このような電源リセット回路には積分
用のコンデンサを微小電流で充電し、その電圧が所定電
圧に達するまでの時間によって出力を遅延させるリセッ
ト回路が知られている。このような従来のリセット回路
によれば、遅延時間は積分コンデンサの容量によって決
定されることとなる。
電圧が安定せず動作が不安定となる。特に高周波発振型
近接スイッチ等においては発振回路が正常に発振を開始
した以後でないと物体を検知することができないので、
電源投入後の所定時間は出力動作を停止する必要があ
る。そこで無接点スイッチには電源リセット回路が設け
られ、電源が投入されて電圧が所定電圧に達した後、所
定時間経過して始めて外部に無接点スイッチ出力を出す
ようにしている。このような電源リセット回路には積分
用のコンデンサを微小電流で充電し、その電圧が所定電
圧に達するまでの時間によって出力を遅延させるリセッ
ト回路が知られている。このような従来のリセット回路
によれば、遅延時間は積分コンデンサの容量によって決
定されることとなる。
【０００３】しかるに小型化が要求される無接点スイッ
チでは形状が大きくなるコンデンサを使用することは困
難であり、例えば数10ｐＦ以下の容量のコンデンサしか
使用することができない。従って遅延時間を長くするた
めにダーリントン接続を用いたミラー積分回路によって
コンデンサを積分するようにしていた。図４及び図５は
これらの従来のミラー積分による電源リセット回路を示
す図であって、例えば数μＡ程度の定電流源１を用い、
二つのＮＰＮトランジスタ２，３をダーリントン接続と
してトランジスタ２のコレクタ・ベース間に積分コンデ
ンサＣを挿入し、等価的にコンデンサＣの容量を二つの
トランジスタの電流増幅率（hfe)を乗じたものとしてい
る。そしてその端子電圧をコンパレータ４によって検知
し、遅延時間を得るようにしていた。図５も同様にＮＰ
Ｎ型トランジスタ５とＰＮＰ型トランジスタ６を用いた
ダーリントン接続によってミラー積分回路を構成したも
のである。
チでは形状が大きくなるコンデンサを使用することは困
難であり、例えば数10ｐＦ以下の容量のコンデンサしか
使用することができない。従って遅延時間を長くするた
めにダーリントン接続を用いたミラー積分回路によって
コンデンサを積分するようにしていた。図４及び図５は
これらの従来のミラー積分による電源リセット回路を示
す図であって、例えば数μＡ程度の定電流源１を用い、
二つのＮＰＮトランジスタ２，３をダーリントン接続と
してトランジスタ２のコレクタ・ベース間に積分コンデ
ンサＣを挿入し、等価的にコンデンサＣの容量を二つの
トランジスタの電流増幅率（hfe)を乗じたものとしてい
る。そしてその端子電圧をコンパレータ４によって検知
し、遅延時間を得るようにしていた。図５も同様にＮＰ
Ｎ型トランジスタ５とＰＮＰ型トランジスタ６を用いた
ダーリントン接続によってミラー積分回路を構成したも
のである。
【０００４】
【発明が解決しようとする課題】このような従来の回路
では、コンデンサの充電電流はミラー積分回路を構成す
るトランジスタの増幅率によって定まるが、その値は大
きく変動するためリセット時間もばらつきが大きくなる
という問題点があった。
では、コンデンサの充電電流はミラー積分回路を構成す
るトランジスタの増幅率によって定まるが、その値は大
きく変動するためリセット時間もばらつきが大きくなる
という問題点があった。
【０００５】本発明はこのような従来の電源リセット回
路の問題点に鑑みてなされたものであって、コンデンサ
の容量を小さくし、しかも所望の時定数の動作時間が得
られる電源リセット回路を提供することを目的とする。
路の問題点に鑑みてなされたものであって、コンデンサ
の容量を小さくし、しかも所望の時定数の動作時間が得
られる電源リセット回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は電源投入後の所
定時間出力を停止させる電源リセット回路であって、積
分用コンデンサ（Ｃ１，Ｃ３）と、電源電圧が所定値に
達したときに積分用コンデンサ（Ｃ１，Ｃ３）に充電電
流を供給する電流源と、積分用コンデンサの充電電圧が
所定値に達したときにリセットを解除するリセット解除
手段（１６）と、電流ミラー回路を含み、電流源の電流
を分流し、電流源より流出する電流の一部を充電電流と
することにより積分用コンデンサへの充電電流の割合を
小さくする分流手段（１２，ＣＭ１，２３，ＣＭ２）
と、を具備することを特徴とするものである。
定時間出力を停止させる電源リセット回路であって、積
分用コンデンサ（Ｃ１，Ｃ３）と、電源電圧が所定値に
達したときに積分用コンデンサ（Ｃ１，Ｃ３）に充電電
流を供給する電流源と、積分用コンデンサの充電電圧が
所定値に達したときにリセットを解除するリセット解除
手段（１６）と、電流ミラー回路を含み、電流源の電流
を分流し、電流源より流出する電流の一部を充電電流と
することにより積分用コンデンサへの充電電流の割合を
小さくする分流手段（１２，ＣＭ１，２３，ＣＭ２）
と、を具備することを特徴とするものである。
【０００７】
【作用】このような特徴を有する本発明では、電源投入
時には電流源からの電流が分流手段によって分流され、
その一部が充電電流として積分用コンデンサに流入して
コンデンサを充電する。この分流手段は充電電流の一部
とすることによってコンデンサの容量を小さくして長い
時定数を得ることができる。そしてコンデンサの充電電
圧が所定値に達すれば、リセット解除手段によってリセ
ットが解除されることとなる。
時には電流源からの電流が分流手段によって分流され、
その一部が充電電流として積分用コンデンサに流入して
コンデンサを充電する。この分流手段は充電電流の一部
とすることによってコンデンサの容量を小さくして長い
時定数を得ることができる。そしてコンデンサの充電電
圧が所定値に達すれば、リセット解除手段によってリセ
ットが解除されることとなる。
【０００８】
【実施例】図１は本発明による電源リセット回路の第１
実施例を示す回路図である。本図において電源の両端間
に電圧検知回路１０が設けられている。電圧検知回路１
０は電源電圧が動作可能な所定値を越えるかどうかを検
知する検知回路であって、電源電圧が所定値を越えれば
出力を定電流源１１に与える。定電流源１１は電圧検知
回路１０から出力が与えられたときに例えば数μＡの一
定電流をトランジスタ１２のエミッタに与えるものであ
る。トランジスタ１２のコレクタはトランジスタ１３，
１４から成る電流ミラー回路ＣＭ１に接続されており、
そのベースは積分コンデンサＣ１を介して接地されてい
る。そして積分コンデンサＣ１の両端にエミッタ・コレ
クタが接続された放電用のトランジスタ１５が設けら
れ、そのベースは電源に接続される。トランジスタ１
３，１４のエミッタ面積は 1Ｓ対 nＳ、即ちトランジス
タ１４のエミッタがｎ倍となるように、ＩＣチップ上に
形成されているものとする。電流ミラー回路ＣＭ１のト
ランジスタ１４のコレクタはトランジスタ１２のエミッ
タと共に定電流源１１に共通接続され、更にコンパレー
タ１６に与えられている。ここでトランジスタ１２及び
電流ミラー回路ＣＭ１は、定電流源１１の電流を分流し
てコンデンサＣ１に流入する充電電流の割合を小さくす
る分流手段を構成している。又コンパレータ１６はコン
デンサＣ１の電圧が所定値に達すれば、無接点スイッチ
を動作可能とする出力を与えるリセット解除手段であ
る。
実施例を示す回路図である。本図において電源の両端間
に電圧検知回路１０が設けられている。電圧検知回路１
０は電源電圧が動作可能な所定値を越えるかどうかを検
知する検知回路であって、電源電圧が所定値を越えれば
出力を定電流源１１に与える。定電流源１１は電圧検知
回路１０から出力が与えられたときに例えば数μＡの一
定電流をトランジスタ１２のエミッタに与えるものであ
る。トランジスタ１２のコレクタはトランジスタ１３，
１４から成る電流ミラー回路ＣＭ１に接続されており、
そのベースは積分コンデンサＣ１を介して接地されてい
る。そして積分コンデンサＣ１の両端にエミッタ・コレ
クタが接続された放電用のトランジスタ１５が設けら
れ、そのベースは電源に接続される。トランジスタ１
３，１４のエミッタ面積は 1Ｓ対 nＳ、即ちトランジス
タ１４のエミッタがｎ倍となるように、ＩＣチップ上に
形成されているものとする。電流ミラー回路ＣＭ１のト
ランジスタ１４のコレクタはトランジスタ１２のエミッ
タと共に定電流源１１に共通接続され、更にコンパレー
タ１６に与えられている。ここでトランジスタ１２及び
電流ミラー回路ＣＭ１は、定電流源１１の電流を分流し
てコンデンサＣ１に流入する充電電流の割合を小さくす
る分流手段を構成している。又コンパレータ１６はコン
デンサＣ１の電圧が所定値に達すれば、無接点スイッチ
を動作可能とする出力を与えるリセット解除手段であ
る。
【０００９】次に上述した第１実施例の動作について説
明する。図２はこの無接点スイッチの各部の波形を示す
波形図である。本図において図２（ａ）に示すように時
刻t0に電源が投入されたとすると、以後電源電圧が上昇
する。そして電源電圧が所定値に達すれば電圧検知回路
１０より定電流源１１に電圧検知出力が与えられる。そ
うすれば定電流源１１より一定の電流が流出し、トラン
ジスタ１２と電流ミラー回路ＣＭ１のトランジスタ１４
及び積分コンデンサＣ１に電流が流れ込む。トランジス
タ１２のコレクタ電流はコンデンサＣ１に流れ込む電流
のhfe 倍であり、前述したようにトランジスタ１３，１
４のエミッタ面積が 1Ｓ対 nＳとなっているため、電流
ミラー回路ＣＭ１によってコレクタ電流がｎ倍に増幅さ
れる。従って定電流源１１の電流が分流され、コンデン
サＣ１に流れ込む充電電流の１＋（ｎ＋１）×hfe 倍が
トランジスタ１２とトランジスタ１４に流れ込むことと
なり、定電流源１１から流出する電流の大部分がトラン
ジスタ１２，１４に引き込まれる。このときトランジス
タ１５はベースが電源に接続されているため逆バイアス
されており、オフ状態となっている。従って図２（ｂ）
に示すようにコンデンサＣ１の端子電圧は徐々に上昇
し、それに伴ってトランジスタ１４のコレクタ電圧も上
昇する。そしてその電圧が時刻t1に所定レベルに達すれ
ばコンパレータ１６は図２（ｃ）に示すように出力を出
し、以後無接点スイッチの動作を可能とする。
明する。図２はこの無接点スイッチの各部の波形を示す
波形図である。本図において図２（ａ）に示すように時
刻t0に電源が投入されたとすると、以後電源電圧が上昇
する。そして電源電圧が所定値に達すれば電圧検知回路
１０より定電流源１１に電圧検知出力が与えられる。そ
うすれば定電流源１１より一定の電流が流出し、トラン
ジスタ１２と電流ミラー回路ＣＭ１のトランジスタ１４
及び積分コンデンサＣ１に電流が流れ込む。トランジス
タ１２のコレクタ電流はコンデンサＣ１に流れ込む電流
のhfe 倍であり、前述したようにトランジスタ１３，１
４のエミッタ面積が 1Ｓ対 nＳとなっているため、電流
ミラー回路ＣＭ１によってコレクタ電流がｎ倍に増幅さ
れる。従って定電流源１１の電流が分流され、コンデン
サＣ１に流れ込む充電電流の１＋（ｎ＋１）×hfe 倍が
トランジスタ１２とトランジスタ１４に流れ込むことと
なり、定電流源１１から流出する電流の大部分がトラン
ジスタ１２，１４に引き込まれる。このときトランジス
タ１５はベースが電源に接続されているため逆バイアス
されており、オフ状態となっている。従って図２（ｂ）
に示すようにコンデンサＣ１の端子電圧は徐々に上昇
し、それに伴ってトランジスタ１４のコレクタ電圧も上
昇する。そしてその電圧が時刻t1に所定レベルに達すれ
ばコンパレータ１６は図２（ｃ）に示すように出力を出
し、以後無接点スイッチの動作を可能とする。
【００１０】さて時刻t2に電源スイッチがオフとなった
とすると電源電圧が低下しトランジスタ１５のベース電
位も低下する。そうすればトランジスタ１５のエミッタ
は積分コンデンサＣ１の電荷によってベース電位以上と
なるためトランジスタ１５が導通し、そのため積分コン
デンサＣ１は図２（ｂ）に示すように急速に放電する。
従って時刻t3に再び電源スイッチが投入されても同様の
動作によって電源リセット回路を確実に動作させること
が可能となる。
とすると電源電圧が低下しトランジスタ１５のベース電
位も低下する。そうすればトランジスタ１５のエミッタ
は積分コンデンサＣ１の電荷によってベース電位以上と
なるためトランジスタ１５が導通し、そのため積分コン
デンサＣ１は図２（ｂ）に示すように急速に放電する。
従って時刻t3に再び電源スイッチが投入されても同様の
動作によって電源リセット回路を確実に動作させること
が可能となる。
【００１１】図３は本発明による電源リセット回路の第
２の実施例を示す回路図である。本実施例において図１
と同一部分は同一符号を用いて示している。本実施例で
は定電流源１１に補助用コンデンサＣ２と積分コンデン
サＣ３が接続されており、積分コンデンサＣ３の両端に
は放電用トランジスタ２０のエミッタ・コレクタが接続
されそのベースが電源端に接続される。そして積分コン
デンサＣ３の他端はトランジスタ２１，２２から成る電
流ミラー回路ＣＭ２に接続されており、電流ミラー回路
ＣＭ２は第１実施例と同様にエミッタ面積を異ならせて
電流増幅を行っている。そしてトランジスタ２２のコレ
クタは電流増幅用のトランジスタ２３のベースに接続さ
れている。トランジスタ２３はエミッタが積分コンデン
サＣ３と共に定電流源１１に共通接続され、又コンパレ
ータ１６に接続されている。ここで電流ミラー回路ＣＭ
２とトランジスタ２３とは、定電流源１１より流出する
電流を分流し、その一部をコンデンサＣ３の充電電流と
することによってコンデンサへの充電電流の割合を小さ
くする分流手段を構成している。
２の実施例を示す回路図である。本実施例において図１
と同一部分は同一符号を用いて示している。本実施例で
は定電流源１１に補助用コンデンサＣ２と積分コンデン
サＣ３が接続されており、積分コンデンサＣ３の両端に
は放電用トランジスタ２０のエミッタ・コレクタが接続
されそのベースが電源端に接続される。そして積分コン
デンサＣ３の他端はトランジスタ２１，２２から成る電
流ミラー回路ＣＭ２に接続されており、電流ミラー回路
ＣＭ２は第１実施例と同様にエミッタ面積を異ならせて
電流増幅を行っている。そしてトランジスタ２２のコレ
クタは電流増幅用のトランジスタ２３のベースに接続さ
れている。トランジスタ２３はエミッタが積分コンデン
サＣ３と共に定電流源１１に共通接続され、又コンパレ
ータ１６に接続されている。ここで電流ミラー回路ＣＭ
２とトランジスタ２３とは、定電流源１１より流出する
電流を分流し、その一部をコンデンサＣ３の充電電流と
することによってコンデンサへの充電電流の割合を小さ
くする分流手段を構成している。
【００１２】本実施例においても電源が投入され電圧検
知回路１０より定電流源１１に検知出力が与えられる
と、定電流源１１よりコンデンサＣ２，Ｃ３に電流が供
給される。ここでコンデンサＣ３を流れる充電電流は電
流ミラー回路ＣＭ２及びトランジスタ２３によって電流
増幅される。そのため定電流源１１から流出する電流は
トランジスタ２３にその大部分が引き込まれ、コンデン
サＣ３への充電電流の割合が大幅に低下する。そのため
コンデンサＣ３を充電する時間が長くなる。ここでコン
デンサＣ３の端子電圧が所定値に達するまでコンパレー
タ１６の出力によって電源投入時のリセット動作を停止
する。この間はトランジスタ２０は逆バイアスされるた
めにオフ状態となっている。
知回路１０より定電流源１１に検知出力が与えられる
と、定電流源１１よりコンデンサＣ２，Ｃ３に電流が供
給される。ここでコンデンサＣ３を流れる充電電流は電
流ミラー回路ＣＭ２及びトランジスタ２３によって電流
増幅される。そのため定電流源１１から流出する電流は
トランジスタ２３にその大部分が引き込まれ、コンデン
サＣ３への充電電流の割合が大幅に低下する。そのため
コンデンサＣ３を充電する時間が長くなる。ここでコン
デンサＣ３の端子電圧が所定値に達するまでコンパレー
タ１６の出力によって電源投入時のリセット動作を停止
する。この間はトランジスタ２０は逆バイアスされるた
めにオフ状態となっている。
【００１３】そして電源がオフとなると、補助用コンデ
ンサＣ２の電荷がトランジスタ２０のエミッタ・ベース
を通じて放電し、トランジスタ２０が導通する。従って
積分コンデンサＣ３が短絡された状態となって急速に放
電される。そのため次に続けて電源が投入されても電源
リセット回路を再び動作させることができる。
ンサＣ２の電荷がトランジスタ２０のエミッタ・ベース
を通じて放電し、トランジスタ２０が導通する。従って
積分コンデンサＣ３が短絡された状態となって急速に放
電される。そのため次に続けて電源が投入されても電源
リセット回路を再び動作させることができる。
【００１４】
【発明の効果】以上詳細に説明したように本発明によれ
ば、電流源からの電流を分流してコンデンサへの充電電
流としているため、コンデンサの容量が小さくても動作
時間を充分長くすることができる。従って小容量のコン
デンサと共にＩＣ化することができ、ＩＣ実装面積を大
きくすることなく電源リセット回路を構成することがで
きる。
ば、電流源からの電流を分流してコンデンサへの充電電
流としているため、コンデンサの容量が小さくても動作
時間を充分長くすることができる。従って小容量のコン
デンサと共にＩＣ化することができ、ＩＣ実装面積を大
きくすることなく電源リセット回路を構成することがで
きる。
【図１】本発明による無接点スイッチの電源リセット回
路の第１実施例を示す回路図である。
路の第１実施例を示す回路図である。
【図２】第１実施例による電源リセット回路の動作を示
す波形図である。
す波形図である。
【図３】本発明による電源リセット回路の第２実施例を
示す回路図である。
示す回路図である。
【図４】従来の電源リセット回路の一例を示す回路図で
ある。
ある。
【図５】従来の電源リセット回路の一例を示す回路図で
ある。
ある。
１，１１ 定電流源 ２，３，５，６，１２〜１５，２０〜２３ トランジス
タ １０ 電圧検知回路 ４，１６ コンパレータ Ｃ１，Ｃ２，Ｃ３ コンデンサ ＣＭ１，ＣＭ２ 電流ミラー回路
タ １０ 電圧検知回路 ４，１６ コンパレータ Ｃ１，Ｃ２，Ｃ３ コンデンサ ＣＭ１，ＣＭ２ 電流ミラー回路
フロントページの続き (72)発明者 今津 敬之介 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 (72)発明者 富岡 秀浩 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内
Claims (3)
- 【請求項１】 電源投入後の所定時間出力を停止させる
電源リセット回路において、 積分用コンデンサ（Ｃ１，Ｃ３）と、 電源電圧が所定値に達したときに前記積分用コンデンサ
（Ｃ１，Ｃ３）に充電電流を供給する電流源と、 前記積分用コンデンサの充電電圧が所定値に達したとき
にリセットを解除するリセット解除手段（１６）と、 電流ミラー回路を含み、前記電流源の電流を分流し、電
流源より流出する電流の一部を充電電流とすることによ
り前記積分用コンデンサへの充電電流の割合を小さくす
る分流手段（１２，ＣＭ１，２３，ＣＭ２）と、を具備
することを特徴とする電源リセット回路。 - 【請求項２】 前記分流手段は、面積比の異なる一対の
トランジスタによる電流ミラー回路であることを特徴と
する特許請求の範囲第１項記載の電源リセット回路。 - 【請求項３】 前記分流手段は、エミッタ面積の異なる
一対のトランジスタによる電流ミラー回路と、分流する
電流を増幅する電流増幅用トランジスタとを縦続接続し
て構成したものであることを特徴とする特許請求の範囲
第１項記載の電源リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35460392A JPH05335914A (ja) | 1992-12-15 | 1992-12-15 | 電源リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35460392A JPH05335914A (ja) | 1992-12-15 | 1992-12-15 | 電源リセット回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15791884A Division JPS6135615A (ja) | 1984-07-27 | 1984-07-27 | 電源リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335914A true JPH05335914A (ja) | 1993-12-17 |
Family
ID=18438678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35460392A Pending JPH05335914A (ja) | 1992-12-15 | 1992-12-15 | 電源リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335914A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534537A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Cascade type current division circuit |
| JPS5718125A (en) * | 1980-07-09 | 1982-01-29 | Mitsubishi Electric Corp | Reset signal generating circuit |
| JPS57111125A (en) * | 1981-07-13 | 1982-07-10 | Mitsubishi Electric Corp | Set and reset signal generating circuit |
| JPS59104816A (ja) * | 1982-12-08 | 1984-06-16 | Hitachi Ltd | 起動回路 |
-
1992
- 1992-12-15 JP JP35460392A patent/JPH05335914A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534537A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Cascade type current division circuit |
| JPS5718125A (en) * | 1980-07-09 | 1982-01-29 | Mitsubishi Electric Corp | Reset signal generating circuit |
| JPS57111125A (en) * | 1981-07-13 | 1982-07-10 | Mitsubishi Electric Corp | Set and reset signal generating circuit |
| JPS59104816A (ja) * | 1982-12-08 | 1984-06-16 | Hitachi Ltd | 起動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0281117B1 (en) | Pop noise suppression circuit for audio amplifier | |
| US4748352A (en) | Power source reset circuit for contactless switch | |
| US6046623A (en) | Signal detecting circuit | |
| JPH05335914A (ja) | 電源リセット回路 | |
| JP2861300B2 (ja) | Ｍｎｔｌ型半導体集積回路装置 | |
| JPH0558287B2 (ja) | ||
| JPS5836537B2 (ja) | 雑音抑止回路 | |
| JPH0722898Y2 (ja) | ポップ音防止回路 | |
| JPH08321752A (ja) | 遅延回路 | |
| JPH0119468Y2 (ja) | ||
| JPH0516725Y2 (ja) | ||
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPH03295472A (ja) | オーディオ信号のピークホールド回路 | |
| JPH0353708A (ja) | フィルタ回路 | |
| JP2595732B2 (ja) | Ａｍ検波回路 | |
| JPS63105518A (ja) | 半導体集積回路 | |
| JPH058608B2 (ja) | ||
| JPS6243367B2 (ja) | ||
| JPS645383Y2 (ja) | ||
| JP2776621B2 (ja) | 出力回路 | |
| CN115061526A (zh) | 一种上电掉电电路、芯片及电子设备 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JP3198419B2 (ja) | 近接スイッチ | |
| JPS5950134B2 (ja) | 光発振回路 | |
| JP2000172381A (ja) | パワーオンリセット回路 |