JPH05336743A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH05336743A JPH05336743A JP16345692A JP16345692A JPH05336743A JP H05336743 A JPH05336743 A JP H05336743A JP 16345692 A JP16345692 A JP 16345692A JP 16345692 A JP16345692 A JP 16345692A JP H05336743 A JPH05336743 A JP H05336743A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- output
- overcurrent
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 負荷短絡時における過電流保護を確実に実行
し得るスイッチング電源を供給する。 【構成】 スイッチング変換回路１は、直流入力Ｅ1 を
スイッチングし、スイッチング出力Ｅ2 を生じる。出力
回路２はスイッチング出力Ｅ2 を直流に変換して直流出
力Ｅ3 を出力する。発振回路Ａは発振周波数ｆを定める
時定数回路３２を有している。パルス幅変調回路Ｂは、
発振回路Ａから入力される発振信号Ｆ1 にパルス幅制御
を加えたパルス信号Ｐ1 をスイッチング変換回路１に供
給する。過電流検出回路４は、入力電流Ｉ1 または出力
電流Ｉ2 から過電流を検出し、過電流検出信号Ｓ1 を時
定数回路３２に供給し、時定数回路３２の時定数を過電
流検出信号Ｓ1 に応じて変化させる。
し得るスイッチング電源を供給する。 【構成】 スイッチング変換回路１は、直流入力Ｅ1 を
スイッチングし、スイッチング出力Ｅ2 を生じる。出力
回路２はスイッチング出力Ｅ2 を直流に変換して直流出
力Ｅ3 を出力する。発振回路Ａは発振周波数ｆを定める
時定数回路３２を有している。パルス幅変調回路Ｂは、
発振回路Ａから入力される発振信号Ｆ1 にパルス幅制御
を加えたパルス信号Ｐ1 をスイッチング変換回路１に供
給する。過電流検出回路４は、入力電流Ｉ1 または出力
電流Ｉ2 から過電流を検出し、過電流検出信号Ｓ1 を時
定数回路３２に供給し、時定数回路３２の時定数を過電
流検出信号Ｓ1 に応じて変化させる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源に関
し、負荷短絡や過大負荷時における過電流保護を確実に
実行し得る技術に係る。
し、負荷短絡や過大負荷時における過電流保護を確実に
実行し得る技術に係る。
【０００２】
【従来の技術】この種のスイッチング電源は、スイッチ
ング素子が一定周波数のパルス信号で駆動され、パルス
信号のオン時間を制御することにより出力電圧の安定化
を図る。従って、負荷短絡が発生すると、出力電圧が降
下し、制御回路はオン時間を広げるパルス信号を出力す
るので、短絡電流を更に増加させるように作用し、回路
部品の損傷を招く。そこで、かかる過電流防止の観点か
ら、過電流検出時にオン時間を狭める技術が特開昭６１
−２４４２６９号公報に開示されている。
ング素子が一定周波数のパルス信号で駆動され、パルス
信号のオン時間を制御することにより出力電圧の安定化
を図る。従って、負荷短絡が発生すると、出力電圧が降
下し、制御回路はオン時間を広げるパルス信号を出力す
るので、短絡電流を更に増加させるように作用し、回路
部品の損傷を招く。そこで、かかる過電流防止の観点か
ら、過電流検出時にオン時間を狭める技術が特開昭６１
−２４４２６９号公報に開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
スイッチング電源は、以下の問題点を有している。 （Ａ）過電流が検出されてからパルス信号のオン時間を
狭める迄の時間は必ず遅延時間を伴ない、各パルス毎の
最小オン時間中は電力が伝送される。このため、出力電
圧が低下した状態では、出力電流が増加し、裾を引いた
過電流垂下特性となる。 （Ｂ）負荷短絡中は一定周波数の各パルス毎に過電流が
流れるので、回路部品が過電流により大きなダメ−ジを
受ける。
スイッチング電源は、以下の問題点を有している。 （Ａ）過電流が検出されてからパルス信号のオン時間を
狭める迄の時間は必ず遅延時間を伴ない、各パルス毎の
最小オン時間中は電力が伝送される。このため、出力電
圧が低下した状態では、出力電流が増加し、裾を引いた
過電流垂下特性となる。 （Ｂ）負荷短絡中は一定周波数の各パルス毎に過電流が
流れるので、回路部品が過電流により大きなダメ−ジを
受ける。
【０００４】そこで、本発明の課題は、上述した従来の
問題点を解決し、負荷短絡や過大負荷時における過電流
保護を確実に実行し得るスイッチング電源を供給するこ
とである。
問題点を解決し、負荷短絡や過大負荷時における過電流
保護を確実に実行し得るスイッチング電源を供給するこ
とである。
【０００５】
【課題解決するための手段】上述した従来の課題を解決
するため、本発明は、スイッチング変換回路と、出力回
路と、制御回路と、過電流検出回路とを含むスイッチン
グ電源であって、前記スイッチング変換回路は、直流入
力をスイッチングし、そのスイッチング出力を生じるも
のであり、前記出力回路は、前記スイッチング変換回路
の後段に接続され、前記スイッチング出力を直流に変換
して出力するものであり、前記制御回路は、発振回路
と、パルス幅変調回路とを含み、前記発振回路が、発振
周波数を定める時定数回路を有し、前記パルス幅変調回
路が、前記発振回路から入力される発振信号にパルス幅
制御を加えたパルス信号を前記スイッチング変換回路に
供給するものであり、前記過電流検出回路は、入力電流
または出力電流から過電流を検出し、過電流検出信号を
前記時定数回路に供給し、前記時定数回路の時定数を前
記過電流検出信号に応じて変化させるものである。
するため、本発明は、スイッチング変換回路と、出力回
路と、制御回路と、過電流検出回路とを含むスイッチン
グ電源であって、前記スイッチング変換回路は、直流入
力をスイッチングし、そのスイッチング出力を生じるも
のであり、前記出力回路は、前記スイッチング変換回路
の後段に接続され、前記スイッチング出力を直流に変換
して出力するものであり、前記制御回路は、発振回路
と、パルス幅変調回路とを含み、前記発振回路が、発振
周波数を定める時定数回路を有し、前記パルス幅変調回
路が、前記発振回路から入力される発振信号にパルス幅
制御を加えたパルス信号を前記スイッチング変換回路に
供給するものであり、前記過電流検出回路は、入力電流
または出力電流から過電流を検出し、過電流検出信号を
前記時定数回路に供給し、前記時定数回路の時定数を前
記過電流検出信号に応じて変化させるものである。
【０００６】
【作用】スイッチング変換回路は、直流入力をスイッチ
ングし、スイッチング出力を生じ、出力回路は、スイッ
チング変換回路の後段に接続され、スイッチング出力を
直流に変換して出力し、制御回路は、発振回路と、パル
ス幅変調回路とを含み、発振回路が、発振周波数を定め
る時定数回路を有し、パルス幅変調回路が、発振回路か
ら入力される発振信号にパルス幅制御を加えたパルス信
号をスイッチング変換回路に供給するから、出力回路か
らパルス幅に比例した直流出力が得られる。
ングし、スイッチング出力を生じ、出力回路は、スイッ
チング変換回路の後段に接続され、スイッチング出力を
直流に変換して出力し、制御回路は、発振回路と、パル
ス幅変調回路とを含み、発振回路が、発振周波数を定め
る時定数回路を有し、パルス幅変調回路が、発振回路か
ら入力される発振信号にパルス幅制御を加えたパルス信
号をスイッチング変換回路に供給するから、出力回路か
らパルス幅に比例した直流出力が得られる。
【０００７】過電流検出回路は、入力電流または出力電
流から過電流を検出し、過電流検出信号を時定数回路に
供給し、時定数回路の時定数を過電流検出信号に応じて
変化させるから、過電流検出時に発振周波数を低下させ
ることができる。また、パルス幅変調回路は、低下した
発振周波数にパルス幅制御を加えるから、従来と同様、
最小オン時間までパルス幅を絞ることができ、過電流検
出時にオン・デュ−ティを小さくできる。これにより、
単位時間当りにスイッチング変換回路から出力回路への
エネルギ−伝送が抑制され、負荷短絡や過大負荷時にお
ける過電流保護を確実に実行できる。また、回路部品が
過電流から受けるダメ−ジも小さくできる。
流から過電流を検出し、過電流検出信号を時定数回路に
供給し、時定数回路の時定数を過電流検出信号に応じて
変化させるから、過電流検出時に発振周波数を低下させ
ることができる。また、パルス幅変調回路は、低下した
発振周波数にパルス幅制御を加えるから、従来と同様、
最小オン時間までパルス幅を絞ることができ、過電流検
出時にオン・デュ−ティを小さくできる。これにより、
単位時間当りにスイッチング変換回路から出力回路への
エネルギ−伝送が抑制され、負荷短絡や過大負荷時にお
ける過電流保護を確実に実行できる。また、回路部品が
過電流から受けるダメ−ジも小さくできる。
【０００８】更に、過電流検出回路は、過電流に応じた
過電流検出信号を発生させることにより、発振回路は、
発振信号の周波数を過電流に応じた発振周波数に低下さ
せ、パルス幅変調回路は、過電流が大きくなるにつれ、
オン・デュ−ティを小さくするパルス信号を出力する。
これにより、過電流に応じた最適な過電流保護ができ
る。
過電流検出信号を発生させることにより、発振回路は、
発振信号の周波数を過電流に応じた発振周波数に低下さ
せ、パルス幅変調回路は、過電流が大きくなるにつれ、
オン・デュ−ティを小さくするパルス信号を出力する。
これにより、過電流に応じた最適な過電流保護ができ
る。
【０００９】過電流が解除されると、過電流検出信号が
なくなり、発振回路は通常の発振周波数に復帰し得るの
で、速やかに自動復帰させることもできる。
なくなり、発振回路は通常の発振周波数に復帰し得るの
で、速やかに自動復帰させることもできる。
【００１０】
【実施例】図１は本発明に係るスイッチング電源のブロ
ック図である。図において、１はスイッチング変換回
路、２は出力回路、３は制御回路、４は過電流検出回路
である。
ック図である。図において、１はスイッチング変換回
路、２は出力回路、３は制御回路、４は過電流検出回路
である。
【００１１】スイッチング変換回路１は、直流入力Ｅ1
をスイッチングし、そのスイッチング出力Ｅ2 を生じ
る。スイッチングの周波数は、数十〜数百ｋＨｚに設定
されている。出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力する。具体的には、ダイオ−ド２
１と、コンデンサ２２とを含み、ダイオ−ド２１がスイ
ッチング出力Ｅ2 を整流し、コンデンサ２２が整流出力
を平滑し、直流出力Ｅ3 を得ている。
をスイッチングし、そのスイッチング出力Ｅ2 を生じ
る。スイッチングの周波数は、数十〜数百ｋＨｚに設定
されている。出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力する。具体的には、ダイオ−ド２
１と、コンデンサ２２とを含み、ダイオ−ド２１がスイ
ッチング出力Ｅ2 を整流し、コンデンサ２２が整流出力
を平滑し、直流出力Ｅ3 を得ている。
【００１２】制御回路３は、発振回路Ａと、パルス幅変
調回路Ｂとを含んでいる。発振回路Ａは、発振周波数ｆ
を定める時定数回路３２を有し、三角波の発振信号Ｆ1
を出力する。パルス幅変調回路Ｂは、発振回路Ａから入
力される発振信号Ｆ1 にパルス幅制御を加えたパルス信
号Ｐ1 をスイッチング変換回路１に供給する。パルス幅
変調回路Ｂは、スレッショルドレベルが入力電流Ｉ1 に
応じて変化するようになっており、スレッショルドレベ
ルと、発振信号Ｆ1 との比較によりパルス幅制御を行な
っている。入力電流Ｉ1 が増加すると、スレッショルド
レベルを低下させパルス幅を狭めるようになっている。
調回路Ｂとを含んでいる。発振回路Ａは、発振周波数ｆ
を定める時定数回路３２を有し、三角波の発振信号Ｆ1
を出力する。パルス幅変調回路Ｂは、発振回路Ａから入
力される発振信号Ｆ1 にパルス幅制御を加えたパルス信
号Ｐ1 をスイッチング変換回路１に供給する。パルス幅
変調回路Ｂは、スレッショルドレベルが入力電流Ｉ1 に
応じて変化するようになっており、スレッショルドレベ
ルと、発振信号Ｆ1 との比較によりパルス幅制御を行な
っている。入力電流Ｉ1 が増加すると、スレッショルド
レベルを低下させパルス幅を狭めるようになっている。
【００１３】過電流検出回路４は、入力電流Ｉ1 または
出力電流Ｉ2 から過電流を検出し、過電流検出信号Ｓ1
を時定数回路３２に供給し、時定数回路３２の時定数を
過電流検出信号Ｓ1 に応じて変化させる。実施例では、
入力電流Ｉ1 から過電流を検出する。過電流検出回路４
は、スイッチング変換回路１または出力回路２内に電流
検出抵抗または電流検出トランスを設けて直接的に過電
流を検出する回路等の、一般的な電流検出回路で構成で
きる。
出力電流Ｉ2 から過電流を検出し、過電流検出信号Ｓ1
を時定数回路３２に供給し、時定数回路３２の時定数を
過電流検出信号Ｓ1 に応じて変化させる。実施例では、
入力電流Ｉ1 から過電流を検出する。過電流検出回路４
は、スイッチング変換回路１または出力回路２内に電流
検出抵抗または電流検出トランスを設けて直接的に過電
流を検出する回路等の、一般的な電流検出回路で構成で
きる。
【００１４】図２は本発明に係るスイッチング電源の動
作を説明するタイムチャ−トである。図において、Ｓ1
は過電流検出信号、Ｆ1 は発振信号、Ｐ1 はパルス信号
である。以下、図１及び図２を参照しながら、作用を説
明する。
作を説明するタイムチャ−トである。図において、Ｓ1
は過電流検出信号、Ｆ1 は発振信号、Ｐ1 はパルス信号
である。以下、図１及び図２を参照しながら、作用を説
明する。
【００１５】上述したように、スイッチング変換回路１
は、直流入力Ｅ1 をスイッチングし、スイッチング出力
Ｅ2 を生じ、出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力し、制御回路３は、発振回路Ａ
と、パルス幅変調回路Ｂとを含み、発振回路Ａが、発振
周波数ｆを定める時定数回路３２を有し、パルス幅変調
回路Ｂが、発振回路Ａから入力される発振信号Ｆ1 にパ
ルス幅制御を加えたパルス信号Ｐ1 をスイッチング変換
回路１に供給するから、出力回路２からパルス幅Ｐw に
比例した直流出力Ｅ3 が得られる。
は、直流入力Ｅ1 をスイッチングし、スイッチング出力
Ｅ2 を生じ、出力回路２は、スイッチング変換回路１の
後段に接続され、スイッチング出力Ｅ2 を直流に変換し
て直流出力Ｅ3 を出力し、制御回路３は、発振回路Ａ
と、パルス幅変調回路Ｂとを含み、発振回路Ａが、発振
周波数ｆを定める時定数回路３２を有し、パルス幅変調
回路Ｂが、発振回路Ａから入力される発振信号Ｆ1 にパ
ルス幅制御を加えたパルス信号Ｐ1 をスイッチング変換
回路１に供給するから、出力回路２からパルス幅Ｐw に
比例した直流出力Ｅ3 が得られる。
【００１６】過電流検出回路４は、入力電流Ｉ1 から過
電流を検出し、過電流検出信号Ｓ1を時定数回路３２に
供給し、時定数回路３２の時定数を過電流検出信号Ｓ1
に応じて変化させるから、過電流検出時に発振信号Ｆ1
の発振周波数ｆを低下させることができる。また、パル
ス幅変調回路Ｂは、低下した発振周波数ｆにパルス幅制
御を加えるから、従来と同様、最小オン時間までパルス
幅を絞ることができ、過電流検出時にオン・デュ−ティ
を小さくできる。
電流を検出し、過電流検出信号Ｓ1を時定数回路３２に
供給し、時定数回路３２の時定数を過電流検出信号Ｓ1
に応じて変化させるから、過電流検出時に発振信号Ｆ1
の発振周波数ｆを低下させることができる。また、パル
ス幅変調回路Ｂは、低下した発振周波数ｆにパルス幅制
御を加えるから、従来と同様、最小オン時間までパルス
幅を絞ることができ、過電流検出時にオン・デュ−ティ
を小さくできる。
【００１７】図２を参照して更に具体的に説明する。過
電流は、時刻ｔ１では検出されない。パルス幅変調回路
Ｂは、直流出力電圧Ｅ3 を安定化させるパルス幅Ｐw1を
発生させる。この場合、スレショルドレベルは高いレベ
ルＶt1に設定されている。時刻ｔ３において、入力電流
Ｉ1 が増加する。パルス幅変調回路Ｂは、スレショルド
レベルをレベルＶt2に下げてパルス幅Ｐw2のパルス信号
Ｐ1 を小さくする。これにより、スイッチング変換回路
１から出力回路２へのエネルギ−伝送が抑制される。し
かし、直流出力電圧Ｅ3 が低下するので、出力電流Ｉ2
は増加する。入力電流Ｉ1 は、時刻ｔ５において、最大
入力電流Ｉ1 より高めに設定された過電流検出電流を超
える。過電流検出回路４は、過電流を検出し、過電流検
出信号Ｓ1 を出力する。時定数回路３２は、過電流検出
信号Ｓ1 に応じて時定数を大きくする。発振回路Ａは、
発振周波数ｆを低下させる。この時、パルス幅変調回路
Ｂは、スレショルドレベルを最も低いレベルＶt2まで下
げており、最小オン時間まで絞ったパルス幅Ｐm のパル
ス信号Ｐ1 を出力する。従って、パルス信号Ｐ1 は、過
電流検出時に、オン時間Ｔ１、オフ時間Ｔ２とした場合
のオン・デュ−ティ｛Ｔ１／（Ｔ１＋Ｔ２）｝が小さく
なる。時刻ｔ７において、過電流状態が継続し、パルス
幅変調回路Ｂは、再度パルス幅Ｐm のパルス信号Ｐ1 を
出力する。
電流は、時刻ｔ１では検出されない。パルス幅変調回路
Ｂは、直流出力電圧Ｅ3 を安定化させるパルス幅Ｐw1を
発生させる。この場合、スレショルドレベルは高いレベ
ルＶt1に設定されている。時刻ｔ３において、入力電流
Ｉ1 が増加する。パルス幅変調回路Ｂは、スレショルド
レベルをレベルＶt2に下げてパルス幅Ｐw2のパルス信号
Ｐ1 を小さくする。これにより、スイッチング変換回路
１から出力回路２へのエネルギ−伝送が抑制される。し
かし、直流出力電圧Ｅ3 が低下するので、出力電流Ｉ2
は増加する。入力電流Ｉ1 は、時刻ｔ５において、最大
入力電流Ｉ1 より高めに設定された過電流検出電流を超
える。過電流検出回路４は、過電流を検出し、過電流検
出信号Ｓ1 を出力する。時定数回路３２は、過電流検出
信号Ｓ1 に応じて時定数を大きくする。発振回路Ａは、
発振周波数ｆを低下させる。この時、パルス幅変調回路
Ｂは、スレショルドレベルを最も低いレベルＶt2まで下
げており、最小オン時間まで絞ったパルス幅Ｐm のパル
ス信号Ｐ1 を出力する。従って、パルス信号Ｐ1 は、過
電流検出時に、オン時間Ｔ１、オフ時間Ｔ２とした場合
のオン・デュ−ティ｛Ｔ１／（Ｔ１＋Ｔ２）｝が小さく
なる。時刻ｔ７において、過電流状態が継続し、パルス
幅変調回路Ｂは、再度パルス幅Ｐm のパルス信号Ｐ1 を
出力する。
【００１８】これにより、単位時間当りにスイッチング
変換回路１から出力回路２へのエネルギ−伝送が抑制さ
れ、過電流検出電流を超えた電流が流れなくなり、負荷
短絡や過大負荷時における過電流保護を確実に実行でき
る。また、回路部品が過電流から受けるダメ−ジも小さ
くできる。
変換回路１から出力回路２へのエネルギ−伝送が抑制さ
れ、過電流検出電流を超えた電流が流れなくなり、負荷
短絡や過大負荷時における過電流保護を確実に実行でき
る。また、回路部品が過電流から受けるダメ−ジも小さ
くできる。
【００１９】更に、実施例では、過電流検出回路４は、
過電流に応じた過電流検出信号Ｓ1を発生させるように
構成されている。このため、発振回路Ａは、発振信号Ｆ
1 の発振周波数ｆを過電流に応じた発振周波数に低下さ
せ、パルス幅変調回路Ｂは、過電流が大きくなるにつ
れ、オン・デュ−ティを小さくするパルス信号Ｐ1 を出
力する。これにより、過電流に応じた最適な過電流保護
ができる。
過電流に応じた過電流検出信号Ｓ1を発生させるように
構成されている。このため、発振回路Ａは、発振信号Ｆ
1 の発振周波数ｆを過電流に応じた発振周波数に低下さ
せ、パルス幅変調回路Ｂは、過電流が大きくなるにつ
れ、オン・デュ−ティを小さくするパルス信号Ｐ1 を出
力する。これにより、過電流に応じた最適な過電流保護
ができる。
【００２０】図３は本発明に係るスイッチング電源の出
力電流と直流出力電圧との関係を示す特性図である。横
軸は出力電流であり、縦軸は直流出力電圧である。図１
及び図２を参照しながら説明する。点線で示す部分ａ
は、発振周波数ｆを変更することなくパルス幅Ｐw のみ
を狭める、従来のスイッチング電源の特性を示してあ
る。上述したように、出力電流Ｉ2 が電流値Ｉａ以上と
なると、パルス幅変調回路Ｂは、パルス幅Ｐw を小さく
し、出力電流Ｉ2 の増加を抑制する。この時、直流出力
電圧Ｅ3 は低下するので、出力電流Ｉ2 は増加する。出
力電流Ｉ2 が電流値Ｉｂ以上となると、過電流検出回路
４が過電流検出信号Ｓ1 を出力するので、発振信号Ｆ1
の発振周波数ｆが低下し、出力電流Ｉ2 の増加が抑制さ
れる。これにより、点線で示した裾を引く過電流垂下特
性が防止される。過電流検出電流をＩａに設定すると、
裾を引く過電流垂下特性をほどんどなくすことができる
更に、実施例では、スイッチング変換回路１は、変圧器
１１と、スイッチング素子１２とを含んでいる。変圧器
１１は、入力巻線１１１と、出力巻線１１２とを有して
いる。入力巻線１１１は、スイッチング素子１２に直列
に接続されている。出力巻線１１２は、スイッチング出
力Ｅ2 を生ずる。スイッチング素子１２は、パルス信号
Ｐ1 により駆動される。スイッチング素子１２は、バイ
ポ−ラ・トランジスタ或いは電界効果トランジスタ等で
構成される。
力電流と直流出力電圧との関係を示す特性図である。横
軸は出力電流であり、縦軸は直流出力電圧である。図１
及び図２を参照しながら説明する。点線で示す部分ａ
は、発振周波数ｆを変更することなくパルス幅Ｐw のみ
を狭める、従来のスイッチング電源の特性を示してあ
る。上述したように、出力電流Ｉ2 が電流値Ｉａ以上と
なると、パルス幅変調回路Ｂは、パルス幅Ｐw を小さく
し、出力電流Ｉ2 の増加を抑制する。この時、直流出力
電圧Ｅ3 は低下するので、出力電流Ｉ2 は増加する。出
力電流Ｉ2 が電流値Ｉｂ以上となると、過電流検出回路
４が過電流検出信号Ｓ1 を出力するので、発振信号Ｆ1
の発振周波数ｆが低下し、出力電流Ｉ2 の増加が抑制さ
れる。これにより、点線で示した裾を引く過電流垂下特
性が防止される。過電流検出電流をＩａに設定すると、
裾を引く過電流垂下特性をほどんどなくすことができる
更に、実施例では、スイッチング変換回路１は、変圧器
１１と、スイッチング素子１２とを含んでいる。変圧器
１１は、入力巻線１１１と、出力巻線１１２とを有して
いる。入力巻線１１１は、スイッチング素子１２に直列
に接続されている。出力巻線１１２は、スイッチング出
力Ｅ2 を生ずる。スイッチング素子１２は、パルス信号
Ｐ1 により駆動される。スイッチング素子１２は、バイ
ポ−ラ・トランジスタ或いは電界効果トランジスタ等で
構成される。
【００２１】スイッチング変換回路１は、パルス信号Ｐ
1 のオン時間に比例したスイッチング出力Ｅ2 が得られ
ればよく、チョッパ型の回路で構成することもできる。
1 のオン時間に比例したスイッチング出力Ｅ2 が得られ
ればよく、チョッパ型の回路で構成することもできる。
【００２２】図４は本発明に係るスイッチング電源の別
の実施例の具体的な回路図である。図において、図１と
同一参照符号は同一性ある構成部分を示している。３１
は時比率制御ＩＣである。
の実施例の具体的な回路図である。図において、図１と
同一参照符号は同一性ある構成部分を示している。３１
は時比率制御ＩＣである。
【００２３】出力回路２は、ダイオ−ド２１、２２、チ
ョ−クコイル２３及びコンデンサ２４とを有している。
ダイオ−ド２１、２２はスイッチング出力Ｅ2 を整流す
る。チョ−クコイル２３及びコンデンサ２４は、整流出
力を平滑して直流出力Ｅ3 を得る。
ョ−クコイル２３及びコンデンサ２４とを有している。
ダイオ−ド２１、２２はスイッチング出力Ｅ2 を整流す
る。チョ−クコイル２３及びコンデンサ２４は、整流出
力を平滑して直流出力Ｅ3 を得る。
【００２４】制御回路３は、時比率制御ＩＣ３１と、時
定数回路３２とを有している。時比率制御ＩＣ３１は、
動作用電源３０の電圧がＶcc端子及びGND 端子間に印加
され、内部に鋸波或いは三角波を発生する発振回路（時
定数回路を除く）、パルス幅変調回路等を有し、直流出
力電圧Ｅ3 を安定化する方向に、スイッチング素子１２
にパルス信号Ｐ1 を出力する。参照符号OUT は、パルス
信号Ｐ1 を出力する端子である。ＯＣ端子は、電流検出
信号が入力され、電流検出信号に従ってスレショルドレ
ベルＶｔを変更するようになっている。時定数回路３２
は、コンデンサ３２１、３２２、ダイオ−ド３２３及び
抵抗３２４とを有している。コンデンサ３２１は、一端
が時比率制御ＩＣ３１のＣＴ端子に接続され、他端が接
地されている。コンデンサ３２２は、ダイオ−ド３２３
を介してコンデンサ３２１に並列に接続されている。ダ
イオ−ド３２３は、コンデンサ３２２からコンデンサ３
２１への蓄積電荷の流入を遮断する。コンデンサ３２２
の容量は、コンデンサ３２１の容量より大きく設定して
ある。コンデンサ３２２の両端は、トランジスタ４３の
コレクタ−エミッタ間に接続されている。コンデンサ３
２２は、通常、抵抗４４を介して充電されている。時比
率制御ＩＣ３１は、コンデンサ３２１、３２２及び抵抗
３２４によって定まる放電時定数及び充電時定数に従っ
た発振周波数ｆでオン／オフする発振信号Ｆ1 を発生す
る。時定数回路３２は、コンデンサ３２２が時比率制御
ＩＣ３１により充電されるが、コンデンサ３２２が時比
率制御ＩＣ３１に蓄積電荷を放電することはなく、発振
周波数ｆのオフ時の時定数のみが変化するように構成さ
れている。
定数回路３２とを有している。時比率制御ＩＣ３１は、
動作用電源３０の電圧がＶcc端子及びGND 端子間に印加
され、内部に鋸波或いは三角波を発生する発振回路（時
定数回路を除く）、パルス幅変調回路等を有し、直流出
力電圧Ｅ3 を安定化する方向に、スイッチング素子１２
にパルス信号Ｐ1 を出力する。参照符号OUT は、パルス
信号Ｐ1 を出力する端子である。ＯＣ端子は、電流検出
信号が入力され、電流検出信号に従ってスレショルドレ
ベルＶｔを変更するようになっている。時定数回路３２
は、コンデンサ３２１、３２２、ダイオ−ド３２３及び
抵抗３２４とを有している。コンデンサ３２１は、一端
が時比率制御ＩＣ３１のＣＴ端子に接続され、他端が接
地されている。コンデンサ３２２は、ダイオ−ド３２３
を介してコンデンサ３２１に並列に接続されている。ダ
イオ−ド３２３は、コンデンサ３２２からコンデンサ３
２１への蓄積電荷の流入を遮断する。コンデンサ３２２
の容量は、コンデンサ３２１の容量より大きく設定して
ある。コンデンサ３２２の両端は、トランジスタ４３の
コレクタ−エミッタ間に接続されている。コンデンサ３
２２は、通常、抵抗４４を介して充電されている。時比
率制御ＩＣ３１は、コンデンサ３２１、３２２及び抵抗
３２４によって定まる放電時定数及び充電時定数に従っ
た発振周波数ｆでオン／オフする発振信号Ｆ1 を発生す
る。時定数回路３２は、コンデンサ３２２が時比率制御
ＩＣ３１により充電されるが、コンデンサ３２２が時比
率制御ＩＣ３１に蓄積電荷を放電することはなく、発振
周波数ｆのオフ時の時定数のみが変化するように構成さ
れている。
【００２５】過電流検出回路４は、抵抗４１、４２、４
４、４５と、トランジスタ４３と、コンデンサ４６とを
有している。抵抗４１は、変圧器１の入力巻線１１及び
スイッチング素子１２に直列に接続され、スイッチング
変換回路１の入力電流Ｉ1 を検出している。抵抗４２
は、一端は抵抗４１の一端に接続され、他端がトランジ
スタ４３のベ−スに接続されている。トランジスタ４３
は、エミッタが抵抗４１の他端に接続され、抵抗４１の
端子電圧が一定電圧以上になると導通し、過電流に応じ
た過電流検出信号Ｓ1 を出力するようになっている。即
ち、過電流に応じてコンデンサ３２２の蓄積電荷を放電
させるようになっている。抵抗４５とコンデンサ４６と
は直列に接続され、直列回路の両端が抵抗４１の両端に
接続され、直列接続点が時比率制御ＩＣ３１のＯＣ端子
に接続されている。抵抗４５とコンデンサ４６との直列
回路は、電流検出信号のフィルタ回路を構成している。
抵抗４４は、一端が直流電源４０に接続され、他端がト
ランジスタ４３のコレクタに接続されている。
４、４５と、トランジスタ４３と、コンデンサ４６とを
有している。抵抗４１は、変圧器１の入力巻線１１及び
スイッチング素子１２に直列に接続され、スイッチング
変換回路１の入力電流Ｉ1 を検出している。抵抗４２
は、一端は抵抗４１の一端に接続され、他端がトランジ
スタ４３のベ−スに接続されている。トランジスタ４３
は、エミッタが抵抗４１の他端に接続され、抵抗４１の
端子電圧が一定電圧以上になると導通し、過電流に応じ
た過電流検出信号Ｓ1 を出力するようになっている。即
ち、過電流に応じてコンデンサ３２２の蓄積電荷を放電
させるようになっている。抵抗４５とコンデンサ４６と
は直列に接続され、直列回路の両端が抵抗４１の両端に
接続され、直列接続点が時比率制御ＩＣ３１のＯＣ端子
に接続されている。抵抗４５とコンデンサ４６との直列
回路は、電流検出信号のフィルタ回路を構成している。
抵抗４４は、一端が直流電源４０に接続され、他端がト
ランジスタ４３のコレクタに接続されている。
【００２６】図５は図４に示すスイッチング電源の回路
動作を説明するタイムチャ−トである。図において、図
２と同一参照符号は同一性ある部分を示している。以
下、図４及び図５を参照しながら実施例の回路動作を説
明する。まず、過電流が検出されない場合を説明する。
コンデンサ３２２は、抵抗４４を介して充電されてお
り、トランジスタ４３が導通しない限り充電電荷を放出
することはない。従って、発振周波数ｆは、コンデンサ
３２１と抵抗３２４で定められた発振周波数となる。従
って、時比率制御ＩＣ３１は、時刻ｔ１において、パル
ス幅Ｐw1のパルス信号Ｐ1 を出力する。入力電流Ｉ1 が
増加する、時刻ｔ３において、時比率制御ＩＣ３１は、
パルス幅Ｐw を狭め、最小オン時間となるパルス幅Ｐm
のパルス信号Ｐ1 を出力する。更に、入力電流Ｉ1 が増
加し、抵抗４１の端子電圧が所定の電圧を超える時刻ｔ
５において、トランジスタ４３が導通する。トランジス
タ４３は、過電流に応じてベ−ス電流が変化し、過電流
値が大きいほどコンデンサ３２２の蓄積電荷を多く放出
させる。この時、コンデンサ３２１の蓄積電荷はダイオ
−ド３２３の抵抗により放電されない。最小オン時間を
経過した時刻ｔ６において、時定数回路３２は、コンデ
ンサ３２１及びコンデンサ３２２の双方が時比率制御Ｉ
Ｃ３１により充電される。このため、時刻ｔ６１までの
充電時間が長くなるので、発振信号Ｆ1 のオフ時間が長
くなり、発振周波数ｆが低下する。時比率制御ＩＣ３１
は、時刻ｔ６１を過ぎたときに、コンデンサ３２１を放
電させる。時定数は、過電流を検出しない正常状態と同
様、コンデンサ３２１と抵抗３２４によって定まる。時
比率制御ＩＣ３１は、時刻ｔ７において、再度パルス幅
Ｐmのパルス信号Ｐ1 を出力する。
動作を説明するタイムチャ−トである。図において、図
２と同一参照符号は同一性ある部分を示している。以
下、図４及び図５を参照しながら実施例の回路動作を説
明する。まず、過電流が検出されない場合を説明する。
コンデンサ３２２は、抵抗４４を介して充電されてお
り、トランジスタ４３が導通しない限り充電電荷を放出
することはない。従って、発振周波数ｆは、コンデンサ
３２１と抵抗３２４で定められた発振周波数となる。従
って、時比率制御ＩＣ３１は、時刻ｔ１において、パル
ス幅Ｐw1のパルス信号Ｐ1 を出力する。入力電流Ｉ1 が
増加する、時刻ｔ３において、時比率制御ＩＣ３１は、
パルス幅Ｐw を狭め、最小オン時間となるパルス幅Ｐm
のパルス信号Ｐ1 を出力する。更に、入力電流Ｉ1 が増
加し、抵抗４１の端子電圧が所定の電圧を超える時刻ｔ
５において、トランジスタ４３が導通する。トランジス
タ４３は、過電流に応じてベ−ス電流が変化し、過電流
値が大きいほどコンデンサ３２２の蓄積電荷を多く放出
させる。この時、コンデンサ３２１の蓄積電荷はダイオ
−ド３２３の抵抗により放電されない。最小オン時間を
経過した時刻ｔ６において、時定数回路３２は、コンデ
ンサ３２１及びコンデンサ３２２の双方が時比率制御Ｉ
Ｃ３１により充電される。このため、時刻ｔ６１までの
充電時間が長くなるので、発振信号Ｆ1 のオフ時間が長
くなり、発振周波数ｆが低下する。時比率制御ＩＣ３１
は、時刻ｔ６１を過ぎたときに、コンデンサ３２１を放
電させる。時定数は、過電流を検出しない正常状態と同
様、コンデンサ３２１と抵抗３２４によって定まる。時
比率制御ＩＣ３１は、時刻ｔ７において、再度パルス幅
Ｐmのパルス信号Ｐ1 を出力する。
【００２７】このように、パルス信号Ｐ1 のオフ時間の
みを延長するので、不必要なエネルギ−伝送を抑え、最
も効果的な過電流保護ができる。また、回路部品が過電
流から受けるダメ−ジを最も小さくできる。
みを延長するので、不必要なエネルギ−伝送を抑え、最
も効果的な過電流保護ができる。また、回路部品が過電
流から受けるダメ−ジを最も小さくできる。
【００２８】過電流検出回路を、入力電流を検出する構
成から出力電流を検出する構成に変更することは、当業
者にとって容易である。
成から出力電流を検出する構成に変更することは、当業
者にとって容易である。
【００２９】また、時定数回路は、少なくとも２つの抵
抗体を有し、抵抗体のそれぞれが直列に接続され、過電
流検出回路は、少なくとも１つの抵抗体の抵抗値を変化
させることにより時定数を変化させるような構成に変更
することも、当業者にとって容易である。
抗体を有し、抵抗体のそれぞれが直列に接続され、過電
流検出回路は、少なくとも１つの抵抗体の抵抗値を変化
させることにより時定数を変化させるような構成に変更
することも、当業者にとって容易である。
【００３０】
【発明の効果】以上述べたように、本発明によれば次の
ような効果が得られる。 （ａ）スイッチング変換回路は、直流入力をスイッチン
グし、スイッチング出力を生じ、出力回路は、スイッチ
ング変換回路の後段に接続され、スイッチング出力を直
流に変換して出力し、制御回路は、発振回路と、パルス
幅変調回路とを含み、発振回路が、発振周波数を定める
時定数回路を有し、パルス幅変調回路が、発振回路から
入力される発振信号にパルス幅制御を加えたパルス信号
をスイッチング変換回路に供給するから、出力回路から
パルス幅に比例した直流出力が得られるスイッチング電
源を提供できる。 （ｂ）過電流検出回路は、入力電流または出力電流から
過電流を検出し、過電流検出信号を時定数回路に供給
し、時定数回路の時定数を過電流検出信号に応じて変化
させるから、過電流検出時に発振周波数を低下させると
共に、パルス信号のオン・デュ−ティを小さくでき、負
荷短絡や過大負荷時における過電流保護を確実にすると
共に、回路部品が過電流から受けるダメ−ジを小さくし
得るスイッチング電源を提供できる。 （ｃ）過電流検出回路は、過電流に応じた過電流検出信
号を発生させるから、過電流に応じた最適な過電流保護
を達成し得るスイッチング電源を提供できる。 （ｄ）過電流が解除されると、過電流検出信号がなくな
り、発振回路は通常の発振周波数に復帰するので、速や
かに自動復帰し得るスイッチング電源を提供できる。
ような効果が得られる。 （ａ）スイッチング変換回路は、直流入力をスイッチン
グし、スイッチング出力を生じ、出力回路は、スイッチ
ング変換回路の後段に接続され、スイッチング出力を直
流に変換して出力し、制御回路は、発振回路と、パルス
幅変調回路とを含み、発振回路が、発振周波数を定める
時定数回路を有し、パルス幅変調回路が、発振回路から
入力される発振信号にパルス幅制御を加えたパルス信号
をスイッチング変換回路に供給するから、出力回路から
パルス幅に比例した直流出力が得られるスイッチング電
源を提供できる。 （ｂ）過電流検出回路は、入力電流または出力電流から
過電流を検出し、過電流検出信号を時定数回路に供給
し、時定数回路の時定数を過電流検出信号に応じて変化
させるから、過電流検出時に発振周波数を低下させると
共に、パルス信号のオン・デュ−ティを小さくでき、負
荷短絡や過大負荷時における過電流保護を確実にすると
共に、回路部品が過電流から受けるダメ−ジを小さくし
得るスイッチング電源を提供できる。 （ｃ）過電流検出回路は、過電流に応じた過電流検出信
号を発生させるから、過電流に応じた最適な過電流保護
を達成し得るスイッチング電源を提供できる。 （ｄ）過電流が解除されると、過電流検出信号がなくな
り、発振回路は通常の発振周波数に復帰するので、速や
かに自動復帰し得るスイッチング電源を提供できる。
【図１】本発明に係るスイッチング電源のブロック図で
ある。
ある。
【図２】本発明に係るスイッチング電源の動作を説明す
るタイムチャ−トである。
るタイムチャ−トである。
【図３】本発明に係るスイッチング電源の出力電流と出
力電圧との関係を示す特性図である。
力電圧との関係を示す特性図である。
【図４】本発明に係るスイッチング電源の別の実施例の
具体的な回路図である。
具体的な回路図である。
【図５】図４に示すスイッチング電源の回路動作を説明
するタイムチャ−トである。
するタイムチャ−トである。
１ スイッチング変換回路 Ｅ1 直流入力 Ｅ2 スイッチング出力 Ｅ3 直流出力 ２ 出力回路 ３ 制御回路 Ａ 発振回路 ３２ 時定数回路 Ｂ パルス幅変調回路 Ｐ1 パルス信号 ４ 過電流検出回路 Ｉ1 入力電流 Ｉ2 出力電流 Ｓ1 過電流検出信号
Claims (5)
- 【請求項１】 スイッチング変換回路と、出力回路と、
制御回路と、過電流検出回路とを含むスイッチング電源
であって、 前記スイッチング変換回路は、直流入力をスイッチング
し、そのスイッチング出力を生じるものであり、 前記出力回路は、前記スイッチング変換回路の後段に接
続され、前記スイッチング出力を直流に変換して出力す
るものであり、 前記制御回路は、発振回路と、パルス幅変調回路とを含
み、前記発振回路が、発振周波数を定める時定数回路を
有し、前記パルス幅変調回路が、前記発振回路から入力
される発振信号にパルス幅制御を加えたパルス信号を前
記スイッチング変換回路に供給するものであり、 前記過電流検出回路は、入力電流または出力電流から過
電流を検出し、過電流検出信号を前記時定数回路に供給
し、前記時定数回路の時定数を前記過電流検出信号に応
じて変化させるものであるスイッチング電源。 - 【請求項２】 前記過電流検出回路は、過電流に応じた
過電流検出信号を発生させるものである請求項１に記載
のスイッチング電源。 - 【請求項３】 前記スイッチング変換回路は、変圧器
と、スイッチング素子とを含んでおり、前記変圧器は、
入力巻線と、出力巻線とを有し、前記入力巻線が前記ス
イッチング素子に直列に接続され、前記出力巻線が前記
スイッチング出力を生じるものであり、前記スイッチン
グ素子は、前記パルス信号により駆動されるものである
請求項１または２に記載のスイッチング電源。 - 【請求項４】 前記発振回路は、前記時定数回路の時定
数に応じてオン／オフするものであり、 前記過電流検出回路は、前記オフ時の時定数を変化させ
るものである請求項１、２または３に記載のスイッチン
グ電源。 - 【請求項５】 前記時定数回路は、少なくとも２つのコ
ンデンサを有し、前記コンデンサが並列に接続されてお
り、 前記過電流検出回路は、少なくとも１つの前記コンデン
サを充放電させることにより前記オフ時の時定数を変化
させるものである請求項４に記載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345692A JPH05336743A (ja) | 1992-05-30 | 1992-05-30 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345692A JPH05336743A (ja) | 1992-05-30 | 1992-05-30 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336743A true JPH05336743A (ja) | 1993-12-17 |
Family
ID=15774233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16345692A Pending JPH05336743A (ja) | 1992-05-30 | 1992-05-30 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336743A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234588A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Works Ltd | 電力制御装置 |
| WO2009126146A1 (en) * | 2008-04-08 | 2009-10-15 | Hewlett-Packard Development Company, L.P. | Voltage regulator |
| CN113972639A (zh) * | 2020-07-23 | 2022-01-25 | 瑞昱半导体股份有限公司 | 基于脉冲宽度调变的过电流保护电路与其运作方法 |
-
1992
- 1992-05-30 JP JP16345692A patent/JPH05336743A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234588A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Works Ltd | 電力制御装置 |
| WO2009126146A1 (en) * | 2008-04-08 | 2009-10-15 | Hewlett-Packard Development Company, L.P. | Voltage regulator |
| CN113972639A (zh) * | 2020-07-23 | 2022-01-25 | 瑞昱半导体股份有限公司 | 基于脉冲宽度调变的过电流保护电路与其运作方法 |
| CN113972639B (zh) * | 2020-07-23 | 2024-11-15 | 瑞昱半导体股份有限公司 | 基于脉冲宽度调变的过电流保护电路与其运作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707409B2 (ja) | スイッチング電源装置 | |
| US7071667B2 (en) | DC—DC converter | |
| JP3684461B2 (ja) | 共振コンバータ用パルス幅変調制御装置 | |
| US6738266B2 (en) | Switching power supply unit | |
| JP3712064B2 (ja) | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 | |
| JP2784136B2 (ja) | スイッチング電源の過負荷・短絡保護回路 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US6373730B1 (en) | Switching power supply | |
| JP3229825B2 (ja) | チョッパレギュレータの制御装置、および、それを用いたチョッパレギュレータ | |
| JPH05336745A (ja) | スイッチング電源 | |
| JPH0746828A (ja) | スイッチング電源回路 | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JP3129364B2 (ja) | 直流−直流変換器 | |
| JP2007037297A (ja) | 力率改善回路 | |
| JP4338334B2 (ja) | スイッチング電源の駆動方法 | |
| JP2005312105A (ja) | 降圧コンバータ | |
| JPH0851772A (ja) | スイッチング電源の保護回路 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP3833558B2 (ja) | スイッチング電源回路、および、それを用いた電子機器 | |
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003339160A (ja) | スイッチング電源 | |
| JP2765704B2 (ja) | スィッチングレギュレータの過負荷保護回路 | |
| JPH0336222Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011212 |