JPH05336784A - モータの回転数検出回路 - Google Patents
モータの回転数検出回路Info
- Publication number
- JPH05336784A JPH05336784A JP4170117A JP17011792A JPH05336784A JP H05336784 A JPH05336784 A JP H05336784A JP 4170117 A JP4170117 A JP 4170117A JP 17011792 A JP17011792 A JP 17011792A JP H05336784 A JPH05336784 A JP H05336784A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference clock
- motor
- signal
- rotation speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 5
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 5
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 5
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 位相比較器によるモータの回転数検出回路に
おいて、任意の回転数に対してロック検出信号を得るこ
とを目的とする。 【構成】 モータの回転速度に応じた周波数の速度信号
と、基準クロック信号とを位相比較する位相比較回路を
備え、上記位相比較出力に基づいて上記モータが所定の
回転数になったことを検出する回転数検出回路におい
て、上記速度信号または基準クロック信号と位相比較出
力とを入力とし、所定の論理演算を行う論理回路を有
し、その演算出力のうち所定のものを上記速度信号と基
準クロックとの位相ロック状態を示す信号とするロック
検出回路とを備えた構成とする。
おいて、任意の回転数に対してロック検出信号を得るこ
とを目的とする。 【構成】 モータの回転速度に応じた周波数の速度信号
と、基準クロック信号とを位相比較する位相比較回路を
備え、上記位相比較出力に基づいて上記モータが所定の
回転数になったことを検出する回転数検出回路におい
て、上記速度信号または基準クロック信号と位相比較出
力とを入力とし、所定の論理演算を行う論理回路を有
し、その演算出力のうち所定のものを上記速度信号と基
準クロックとの位相ロック状態を示す信号とするロック
検出回路とを備えた構成とする。
Description
【０００１】
【産業上の利用分野】この発明はモータの回転数検出回
路に関し、特に回転数に関係することなく、目標とする
回転数に到達したことを検出することのできるモータの
回転数検出回路に関するものである。
路に関し、特に回転数に関係することなく、目標とする
回転数に到達したことを検出することのできるモータの
回転数検出回路に関するものである。
【０００２】
【従来の技術】図２は従来の位相比較器を用いたＰＬＬ
ループにおける回転数検出方法を示す図である。図２に
おいて、Ｍはモータ、ＦＧはモータの回転数に比例した
周波数信号、ＰＣは位相比較器、ＣＫは基準クロック、
Ａ１はオペアンプ、ＦＬはフィルタ、Ａ２は比較器、Ｄ
Ｒはドライバを示し、これらは位相比較器ＰＣによるサ
ーボループを形成している。
ループにおける回転数検出方法を示す図である。図２に
おいて、Ｍはモータ、ＦＧはモータの回転数に比例した
周波数信号、ＰＣは位相比較器、ＣＫは基準クロック、
Ａ１はオペアンプ、ＦＬはフィルタ、Ａ２は比較器、Ｄ
Ｒはドライバを示し、これらは位相比較器ＰＣによるサ
ーボループを形成している。
【０００３】次に動作について説明する。図２に示す位
相比較器ＰＣの動作は図３に示すタイミングチャートの
ように、位相比較制御（ＰＬＬ）ループに入るまでは、
加速時、即ち時間的に周波数信号ＦＧが基準クロックＣ
Ｋより長い状態ではＰＬＬ出力がＬ（図３(a) ）、減速
時、即ち時間的に周波数信号ＦＧが基準クロックＣＫよ
り短い状態ではＰＬＬ出力はＨ（図３(c) ）の状態を維
持し続ける、周波数弁別の機能を有している。この位相
比較器ＰＣのＰＬＬ出力はオペアンプＡ１のフィルタＦ
Ｌを介してＤＣに変換され、モータドライバＤＲを通し
てモータＭを駆動する。このオペアンプＡ１の出力と基
準電圧ＶREF2を比較器Ａ２を通して比較することによ
り、モータＭがある回転数に到達したところで、その出
力は図２(b) に示すようにＨからＬへ変化する。この比
較器Ａ２の出力の変化によりモータがある回転数に到達
したことを検出している。
相比較器ＰＣの動作は図３に示すタイミングチャートの
ように、位相比較制御（ＰＬＬ）ループに入るまでは、
加速時、即ち時間的に周波数信号ＦＧが基準クロックＣ
Ｋより長い状態ではＰＬＬ出力がＬ（図３(a) ）、減速
時、即ち時間的に周波数信号ＦＧが基準クロックＣＫよ
り短い状態ではＰＬＬ出力はＨ（図３(c) ）の状態を維
持し続ける、周波数弁別の機能を有している。この位相
比較器ＰＣのＰＬＬ出力はオペアンプＡ１のフィルタＦ
Ｌを介してＤＣに変換され、モータドライバＤＲを通し
てモータＭを駆動する。このオペアンプＡ１の出力と基
準電圧ＶREF2を比較器Ａ２を通して比較することによ
り、モータＭがある回転数に到達したところで、その出
力は図２(b) に示すようにＨからＬへ変化する。この比
較器Ａ２の出力の変化によりモータがある回転数に到達
したことを検出している。
【０００４】
【発明が解決しようとする課題】従来の位相比較器を用
いた回転数検出回路は以上のように構成されているの
で、１つの回転数に対してだけであればオペアンプＡ１
の出力に対するモータＭの回転数の関係を知ることによ
りこれに対応できる。しかるに目標とする回転数が２つ
以上ある場合には、その毎にコンパレータＡ２の基準電
圧ＶREF2を変更しなければならないなどの問題点があっ
た。
いた回転数検出回路は以上のように構成されているの
で、１つの回転数に対してだけであればオペアンプＡ１
の出力に対するモータＭの回転数の関係を知ることによ
りこれに対応できる。しかるに目標とする回転数が２つ
以上ある場合には、その毎にコンパレータＡ２の基準電
圧ＶREF2を変更しなければならないなどの問題点があっ
た。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、回転数に関係することなく、目
標とする回転数に到達したことを検出することのできる
モータの回転数検出回路を得ることを目的とする。
ためになされたもので、回転数に関係することなく、目
標とする回転数に到達したことを検出することのできる
モータの回転数検出回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るモータの
回転数検出回路は、モータの回転速度に応じた周波数の
速度信号と、基準クロック信号とを位相比較する位相比
較回路を備え、上記位相比較出力に基づいて上記モータ
が所定の回転数となったことを検出するモータの回転数
検出回路において、上記速度信号または基準クロック信
号と位相比較出力とを入力とし、所定の論理演算を行う
論理回路を有し、その演算出力のうち所定のものを上記
速度信号と基準クロックとの位相ロック状態を示す信号
とするロック検出回路を備えたものである。
回転数検出回路は、モータの回転速度に応じた周波数の
速度信号と、基準クロック信号とを位相比較する位相比
較回路を備え、上記位相比較出力に基づいて上記モータ
が所定の回転数となったことを検出するモータの回転数
検出回路において、上記速度信号または基準クロック信
号と位相比較出力とを入力とし、所定の論理演算を行う
論理回路を有し、その演算出力のうち所定のものを上記
速度信号と基準クロックとの位相ロック状態を示す信号
とするロック検出回路を備えたものである。
【０００７】
【作用】この発明においては、周波数弁別器の入った位
相比較器において、ＰＬＬによる制御ループに入った時
に、所定の回転数に入ったものと見なし、基準クロック
ＣＫ，又は周波数信号ＦＧとＰＬＬ出力を論理演算する
ことで回転数検出を行う構成としたから、いく通りの回
転数に対しても安定した検出信号を出力することができ
る。
相比較器において、ＰＬＬによる制御ループに入った時
に、所定の回転数に入ったものと見なし、基準クロック
ＣＫ，又は周波数信号ＦＧとＰＬＬ出力を論理演算する
ことで回転数検出を行う構成としたから、いく通りの回
転数に対しても安定した検出信号を出力することができ
る。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるモータの回転数
検出回路を示し、図において、ＰＬＬのサーボループは
図３(b) に示すように基準クロックＣＫの立上りから周
波数信号ＦＧの立下りまでの時間を検出することで成立
しているものと仮定する。
する。図１はこの発明の一実施例によるモータの回転数
検出回路を示し、図において、ＰＬＬのサーボループは
図３(b) に示すように基準クロックＣＫの立上りから周
波数信号ＦＧの立下りまでの時間を検出することで成立
しているものと仮定する。
【０００９】ＤＦＦ１とＤＦＦ２は立下りエッジでデー
タを読み込むＤ−フリップフロップ、Ｇ１，Ｇ２はイン
バータ、Ｇ３はＡＮＤゲート、Ｑ１はＮＰＮトランジス
タ、Ｃ１はコンデンサ、Ｉ１は定電流源をそれぞれ示
す。また、ＤＦＦ１，ＤＦＦ２はモータストップ時には
リセットされているものとする。
タを読み込むＤ−フリップフロップ、Ｇ１，Ｇ２はイン
バータ、Ｇ３はＡＮＤゲート、Ｑ１はＮＰＮトランジス
タ、Ｃ１はコンデンサ、Ｉ１は定電流源をそれぞれ示
す。また、ＤＦＦ１，ＤＦＦ２はモータストップ時には
リセットされているものとする。
【００１０】次に動作について説明する。図１におい
て、図３(a) 及び図３(c) の状態またはモータストップ
時には、ＡＮＤゲートＧ３の入力がともにＨになること
はないので、その出力は必ずＬである。今、モータのサ
ーボループにおいて、図１(b) 及び図３(b) のように、
ＰＬＬ制御ループが成立したものとする。基準クロック
ＣＫがＬ→Ｈの時には、図１(c) のように、ある遅延時
間ｔの後にインバータＧ２の出力はＨ→Ｌに変化する。
この時のデータであるＰＬＬ出力はＬであるから、ＤＦ
Ｆ２の出力／ＱはＨとなる。ここで、遅延時間ｔを設け
るのは、図１(b) のＣＫの立上りと同期してＰＬＬの出
力がＨ→Ｌに変化するため、ＰＬＬの出力が確実にＬで
あることを検出するためである。
て、図３(a) 及び図３(c) の状態またはモータストップ
時には、ＡＮＤゲートＧ３の入力がともにＨになること
はないので、その出力は必ずＬである。今、モータのサ
ーボループにおいて、図１(b) 及び図３(b) のように、
ＰＬＬ制御ループが成立したものとする。基準クロック
ＣＫがＬ→Ｈの時には、図１(c) のように、ある遅延時
間ｔの後にインバータＧ２の出力はＨ→Ｌに変化する。
この時のデータであるＰＬＬ出力はＬであるから、ＤＦ
Ｆ２の出力／ＱはＨとなる。ここで、遅延時間ｔを設け
るのは、図１(b) のＣＫの立上りと同期してＰＬＬの出
力がＨ→Ｌに変化するため、ＰＬＬの出力が確実にＬで
あることを検出するためである。
【００１１】次に、基準クロックＣＫがＨ→Ｌの時に
は、ＤＦＦ１の出力ＱがＬ→Ｈへと変化する。従って、
ＡＮＤゲートＧ３の出力はこの時点でＬ→Ｈへと変化す
る。このように、本実施例では、基準クロックＣＫの立
上りと立下りを用いてＰＬＬ信号をラッチし、ＰＬＬの
制御ループに入ったか否かを検出し、これによりモータ
の回転数が所定の回転数であるか否かを検出するように
したので、いく通りの回転数に対しても安定した検出信
号を出力することができる。
は、ＤＦＦ１の出力ＱがＬ→Ｈへと変化する。従って、
ＡＮＤゲートＧ３の出力はこの時点でＬ→Ｈへと変化す
る。このように、本実施例では、基準クロックＣＫの立
上りと立下りを用いてＰＬＬ信号をラッチし、ＰＬＬの
制御ループに入ったか否かを検出し、これによりモータ
の回転数が所定の回転数であるか否かを検出するように
したので、いく通りの回転数に対しても安定した検出信
号を出力することができる。
【００１２】なお、上記実施例では基準クロックＣＫの
立上りと立下りを用いてＰＬＬ信号をラッチするように
したものについて説明したが、モータの回転数に対応す
る周波数信号ＦＧの立下りと立上りを用いてＰＬＬ信号
をラッチするようにしてもよい。
立上りと立下りを用いてＰＬＬ信号をラッチするように
したものについて説明したが、モータの回転数に対応す
る周波数信号ＦＧの立下りと立上りを用いてＰＬＬ信号
をラッチするようにしてもよい。
【００１３】図４は周波数信号ＦＧの立下りと立上りを
用いてＰＬＬ信号をラッチするようにした、この発明の
他の実施例によるモータの回転数検出回路を示す図であ
る。本実施例の動作においては、周波数信号ＦＧがＨ→
Ｌの時には、図４(b) のように、ＤＦＦ２には遅延回路
を通して与えられるＰＬＬ出力（Ｇ２出力）が読み込ま
れ、ＤＦＦ２の出力／ＱにはＨが出力され、周波数信号
ＦＧがＬ→Ｈの時にはＤＦＦ１を通してその出力Ｑには
Ｈが出力される。従って、本実施例においてもＰＬＬサ
ーボループ成立時のみＡＮＤゲートＧ３の出力にＨが出
力されることとなる。
用いてＰＬＬ信号をラッチするようにした、この発明の
他の実施例によるモータの回転数検出回路を示す図であ
る。本実施例の動作においては、周波数信号ＦＧがＨ→
Ｌの時には、図４(b) のように、ＤＦＦ２には遅延回路
を通して与えられるＰＬＬ出力（Ｇ２出力）が読み込ま
れ、ＤＦＦ２の出力／ＱにはＨが出力され、周波数信号
ＦＧがＬ→Ｈの時にはＤＦＦ１を通してその出力Ｑには
Ｈが出力される。従って、本実施例においてもＰＬＬサ
ーボループ成立時のみＡＮＤゲートＧ３の出力にＨが出
力されることとなる。
【００１４】なお上記各実施例では、ＰＬＬサーボルー
プが、図３(b) に示すタイミングで、即ち、基準クロッ
クＣＫの立上りから周波数信号ＦＧの立下りまでの時間
を検出することで成立している場合について説明した
が、本発明はＰＬＬサーボループが、他のタイミング、
例えばＦＧの立下りからＣＫの立上りまでの時間を検出
することで成立している場合にもこれを適用することが
可能である。
プが、図３(b) に示すタイミングで、即ち、基準クロッ
クＣＫの立上りから周波数信号ＦＧの立下りまでの時間
を検出することで成立している場合について説明した
が、本発明はＰＬＬサーボループが、他のタイミング、
例えばＦＧの立下りからＣＫの立上りまでの時間を検出
することで成立している場合にもこれを適用することが
可能である。
【００１５】
【発明の効果】以上のように、この発明にかかる回転数
検出回路によれば、周波数弁別器の機能を有する位相比
較器を備え、ＰＬＬによる制御ループに入った時に、所
定の回転数に入ったものと見なし、基準クロックＣＫ，
又はモータ回転数に対応する周波数信号ＦＧと、ＰＬＬ
出力とを論理演算することで回転数検出を行うようにし
たから、ＰＬＬサーボループが成立したことをもって、
所定の回転数に到達したことを任意の回転数について検
出可能となる効果がある。
検出回路によれば、周波数弁別器の機能を有する位相比
較器を備え、ＰＬＬによる制御ループに入った時に、所
定の回転数に入ったものと見なし、基準クロックＣＫ，
又はモータ回転数に対応する周波数信号ＦＧと、ＰＬＬ
出力とを論理演算することで回転数検出を行うようにし
たから、ＰＬＬサーボループが成立したことをもって、
所定の回転数に到達したことを任意の回転数について検
出可能となる効果がある。
【図１】本発明の一実施例によるモータの回転数検出回
路を示す図である。
路を示す図である。
【図２】従来のモータの回転数検出回路を示す図であ
る。
る。
【図３】ＰＬＬサーボ方式のタイミングチャート図であ
る。
る。
【図４】本発明の他の実施例によるモータの回転数検出
回路を示す図である。
回路を示す図である。
Ａ１ オペアンプ Ａ２ 比較器 ＤＦＦ１ Ｄ−フリップフロップ ＤＦＦ２ Ｄ−フリップフロップ Ｇ１ インバータ Ｇ２ インバータ Ｇ３ ＡＮＤゲート Ｇ４ インバータ Ｑ１ ＮＰＮトランジスタ Ｃ１ コンデンサ Ｉ１ 定電流源 ＣＫ 基準クロック ＰＬＬ 位相比較出力
Claims (1)
- 【請求項１】 モータの回転速度に応じた周波数の速度
信号と、基準クロック信号とを位相比較する位相比較回
路を備え、上記位相比較出力に基づいて上記モータが所
定の回転数になったことを検出する回転数検出回路にお
いて、 上記速度信号または基準クロック信号と位相比較出力と
を入力とし、所定の論理演算を行う論理回路を有し、そ
の演算出力のうち所定のものを上記速度信号と基準クロ
ックとの位相ロック状態を示す信号とするロック検出回
路を備えたことを特徴とするモータの回転数検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170117A JPH05336784A (ja) | 1992-06-03 | 1992-06-03 | モータの回転数検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170117A JPH05336784A (ja) | 1992-06-03 | 1992-06-03 | モータの回転数検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336784A true JPH05336784A (ja) | 1993-12-17 |
Family
ID=15898961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4170117A Pending JPH05336784A (ja) | 1992-06-03 | 1992-06-03 | モータの回転数検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336784A (ja) |
-
1992
- 1992-06-03 JP JP4170117A patent/JPH05336784A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5271040A (en) | Phase detector circuit | |
| JP2001156631A (ja) | ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路 | |
| US5293445A (en) | AGC with non-linear gain for PLL circuits | |
| JPH05336784A (ja) | モータの回転数検出回路 | |
| JP2923970B2 (ja) | モータ制御回路 | |
| JP3140073B2 (ja) | モータ回転数検出回路 | |
| JP3320454B2 (ja) | モータの位置制御装置およびモータの位置制御方法 | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JP3102520B2 (ja) | ブラシレスモータの駆動装置 | |
| JPS58100206A (ja) | デジタル信号の再生装置 | |
| JPH11308887A (ja) | ディスク駆動システム | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JPH02250686A (ja) | モータ回転方向検出装置 | |
| JP2925787B2 (ja) | モータの停止回路 | |
| JPH0865542A (ja) | 水平同期回路 | |
| JPH03212861A (ja) | ディジタルサーボ装置 | |
| JPH01101415A (ja) | パルスエンコーダの計数装置 | |
| JPS61276158A (ja) | サ−ボ回路 | |
| JPH0580754B2 (ja) | ||
| JPH04297126A (ja) | 位相同期回路 | |
| JPH02158966A (ja) | サンプルサーボ方式光ディスク装置の基準クロック信号生成回路 | |
| JPH05227775A (ja) | 速度制御装置 | |
| JPH04360417A (ja) | Ｐｌｌ回路 | |
| JP2005136926A (ja) | 位相ロックループ回路 | |
| JPS62133358A (ja) | モ−タ回転方向判別装置 |