JPH03212861A - ディジタルサーボ装置 - Google Patents
ディジタルサーボ装置Info
- Publication number
- JPH03212861A JPH03212861A JP2007428A JP742890A JPH03212861A JP H03212861 A JPH03212861 A JP H03212861A JP 2007428 A JP2007428 A JP 2007428A JP 742890 A JP742890 A JP 742890A JP H03212861 A JPH03212861 A JP H03212861A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- deviation
- comparison counter
- speed
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回転速度と回転位相を制御するためのディジタ
ルサーボ装置に関するものである。
ルサーボ装置に関するものである。
従来の技術
第３図は従来のディジタルサーボ装置である。
回転速度情報（以下ＦＧ倍信号いう）によって、速度プ
リセットデータ発生回路１より基準値Ｎｐｓを速度比較
カウンター２ヘプリセツトする。
リセットデータ発生回路１より基準値Ｎｐｓを速度比較
カウンター２ヘプリセツトする。
速度比較カウンター２によって計数を行ないプリセット
位置より１周期遅れた位置でその時の計数値を速度ラッ
チ回路３ヘラツチする。ラッチした計数値が回転速度偏
差出力となる。位相比較カウンター６の計数値がＮＦの
時に位相プリセットデータ発生回路７より基準値Ｎｐｐ
を位相比較カウンター６ヘブリセツトし、計数を行なう
。ヘッドスイッチング信号の立下がり位置で位相比較カ
ウンター６の計数値を位相ラッチ回路８ヘラツチし位相
偏差出力とする。速度偏差出力が所定値以外（制御範囲
以外）であることがＮＬ−ＮＨ検出回路４によって検出
された場合、位相偏差出力を零にすることで回転位相を
制御せず回転速度制御のみを行なう。これは回転速度が
制御範囲以外にある時の回転位相偏差出力は正常な制御
出力ではないため位相偏差出力自体が外乱要素となる。
位置より１周期遅れた位置でその時の計数値を速度ラッ
チ回路３ヘラツチする。ラッチした計数値が回転速度偏
差出力となる。位相比較カウンター６の計数値がＮＦの
時に位相プリセットデータ発生回路７より基準値Ｎｐｐ
を位相比較カウンター６ヘブリセツトし、計数を行なう
。ヘッドスイッチング信号の立下がり位置で位相比較カ
ウンター６の計数値を位相ラッチ回路８ヘラツチし位相
偏差出力とする。速度偏差出力が所定値以外（制御範囲
以外）であることがＮＬ−ＮＨ検出回路４によって検出
された場合、位相偏差出力を零にすることで回転位相を
制御せず回転速度制御のみを行なう。これは回転速度が
制御範囲以外にある時の回転位相偏差出力は正常な制御
出力ではないため位相偏差出力自体が外乱要素となる。
位相偏差出力を零として位相偏差出力による外乱を防ぐ
ためである。
ためである。
発明が解決しようとする課題
このような従来の構成の場合、第４図のタイミングチャ
ートに示すように速度偏差出力（第４図ａ）が所定値以
外（以下アンロック状態という）から所定値以内（以下
ロック状態という）に変化した場合、アンロック状態中
は位相偏差出力を零として位相０１ ｍをしていないた
めロック状態に入った直後の位相偏差出力は正常な制御
出力でないため位相偏差出力自体が外乱要素となるとい
う問題点があった。本発明は上記従来例の問題点を解決
することのできるディジタルサーボ装置を提供すること
を目的とする。
ートに示すように速度偏差出力（第４図ａ）が所定値以
外（以下アンロック状態という）から所定値以内（以下
ロック状態という）に変化した場合、アンロック状態中
は位相偏差出力を零として位相０１ ｍをしていないた
めロック状態に入った直後の位相偏差出力は正常な制御
出力でないため位相偏差出力自体が外乱要素となるとい
う問題点があった。本発明は上記従来例の問題点を解決
することのできるディジタルサーボ装置を提供すること
を目的とする。
課題を解決するための手段
この問題点を解決するために本発明のディジタルサーボ
装置は、速度偏差出力がアンロック状態にある時、位相
比較カウンターへ偏差零をプリセットし位相ラッチ回路
へ位相比較カウンターの偏差零をラッチさせる構成によ
って前述の問題点を解決しようとするものである。
装置は、速度偏差出力がアンロック状態にある時、位相
比較カウンターへ偏差零をプリセットし位相ラッチ回路
へ位相比較カウンターの偏差零をラッチさせる構成によ
って前述の問題点を解決しようとするものである。
作用
この構成により、アンロック状態からロック状態に変化
した直後であっても位相偏差出力は零となっているため
位相偏差出力は外乱要素とならず位相比較カウンターも
偏差零の状態で計数しているため、偏差零出力時の位相
制御と同等の動作をするため制御を乱すことがなくなる
。
した直後であっても位相偏差出力は零となっているため
位相偏差出力は外乱要素とならず位相比較カウンターも
偏差零の状態で計数しているため、偏差零出力時の位相
制御と同等の動作をするため制御を乱すことがなくなる
。
実施例
第１図は本発明の一実施例によるディジタルサーボ装置
の機能ブロック図である。第１図において、１１は回転
速度の基準値を発生するための速度プリセットデータ発
生回路、１２は回転速度の計数を行なうための速度比較
カウンター １３は計数値をラッチするための速度ラッ
チ回路、１４は速度偏差出力の偏差値を判別するＮＬ−
ＮＨ検出回路、１５は回転位相の基準値を発生するため
の位相プリセットデータ発生回路、１６は回転位相の計
数を行なうための位相比較カウンター １７は計数値を
ラッチするための位相ラッチ回路、１８は位相比較カウ
ンターの計数値ＮＦを検出するためのＮＦ検出回路、１
９は速度偏差出力が所定値以外（アンロック状態）の時
にヘッドスイッチング信号を通過させるためのＡＮＤ回
路、２ｏはＡＮＤ回路１９の出力またはＮＰ検出回路１
８の出力を通過させるためのＯＲ回路によって構成され
ている。
の機能ブロック図である。第１図において、１１は回転
速度の基準値を発生するための速度プリセットデータ発
生回路、１２は回転速度の計数を行なうための速度比較
カウンター １３は計数値をラッチするための速度ラッ
チ回路、１４は速度偏差出力の偏差値を判別するＮＬ−
ＮＨ検出回路、１５は回転位相の基準値を発生するため
の位相プリセットデータ発生回路、１６は回転位相の計
数を行なうための位相比較カウンター １７は計数値を
ラッチするための位相ラッチ回路、１８は位相比較カウ
ンターの計数値ＮＦを検出するためのＮＦ検出回路、１
９は速度偏差出力が所定値以外（アンロック状態）の時
にヘッドスイッチング信号を通過させるためのＡＮＤ回
路、２ｏはＡＮＤ回路１９の出力またはＮＰ検出回路１
８の出力を通過させるためのＯＲ回路によって構成され
ている。
以上のように構成された本実施例のディジタルサーボ装
置について以下その動作を説明する。まず、ＦＧ信号に
よって速度プリセットデータ発生回路１１より基準値Ｎ
ＦＳを速度比較カウンター１２ヘフリセツトする。速度
比較カウンター１２によって計数を行ないプリセット位
置より１周期遅れた位置でその時の計数値を速度ラッチ
回路１３ヘラツチする。ラッチした計数値が回転速度偏
差出力となる。位相比較カウンター１６の計数値がＮＦ
の時に位相プリセットデータ発生回路１５より基準値Ｎ
ＰＰを位相比較カウンター１６ヘブリセツトし計数を行
なう。ヘッドスイッチング信号の立下がり位置で位相比
較カウンター１６の計数値を位相ラッチ回路１７ヘラツ
チし位相偏差出方とする。１２図のタイミングチャート
に示すように回転速度がアンロック状態にある時ヘッド
スイッチング信号（第２図ｂ）の立下がり位置で位相比
較カウンター１６へ偏差零の値をプリセットしく第２図
ｄ）、位相ラッチ回路１７へ位相比較カウンター１６の
偏差零をラッチする。
置について以下その動作を説明する。まず、ＦＧ信号に
よって速度プリセットデータ発生回路１１より基準値Ｎ
ＦＳを速度比較カウンター１２ヘフリセツトする。速度
比較カウンター１２によって計数を行ないプリセット位
置より１周期遅れた位置でその時の計数値を速度ラッチ
回路１３ヘラツチする。ラッチした計数値が回転速度偏
差出力となる。位相比較カウンター１６の計数値がＮＦ
の時に位相プリセットデータ発生回路１５より基準値Ｎ
ＰＰを位相比較カウンター１６ヘブリセツトし計数を行
なう。ヘッドスイッチング信号の立下がり位置で位相比
較カウンター１６の計数値を位相ラッチ回路１７ヘラツ
チし位相偏差出方とする。１２図のタイミングチャート
に示すように回転速度がアンロック状態にある時ヘッド
スイッチング信号（第２図ｂ）の立下がり位置で位相比
較カウンター１６へ偏差零の値をプリセットしく第２図
ｄ）、位相ラッチ回路１７へ位相比較カウンター１６の
偏差零をラッチする。
以上のように本実施例によれば、アンロック状態時ヘッ
ドスイッチング信号の立下がり位置で偏差零をプリセッ
ト、ラッチすることにより、アンロック状態からロック
状態へ変化した直後でも位相比較カウンター１６が偏差
零の状態で計数し位相ラッチ回路１７が偏差出力零を出
力しているため通常の制御がかかっている状態と同じに
なっているので位相偏差出力が外乱となることを防ぐこ
とができる。
ドスイッチング信号の立下がり位置で偏差零をプリセッ
ト、ラッチすることにより、アンロック状態からロック
状態へ変化した直後でも位相比較カウンター１６が偏差
零の状態で計数し位相ラッチ回路１７が偏差出力零を出
力しているため通常の制御がかかっている状態と同じに
なっているので位相偏差出力が外乱となることを防ぐこ
とができる。
発明の効果
本発明はアンロック状態の時にヘッドスイッチング信号
の立下がり位置で偏差零を位相比較カウンターヘプリセ
ットし、位相ラッチ回路へ位相比較カウンターの偏差零
をラッチ子ることによりアンロック状態からロック状態
へ変化した直後でも位相偏差出力がサーボを乱すのを防
ぐことができるため、サーボ特性の優れた回路を実現で
きる。
の立下がり位置で偏差零を位相比較カウンターヘプリセ
ットし、位相ラッチ回路へ位相比較カウンターの偏差零
をラッチ子ることによりアンロック状態からロック状態
へ変化した直後でも位相偏差出力がサーボを乱すのを防
ぐことができるため、サーボ特性の優れた回路を実現で
きる。
第１図は本発明の一実施例によるディジタルサーボ装置
の機能ブロック図、第２図は第１図の一実施例の動作タ
イミングチャート図、第３図はディジタルサーボ装置の
従来の技術における機能ブロック図、第４図は第３図の
動作タイミングチャート図である。 １．１１・・・・・・速度プリセットデータ発生回路、
２．１２・・・・・・速度比較カウンター ３，１３・
・・・・・速度ラッチ回路、４，１４・・・・・・ＮＬ
−ＮＨ検出回路、５．２１・・・・・・ディジタル速度
弁別器、６，１６・・・・・・位相比較カウンター ７
．１５・・・・・・位相プリセットデータ発生回路、８
，１７・・・・・・位相う３ツチ回路、９．１８・・・
・・・ＮＦ検出回路、１０．２２・・・・・・ディジタ
ル位相弁別器、１９・・・・・・ＡＮＤ回路、２０・・
・・・・ＯＲ回路。
の機能ブロック図、第２図は第１図の一実施例の動作タ
イミングチャート図、第３図はディジタルサーボ装置の
従来の技術における機能ブロック図、第４図は第３図の
動作タイミングチャート図である。 １．１１・・・・・・速度プリセットデータ発生回路、
２．１２・・・・・・速度比較カウンター ３，１３・
・・・・・速度ラッチ回路、４，１４・・・・・・ＮＬ
−ＮＨ検出回路、５．２１・・・・・・ディジタル速度
弁別器、６，１６・・・・・・位相比較カウンター ７
．１５・・・・・・位相プリセットデータ発生回路、８
，１７・・・・・・位相う３ツチ回路、９．１８・・・
・・・ＮＦ検出回路、１０．２２・・・・・・ディジタ
ル位相弁別器、１９・・・・・・ＡＮＤ回路、２０・・
・・・・ＯＲ回路。
Claims (1)
- 入力信号周波数制御を行なうディジタル速度弁別器と、
前記ディジタル速度弁別器の偏差出力が所定値以外の時
に被制御信号によってディジタル位相弁別器の位相偏差
を計数する位相比較カウンターへ偏差零をプリセットし
、位相ラッチ回路へ位相比較カウンターの偏差零をラッ
チし位相偏差出力とする位相制御を行なうディジタル位
相弁別器とを備えたディジタルサーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007428A JPH03212861A (ja) | 1990-01-17 | 1990-01-17 | ディジタルサーボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007428A JPH03212861A (ja) | 1990-01-17 | 1990-01-17 | ディジタルサーボ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03212861A true JPH03212861A (ja) | 1991-09-18 |
Family
ID=11665598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007428A Pending JPH03212861A (ja) | 1990-01-17 | 1990-01-17 | ディジタルサーボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03212861A (ja) |
-
1990
- 1990-01-17 JP JP2007428A patent/JPH03212861A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3723889A (en) | Phase and frequency comparator | |
| US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
| JPH06244717A (ja) | 発振器クロック信号生成回路 | |
| US6349122B1 (en) | Apparatus and method for data synchronizing and tracking | |
| US5271040A (en) | Phase detector circuit | |
| JPS6340370B2 (ja) | ||
| JPH0787452B2 (ja) | ディジタル位相検出器 | |
| JP3272963B2 (ja) | デジタル周波数復調器 | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
| JPH03212861A (ja) | ディジタルサーボ装置 | |
| EP0673121B1 (en) | Phase lock detector | |
| JP2651688B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2570472B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JP2556258B2 (ja) | Ｐｌｌ回路のドリフト警報装置 | |
| JPH0553026B2 (ja) | ||
| JPH01286524A (ja) | Ｐｌｌ保護回路 | |
| JPH0756717B2 (ja) | 位相制御回路 | |
| JPS60142710A (ja) | 回転体の制御装置 | |
| JPS59153480A (ja) | 検波回路 | |
| JPH1117536A (ja) | 周波数シンセサイザ | |
| JPH0827655B2 (ja) | 位相比較回路 | |
| JPH0595280A (ja) | 二相パルスのカウント方法 |