JPH0533833B2 - - Google Patents
Info
- Publication number
- JPH0533833B2 JPH0533833B2 JP62119372A JP11937287A JPH0533833B2 JP H0533833 B2 JPH0533833 B2 JP H0533833B2 JP 62119372 A JP62119372 A JP 62119372A JP 11937287 A JP11937287 A JP 11937287A JP H0533833 B2 JPH0533833 B2 JP H0533833B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wire
- film forming
- forming apparatus
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
［産業上の利用分野］
本発明は製膜装置に関する。さらに詳しくは、
アモルフアスシリコン系太陽電池の半導体層もし
くは裏面電極を形成する際に用いられる製膜装置
であつて、基板の膜形成面に密着するよう細線の
ワイヤが設けられているので、製膜と同時にパタ
ーン化を行なうことができ、パターニング工程を
不要とし、それにより大幅なコストダウンを図る
ことのできる製膜装置に関する。 ［従来の技術および発明が解決しようとする問題
点］ 従来より、集積化のためにレーザ光などのエネ
ルギービームを利用してアモルフアスシリコン層
や裏面電極のパターン化が実施されている。 しかしながら、アモルフアスシリコン層にレー
ザパターニングを行なうばあい、透明電極へのダ
メージにより太陽電池の性能が低下したり、レー
ザスクライブ部分での透明電極と裏面電極との接
触抵抗が経時的に変化（抵抗の増加）したりする
などの問題があつた。また、裏面電極のレーザパ
ターニングは作業難度が高く、安定生産ができな
いという欠点がある。したがつて、エツチング法
やリフトオフ法といつた他の方法を採用せざるを
えず、このばあいには処理工程の増大、生産性の
低下による製造コストの上昇および歩留りの低下
という別の問題を発生していた。さらに、前記い
ずれのばあいにおいても、アモルフアスシリコン
層または裏面電極を形成したのちにパターニング
が行なわれるため、工程が多くなるとともにそれ
に起因して製造コストが増大していた。 本発明は、前記の点に鑑み、太陽電池の性能を
低下させることがなく、製膜工程とパターニング
工程とを同時に行なうことのできる製膜装置を提
供することを目的とする。 ［問題点を解決するための手段］ 本発明の製膜装置は、アモルフアスシリコン系
太陽電池の半導体層または裏面電極を形成する際
に用いられる製膜装置であつて、基板を収容する
本体と、基板を該本体に固定しかつ位置決めする
手段と、基板の膜形成面側に設けられ該基板の膜
形成面に実質的に密着されるべき複数の細線のワ
イヤとからなることを特徴としている。 ［実施例］ つぎに図面に基づき本発明の製膜装置を説明す
る。 第１図は基板をセツトする前の本発明の製膜装
置の一実施例の平面図、第２図は第１図の製膜装
置に基板をセツトした状態のＡ−Ａ線拡大断面図
である。 以下、プラズマCVD装置に適用するばあいの
本発明の製膜装置の実施例について説明するが、
本発明はプラズマCVD装置に限らず他のスパツ
タ装置、蒸着装置などの膜形成用装置にも広く適
用が可能である。 第１〜２図において、１は半導体層および裏面
電極がその上に形成される、たとえば板ガラスか
らなる基板である。この基板上には酸化スズなど
からなる透明電極がCVD法などにより形成され、
そののち該透明電極はレーザースクライブ法また
はエツチング法などによつてパターン化される。 ２は製膜装置の本体に取り付けるCVDトレー
本体３であり、該トレー本体２の基板１収容部の
上方には複数の細線のワイヤ３が張設されてい
る。ワイヤ３は一端がトレー本体２に固定されて
おり、他端が張力調節ねじ８に固定されている。 第２図はCVDトレー本体２に基板１がセツト
されている状態を示しており、ワイヤ３側に膜形
成面がくるようにセツトされた基板１は、背板
４、ばね５、背板押え６および背板押え治具７か
らなる固定手段によつてトレー本体２に固定、位
置決めされるとともにワイヤ３に押しつけられ
る。この押しつけは、ばね５の弾性力を利用して
行なわれ、これによりワイヤ３は膜形成面に実質
的に密着した状態に保たれる。そして、ワイヤ３
を膜形成面に密着させることで、プラズマCVD
のような廻り込みの多い装置においても透明電極
面が完全に露出したパターンをうることができ
る。 本実施例の製膜装置では、ワイヤ３の一端が張
力調節ねじ８に固定されており、基板１をトレー
本体２にセツトする前に、またはセツトしたあと
に、この張力調節ねじ８によりワイヤ３の張力を
調節することでワイヤ３と基板１の膜形成面との
密着性をより一層確実にすることができる。 ワイヤ３は一種のマスクの役割を果たし、その
線径を0.08〜2.0mmのあいだで選定することで、
パターン幅を適宜調整することができる。ワイヤ
３の材質は、とくに制限はなく、プラズマCVD、
スパツタリングなどによる製膜処理に耐えうるも
のであればどのようなものをも用いることがで
き、たとえば、ピアノ線Ａ種またはＢ種、ニツケ
ル−チタン合金線などが用いられる。 また、製膜工程中の熱によるワイヤ３のたるみ
が問題となるばあいは、すべてのワイヤに、また
は何本かのワイヤごとに、さらには各ワイヤごと
に張力調整用のおもりをワイヤ端部に取り付け、
それによつてワイヤ３の張力を一定に保つように
することもできる。さらには、調節ねじにばねを
組み込むことでも、ワイヤ３のテンシヨンをある
程度の範囲に保つことができる。 以上、プラズマCVD装置について述べたが同
じグロー放電装置であるスパツタリング装置にお
いても、まつたく同様の方法で実施することがで
きることは前記したとおりである。また、蒸着装
置では、膜の廻り込みが少なく、同様の方法で充
分実施が可能である。 つぎに本発明の製膜装置を用いて膜を形成する
と同時にパターンニングを行なつた実施例を示
す。 実施例 １ 厚さ2.0mmで大きさが150mm×440mmの青板ガラ
ス上に6000Åの酸化スズの透明電極を設け、この
透明電極をレーザビームを用いて所定のパターン
に分離した。このようにしてパターンを形成した
基板１を第１図に示すCVDトレー２に固定した。
基板１の位置決めは、４カ所の基板位置決め治具
９によつて行なつた。細線のワイヤ３は全部で17
本であり、線径（直径）0.3mmのピアノ線Ｂ種を
用いた。なお、基板１をCVDトレー２に固定す
る前に張力調節ねじ８によつて各ワイヤの張力を
調整しておいた。基板１を固定した状態を第２図
に示す。 基板１を固定した状態のCVDトレー２をプラ
ズマCVD装置に配置し、基板温度130℃、圧力
1.0Torrにてｐ型アモルフアスシリコンカーバイ
ドを150Å、基板温度180℃、圧力0.5Torrにてｉ
型アモルフアスシリコンを6000Å、基板温度180
℃、圧力1.0Torrにてｎ型微結晶シリコンを300
Å形成した。そののち、CVDトレーを取り出し、
該トレーから基板をはずして、ワイヤによつてマ
スキングされた部分を観察した。半導体層を分離
した17本の分離線の各々について、多少の廻り込
みが認められたものの、えられたデバイスの性能
に影響を及ぼす可能性のある廻り込みは認められ
なかつた。精密投影機を用いて透明電極が完全に
露出している部分について各分離線毎に最小のパ
ターン幅を測定した。結果を第１表に示す。
アモルフアスシリコン系太陽電池の半導体層もし
くは裏面電極を形成する際に用いられる製膜装置
であつて、基板の膜形成面に密着するよう細線の
ワイヤが設けられているので、製膜と同時にパタ
ーン化を行なうことができ、パターニング工程を
不要とし、それにより大幅なコストダウンを図る
ことのできる製膜装置に関する。 ［従来の技術および発明が解決しようとする問題
点］ 従来より、集積化のためにレーザ光などのエネ
ルギービームを利用してアモルフアスシリコン層
や裏面電極のパターン化が実施されている。 しかしながら、アモルフアスシリコン層にレー
ザパターニングを行なうばあい、透明電極へのダ
メージにより太陽電池の性能が低下したり、レー
ザスクライブ部分での透明電極と裏面電極との接
触抵抗が経時的に変化（抵抗の増加）したりする
などの問題があつた。また、裏面電極のレーザパ
ターニングは作業難度が高く、安定生産ができな
いという欠点がある。したがつて、エツチング法
やリフトオフ法といつた他の方法を採用せざるを
えず、このばあいには処理工程の増大、生産性の
低下による製造コストの上昇および歩留りの低下
という別の問題を発生していた。さらに、前記い
ずれのばあいにおいても、アモルフアスシリコン
層または裏面電極を形成したのちにパターニング
が行なわれるため、工程が多くなるとともにそれ
に起因して製造コストが増大していた。 本発明は、前記の点に鑑み、太陽電池の性能を
低下させることがなく、製膜工程とパターニング
工程とを同時に行なうことのできる製膜装置を提
供することを目的とする。 ［問題点を解決するための手段］ 本発明の製膜装置は、アモルフアスシリコン系
太陽電池の半導体層または裏面電極を形成する際
に用いられる製膜装置であつて、基板を収容する
本体と、基板を該本体に固定しかつ位置決めする
手段と、基板の膜形成面側に設けられ該基板の膜
形成面に実質的に密着されるべき複数の細線のワ
イヤとからなることを特徴としている。 ［実施例］ つぎに図面に基づき本発明の製膜装置を説明す
る。 第１図は基板をセツトする前の本発明の製膜装
置の一実施例の平面図、第２図は第１図の製膜装
置に基板をセツトした状態のＡ−Ａ線拡大断面図
である。 以下、プラズマCVD装置に適用するばあいの
本発明の製膜装置の実施例について説明するが、
本発明はプラズマCVD装置に限らず他のスパツ
タ装置、蒸着装置などの膜形成用装置にも広く適
用が可能である。 第１〜２図において、１は半導体層および裏面
電極がその上に形成される、たとえば板ガラスか
らなる基板である。この基板上には酸化スズなど
からなる透明電極がCVD法などにより形成され、
そののち該透明電極はレーザースクライブ法また
はエツチング法などによつてパターン化される。 ２は製膜装置の本体に取り付けるCVDトレー
本体３であり、該トレー本体２の基板１収容部の
上方には複数の細線のワイヤ３が張設されてい
る。ワイヤ３は一端がトレー本体２に固定されて
おり、他端が張力調節ねじ８に固定されている。 第２図はCVDトレー本体２に基板１がセツト
されている状態を示しており、ワイヤ３側に膜形
成面がくるようにセツトされた基板１は、背板
４、ばね５、背板押え６および背板押え治具７か
らなる固定手段によつてトレー本体２に固定、位
置決めされるとともにワイヤ３に押しつけられ
る。この押しつけは、ばね５の弾性力を利用して
行なわれ、これによりワイヤ３は膜形成面に実質
的に密着した状態に保たれる。そして、ワイヤ３
を膜形成面に密着させることで、プラズマCVD
のような廻り込みの多い装置においても透明電極
面が完全に露出したパターンをうることができ
る。 本実施例の製膜装置では、ワイヤ３の一端が張
力調節ねじ８に固定されており、基板１をトレー
本体２にセツトする前に、またはセツトしたあと
に、この張力調節ねじ８によりワイヤ３の張力を
調節することでワイヤ３と基板１の膜形成面との
密着性をより一層確実にすることができる。 ワイヤ３は一種のマスクの役割を果たし、その
線径を0.08〜2.0mmのあいだで選定することで、
パターン幅を適宜調整することができる。ワイヤ
３の材質は、とくに制限はなく、プラズマCVD、
スパツタリングなどによる製膜処理に耐えうるも
のであればどのようなものをも用いることがで
き、たとえば、ピアノ線Ａ種またはＢ種、ニツケ
ル−チタン合金線などが用いられる。 また、製膜工程中の熱によるワイヤ３のたるみ
が問題となるばあいは、すべてのワイヤに、また
は何本かのワイヤごとに、さらには各ワイヤごと
に張力調整用のおもりをワイヤ端部に取り付け、
それによつてワイヤ３の張力を一定に保つように
することもできる。さらには、調節ねじにばねを
組み込むことでも、ワイヤ３のテンシヨンをある
程度の範囲に保つことができる。 以上、プラズマCVD装置について述べたが同
じグロー放電装置であるスパツタリング装置にお
いても、まつたく同様の方法で実施することがで
きることは前記したとおりである。また、蒸着装
置では、膜の廻り込みが少なく、同様の方法で充
分実施が可能である。 つぎに本発明の製膜装置を用いて膜を形成する
と同時にパターンニングを行なつた実施例を示
す。 実施例 １ 厚さ2.0mmで大きさが150mm×440mmの青板ガラ
ス上に6000Åの酸化スズの透明電極を設け、この
透明電極をレーザビームを用いて所定のパターン
に分離した。このようにしてパターンを形成した
基板１を第１図に示すCVDトレー２に固定した。
基板１の位置決めは、４カ所の基板位置決め治具
９によつて行なつた。細線のワイヤ３は全部で17
本であり、線径（直径）0.3mmのピアノ線Ｂ種を
用いた。なお、基板１をCVDトレー２に固定す
る前に張力調節ねじ８によつて各ワイヤの張力を
調整しておいた。基板１を固定した状態を第２図
に示す。 基板１を固定した状態のCVDトレー２をプラ
ズマCVD装置に配置し、基板温度130℃、圧力
1.0Torrにてｐ型アモルフアスシリコンカーバイ
ドを150Å、基板温度180℃、圧力0.5Torrにてｉ
型アモルフアスシリコンを6000Å、基板温度180
℃、圧力1.0Torrにてｎ型微結晶シリコンを300
Å形成した。そののち、CVDトレーを取り出し、
該トレーから基板をはずして、ワイヤによつてマ
スキングされた部分を観察した。半導体層を分離
した17本の分離線の各々について、多少の廻り込
みが認められたものの、えられたデバイスの性能
に影響を及ぼす可能性のある廻り込みは認められ
なかつた。精密投影機を用いて透明電極が完全に
露出している部分について各分離線毎に最小のパ
ターン幅を測定した。結果を第１表に示す。
【表】
なお、透明電極のパターン線の端部と半導体層
の分離線の透明電極パターン線に近い方の端部と
の間隔は約150μmであつた。 こうしてえられた半導体分離基板を半導体面を
ワイヤ側にして第１図と同方式のスパツタトレー
に固定した。このスパツタトレーでは、17本のワ
イヤはそれぞれ第１図に示すワイヤに対して直角
方向に0.25mmだけずれた位置にあるように配置し
た。さらに、ワイヤの線径を0.2mmに設定した。
なお、基板をスパツタトレーに固定する前に、調
節ねじによつて各ワイヤの張力を調整しておい
た。 つぎに、基板をセツトしたトレーをマグネトロ
ンスパツタ装置に配置し、Ar圧力を６×
10-3Torrに調整し、基板温度80℃にて、5000Å
の厚さのAlを形成した。そののち、基板を取り
出し、裏面電極のAlの分離線を前述の方法で測
定した。Alがマスキングされ完全に半導体層が
露出している部分の最小パターン幅を各分離線毎
に第２表に示す。
の分離線の透明電極パターン線に近い方の端部と
の間隔は約150μmであつた。 こうしてえられた半導体分離基板を半導体面を
ワイヤ側にして第１図と同方式のスパツタトレー
に固定した。このスパツタトレーでは、17本のワ
イヤはそれぞれ第１図に示すワイヤに対して直角
方向に0.25mmだけずれた位置にあるように配置し
た。さらに、ワイヤの線径を0.2mmに設定した。
なお、基板をスパツタトレーに固定する前に、調
節ねじによつて各ワイヤの張力を調整しておい
た。 つぎに、基板をセツトしたトレーをマグネトロ
ンスパツタ装置に配置し、Ar圧力を６×
10-3Torrに調整し、基板温度80℃にて、5000Å
の厚さのAlを形成した。そののち、基板を取り
出し、裏面電極のAlの分離線を前述の方法で測
定した。Alがマスキングされ完全に半導体層が
露出している部分の最小パターン幅を各分離線毎
に第２表に示す。
【表】
第２表に示すように、裏面電極の分離が不完全
な部分もなく、良好な結果がえられた。 以上のようにしてえられた太陽電池の性能を
AM−1.5近似のパルスシミユレーターで測定し
た。結果を第３表に示す。
な部分もなく、良好な結果がえられた。 以上のようにしてえられた太陽電池の性能を
AM−1.5近似のパルスシミユレーターで測定し
た。結果を第３表に示す。
【表】
比較例
実施例と同様にして透明電極をパターン化した
基板を、細線のワイヤが配置されていないという
点を除いて第１図と同様のCVDトレーにセツト
し、ほぼ全面に実施例と同様の条件で半導体層を
形成した。半導体層の分離はYAGレーザを用い
て行なつた。また、Alのスパツタリングについ
ても細線のワイヤは使用せず、ほぼ全面に実施例
と同様の条件で裏面電極を形成し、そののちAl
の分離を化学エツチングにより行なつた。 えられた太陽電池の性能を実施例と同様の方法
で測定した。測定結果を第３表に示す。 ［発明の効果］ 以上説明したとおり、本発明の製膜装置により
半導体層などの製膜をするときは、レーザなどに
よりパターニングをする必要がないので太陽電池
の性能の低下が防止できるとともに、製膜工程と
パターニング工程とを同時に行なうことができる
ので工程が簡略化され、それにより太陽電池の製
造コストをダウンさせることができるという効果
を奏することができる。
基板を、細線のワイヤが配置されていないという
点を除いて第１図と同様のCVDトレーにセツト
し、ほぼ全面に実施例と同様の条件で半導体層を
形成した。半導体層の分離はYAGレーザを用い
て行なつた。また、Alのスパツタリングについ
ても細線のワイヤは使用せず、ほぼ全面に実施例
と同様の条件で裏面電極を形成し、そののちAl
の分離を化学エツチングにより行なつた。 えられた太陽電池の性能を実施例と同様の方法
で測定した。測定結果を第３表に示す。 ［発明の効果］ 以上説明したとおり、本発明の製膜装置により
半導体層などの製膜をするときは、レーザなどに
よりパターニングをする必要がないので太陽電池
の性能の低下が防止できるとともに、製膜工程と
パターニング工程とを同時に行なうことができる
ので工程が簡略化され、それにより太陽電池の製
造コストをダウンさせることができるという効果
を奏することができる。
第１図は基板をセツトする前の本発明の製膜装
置の一実施例の平面図、第２図は第１図の製膜装
置に基板をセツトした状態のＡ−Ａ線拡大断面図
である。 図面の主要符号、１…基板、２…CVDトレー、
３…ワイヤ、８…張力調節ねじ。
置の一実施例の平面図、第２図は第１図の製膜装
置に基板をセツトした状態のＡ−Ａ線拡大断面図
である。 図面の主要符号、１…基板、２…CVDトレー、
３…ワイヤ、８…張力調節ねじ。
Claims (1)
- 【特許請求の範囲】 １ アモルフアスシリコン系太陽電池の半導体層
または裏面電極を形成する際に用いられる製膜装
置であつて、基板を収容する本体と、基板を該本
体に固定しかつ位置決めする手段と、基板の膜形
成面側に設けられ該基板の膜形成面に実質的に密
着されるべき複数の細線のワイヤとからなること
を特徴とする製膜装置。 ２ 前記ワイヤの張力を調整する機構が設けられ
てなることを特徴とする特許請求の範囲第１項記
載の装置。 ３ 前記ワイヤの線径が0.08〜2.0mmであること
を特徴とする特許請求の範囲第１項または第２項
記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62119372A JPS63283173A (ja) | 1987-05-15 | 1987-05-15 | 製膜装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62119372A JPS63283173A (ja) | 1987-05-15 | 1987-05-15 | 製膜装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283173A JPS63283173A (ja) | 1988-11-21 |
| JPH0533833B2 true JPH0533833B2 (ja) | 1993-05-20 |
Family
ID=14759875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62119372A Granted JPS63283173A (ja) | 1987-05-15 | 1987-05-15 | 製膜装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083984A (ja) * | 2000-09-08 | 2002-03-22 | National Institute Of Advanced Industrial & Technology | 太陽電池およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2782273B2 (ja) * | 1990-09-07 | 1998-07-30 | 鐘淵化学工業株式会社 | パターン化薄膜の形成に用いる基板保持治具 |
| EP2450964A4 (en) * | 2009-06-30 | 2013-11-06 | Lg Innotek Co Ltd | PHOTOVOLTAIC POWER GENERATION DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
-
1987
- 1987-05-15 JP JP62119372A patent/JPS63283173A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083984A (ja) * | 2000-09-08 | 2002-03-22 | National Institute Of Advanced Industrial & Technology | 太陽電池およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63283173A (ja) | 1988-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4713518A (en) | Electronic device manufacturing methods | |
| US4351894A (en) | Method of manufacturing a semiconductor device using silicon carbide mask | |
| US6278053B1 (en) | Decals and methods for providing an antireflective coating and metallization on a solar cell | |
| US4680855A (en) | Electronic device manufacturing methods | |
| US5089293A (en) | Method for forming a platinum resistance thermometer | |
| JPH0533833B2 (ja) | ||
| US4719442A (en) | Platinum resistance thermometer | |
| US6184058B1 (en) | Integrated thin film solar battery and method for fabricating the same | |
| US5124269A (en) | Method of producing a semiconductor device using a wire mask having a specified diameter | |
| JPS56100451A (en) | Manufacture of electrode of semiconductor device | |
| US5238879A (en) | Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| JP3182323B2 (ja) | マスク | |
| AU584632B2 (en) | Platinum resistance thermometer | |
| JPH0210719A (ja) | 薄膜半導体デバイス用粗結晶構造を有する多結晶層の製法 | |
| JPH0666276B2 (ja) | 薄膜生成用マスク | |
| JPS60117684A (ja) | 非晶質シリコン太陽電池の製造方法 | |
| JPS6216509A (ja) | 半導体装置用基板の製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2782273B2 (ja) | パターン化薄膜の形成に用いる基板保持治具 | |
| JPS63274183A (ja) | 透明基板上の金属膜のパタ−ニング方法 | |
| JPS6341083A (ja) | 薄膜半導体素子の製造方法 | |
| JPS6352480A (ja) | 半導体装置の製造方法 | |
| JPS5958873A (ja) | 薄膜２極素子 | |
| JPH0263846A (ja) | サーマルヘッドの製造方法 |