JPS6216509A - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JPS6216509A JPS6216509A JP15573585A JP15573585A JPS6216509A JP S6216509 A JPS6216509 A JP S6216509A JP 15573585 A JP15573585 A JP 15573585A JP 15573585 A JP15573585 A JP 15573585A JP S6216509 A JPS6216509 A JP S6216509A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- annealing
- semiconductor film
- substrate holder
- holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、絶縁基板上に薄膜トランジスタ（ＴＩＦＴ
）ｔ−製作する際に、より結晶性の良い半導体膜が得ら
れる半導体装置用基板の製造方法に関する。
）ｔ−製作する際に、より結晶性の良い半導体膜が得ら
れる半導体装置用基板の製造方法に関する。
〔発明の′ｊａ！！］
この発明は透明絶縁基板上の半導体膜をビームアニール
する際に、状面に凹凸のある基板ホルダーを用いて、半
導体膜とホルダーの凸部とを接触させて、アニール時の
半導体膜中の温度分布を改善し、より良い結晶が得られ
るようにしたものである。
する際に、状面に凹凸のある基板ホルダーを用いて、半
導体膜とホルダーの凸部とを接触させて、アニール時の
半導体膜中の温度分布を改善し、より良い結晶が得られ
るようにしたものである。
従来、第２図−）のようにａ数基板上に堆積した半導体
膜は、ビームアニールにより溶融再結晶する際に、第２
図（６）に示すようにビーム周辺の温度の低い部分から
結晶化するため、結晶粒が十分大きくならなかった。
膜は、ビームアニールにより溶融再結晶する際に、第２
図（６）に示すようにビーム周辺の温度の低い部分から
結晶化するため、結晶粒が十分大きくならなかった。
従来の方法では、艶禄基板上９′！！ｆ−導体漢をビー
ムアニールしても、再結晶時の半導体膜の温度分布に問
題があり、結晶粒が十分大きくならないという欠点があ
った。
ムアニールしても、再結晶時の半導体膜の温度分布に問
題があり、結晶粒が十分大きくならないという欠点があ
った。
本発明は上記の問題点ＫＭ決するために１表面に凹凸の
ある基板ホルダーの凸部と半導体膜とを接触させてビー
ムアニールすることにより、第１図い、（−）に示すよ
うに、再結晶時の半導体膜中の温度分布を改善する。
ある基板ホルダーの凸部と半導体膜とを接触させてビー
ムアニールすることにより、第１図い、（−）に示すよ
うに、再結晶時の半導体膜中の温度分布を改善する。
ｉ１１！り、（＃）に示すように、基板ホルダー１の凸
部と半導体膜３との間に保護膜４をはさんで接触した時
、ビームアニール後再結晶する時の半導体膜８の温度分
布は第１図（６）のようになり、ビームの中心部から結
晶化するため、結晶性が良くなる。
部と半導体膜３との間に保護膜４をはさんで接触した時
、ビームアニール後再結晶する時の半導体膜８の温度分
布は第１図（６）のようになり、ビームの中心部から結
晶化するため、結晶性が良くなる。
以下図面によって本発明の例を説明する。第１図ｎ）は
本発明のアニール方法を説明するための第１実施例の平
面図で第１図の）は第１図ｂ）のムーＡ’線に沿った断
面図である。基板ホルダー１の材料は、熱伝導率が高く
、半導体膜３がビームアニールで溶融した時に、変形し
ないものであれば良い、例としては、シリコンや石英、
／Ｘ融点金属であるクロム、モリブデンなどがある。凸
部のパターニングはフォトリソ技術で作ることができる
。また平担なホルダーに凸部に使用したい材料を堆積し
た後、フォトリソ技術でパターニングして凹凸を設ける
とともできる。すなわちシリコン基板上にモリブデンを
スパッタ法または蒸着法によりモリブデンを０．５μｍ
から１０ ｐ ｍ堆積した後、パターニングする方法で
ある。次にビームアニールする基板の作製方法について
説明する。透明絶縁基板２の例としては１石英や無アル
カリガラスやガラス謀面に杷緑物をコートしてガラスか
らの不純物の拡散を防止するものなどがある。半導体膜
８の材料には、多結晶シリコン、アモルファスシリコン
（ａ−Ｂｉ］ 、ゲルマニウムなどがあり。
本発明のアニール方法を説明するための第１実施例の平
面図で第１図の）は第１図ｂ）のムーＡ’線に沿った断
面図である。基板ホルダー１の材料は、熱伝導率が高く
、半導体膜３がビームアニールで溶融した時に、変形し
ないものであれば良い、例としては、シリコンや石英、
／Ｘ融点金属であるクロム、モリブデンなどがある。凸
部のパターニングはフォトリソ技術で作ることができる
。また平担なホルダーに凸部に使用したい材料を堆積し
た後、フォトリソ技術でパターニングして凹凸を設ける
とともできる。すなわちシリコン基板上にモリブデンを
スパッタ法または蒸着法によりモリブデンを０．５μｍ
から１０ ｐ ｍ堆積した後、パターニングする方法で
ある。次にビームアニールする基板の作製方法について
説明する。透明絶縁基板２の例としては１石英や無アル
カリガラスやガラス謀面に杷緑物をコートしてガラスか
らの不純物の拡散を防止するものなどがある。半導体膜
８の材料には、多結晶シリコン、アモルファスシリコン
（ａ−Ｂｉ］ 、ゲルマニウムなどがあり。
堆積方法には、スパッタ法、減圧ＯＶＤ法、プラズマＯ
’ＶＤ法などがある。ここではα−ａ４−６プラズマＯ
ＶＤ法で堆積する方法について説明する。堆積温度は室
温から約８００℃の間で行い。原料ガスはおもにシラン
（＃４Ｈ番］またはジシラン（Ｓ４ｍｌ’ｌ５）ｔ−使
用する。膜厚は０．０５μ−からＩＩｔｓの間に設定す
る。次に保ＩＪＪｉ１４について説明する。この膜は、
ビームアニールにより半導体８が溶融した際に、ホルダ
ー１と直接触れて変形したり何者したりしないように設
けるものであり、材料例としては、窒化シリコン（ａｊ
Ｎｚ］ 、酸化シリコン（８４０ｇ）や高融点金属のク
ロム、モリブデンなどが考えられる。堆積方法は、蒸着
法、スパッタ法やＯ”ｌＤ法があり、膜厚は０．０２μ
情から１μ鵠の間で設定する。またこの保護膜４は、基
板ホルダー１側にめってもより。
’ＶＤ法などがある。ここではα−ａ４−６プラズマＯ
ＶＤ法で堆積する方法について説明する。堆積温度は室
温から約８００℃の間で行い。原料ガスはおもにシラン
（＃４Ｈ番］またはジシラン（Ｓ４ｍｌ’ｌ５）ｔ−使
用する。膜厚は０．０５μ−からＩＩｔｓの間に設定す
る。次に保ＩＪＪｉ１４について説明する。この膜は、
ビームアニールにより半導体８が溶融した際に、ホルダ
ー１と直接触れて変形したり何者したりしないように設
けるものであり、材料例としては、窒化シリコン（ａｊ
Ｎｚ］ 、酸化シリコン（８４０ｇ）や高融点金属のク
ロム、モリブデンなどが考えられる。堆積方法は、蒸着
法、スパッタ法やＯ”ｌＤ法があり、膜厚は０．０２μ
情から１μ鵠の間で設定する。またこの保護膜４は、基
板ホルダー１側にめってもより。
次に半導体Ｓのビームアニール方法について説明する。
ビームアニールに際して、基板ホルダー１と半導体膜８
との密着性は、アニール時の温度分布を制御する上で重
要な要素であるため、真空でチャッキングして固定した
方が良い。
との密着性は、アニール時の温度分布を制御する上で重
要な要素であるため、真空でチャッキングして固定した
方が良い。
了ニール方法は、第１図の）に示すように透明絶縁基板
２の裏面からビーム５を照射する。ビームの種類は、レ
ーザビーム、電子ビーム、ＵＶランプなどあるが、透明
絶縁基板２を透過することが必要であり、ここでは、ア
ルゴンレーザビームを使って、１−Ｂ８１’！ｅアニー
ルする方法について説明する。一般にプラズマＯＶＤ法
で堆積し九〇−ｓ４は膜中に水素ガスが含まれているた
め、このガスを除去する了ニールを行うことで再結晶ア
ニール後の結晶性が良くなる。アニール方法は。
２の裏面からビーム５を照射する。ビームの種類は、レ
ーザビーム、電子ビーム、ＵＶランプなどあるが、透明
絶縁基板２を透過することが必要であり、ここでは、ア
ルゴンレーザビームを使って、１−Ｂ８１’！ｅアニー
ルする方法について説明する。一般にプラズマＯＶＤ法
で堆積し九〇−ｓ４は膜中に水素ガスが含まれているた
め、このガスを除去する了ニールを行うことで再結晶ア
ニール後の結晶性が良くなる。アニール方法は。
水素ガスが約５００℃以上で除去できることが知られて
おり、この温度以上になる了ニール方法であればどの方
法でも可能である。またこのアニールは、半導体膜８と
基板ホルダー１とを密層させる前に行なっても良い。−
例としては、真空または不活性ガス雰囲気中で、ａ−Ｂ
ｔが溶融しない程度のエネルギー密度で行う、アニール
条件の一例トしては、パワー１２Ｗ、ビーム径８４０μ
漢。
おり、この温度以上になる了ニール方法であればどの方
法でも可能である。またこのアニールは、半導体膜８と
基板ホルダー１とを密層させる前に行なっても良い。−
例としては、真空または不活性ガス雰囲気中で、ａ−Ｂ
ｔが溶融しない程度のエネルギー密度で行う、アニール
条件の一例トしては、パワー１２Ｗ、ビーム径８４０μ
漢。
走査速度５ ｃＮ／ ａｇｅで行う０次に再結晶化のア
二−ル方法は、前記の水素ガス除去アニール同様真空ま
たは不活性ガス雰囲気中でアルゴンレーザを使って行う
。ここでビーム６のビーム幅は、少なくとも基板ホルダ
ー１の凸部の幅よりも大きくし、走査方向をよ第１図６
）のビーム走査方向６のように基板ホルダー１の凸部に
沿って走査させる。アニール条件の例としては、パワー
１３Ｗ、ビーム径１８０ μｔｒｃ Ｊ走査速度５０
ｃｍ ／ ｓａｃがある。この結果、再結晶時の半導体
ｔ！！Ｘ８の温度分布は第１図（イ）の各部分に対応し
て第１図りのようになり、溶融部分の中央部から結晶化
する九めｅ ＠ ２図の従来方法に比べて結晶粒が大き
くなり、結晶性が向上する。以上のような了ニール後で
きた第１図（６）に示すような基板にＴＰＴなどのデバ
イスを製作した時に、高移動度で電気的特性のすぐれた
ものができる。、上記のような基板ホルダー１を用いた
了ニール方法で他の例も渦見られるので説明する。
二−ル方法は、前記の水素ガス除去アニール同様真空ま
たは不活性ガス雰囲気中でアルゴンレーザを使って行う
。ここでビーム６のビーム幅は、少なくとも基板ホルダ
ー１の凸部の幅よりも大きくし、走査方向をよ第１図６
）のビーム走査方向６のように基板ホルダー１の凸部に
沿って走査させる。アニール条件の例としては、パワー
１３Ｗ、ビーム径１８０ μｔｒｃ Ｊ走査速度５０
ｃｍ ／ ｓａｃがある。この結果、再結晶時の半導体
ｔ！！Ｘ８の温度分布は第１図（イ）の各部分に対応し
て第１図りのようになり、溶融部分の中央部から結晶化
する九めｅ ＠ ２図の従来方法に比べて結晶粒が大き
くなり、結晶性が向上する。以上のような了ニール後で
きた第１図（６）に示すような基板にＴＰＴなどのデバ
イスを製作した時に、高移動度で電気的特性のすぐれた
ものができる。、上記のような基板ホルダー１を用いた
了ニール方法で他の例も渦見られるので説明する。
本発明の第２実施例を示す第８図は、基板ホルダー１の
凸部の形状全三角形にしたものであり。
凸部の形状全三角形にしたものであり。
基板ホルダー１の熱伝導率が大きく、レーザのビーム幅
が小さい場合など有効な方法である。また半導体膜３と
の接触面積が小さいため、アニール後基板ホルダー１と
半導体膜８が密層してとれなくなるトラブルは減少する
。
が小さい場合など有効な方法である。また半導体膜３と
の接触面積が小さいため、アニール後基板ホルダー１と
半導体膜８が密層してとれなくなるトラブルは減少する
。
本発明の第８の実施例を示す第４図ｂ）−（ｃ）は。
半導体膜８と基板ホルダー１の凸部を同じようにパター
ニングし９両者の凸部を密層させて〔第４図（社）参照
〕その後ビームアニールを行う方法である。なお、第４
図の）は第４図上）のＢ−Ｂ ｌ線断面図である。ここ
で基板ホルダー１の凸部の面積は、接触する島状半導体
膜３１よりも小さくして温度分布を第１図（−）のよう
にし、アニール時に島状半導体膜３１の中心部分から再
結晶化が進むようにする。この結果第４図（ｃ）に示す
ように島状半導体膜３１は結晶化される。
ニングし９両者の凸部を密層させて〔第４図（社）参照
〕その後ビームアニールを行う方法である。なお、第４
図の）は第４図上）のＢ−Ｂ ｌ線断面図である。ここ
で基板ホルダー１の凸部の面積は、接触する島状半導体
膜３１よりも小さくして温度分布を第１図（−）のよう
にし、アニール時に島状半導体膜３１の中心部分から再
結晶化が進むようにする。この結果第４図（ｃ）に示す
ように島状半導体膜３１は結晶化される。
本発明の第４の実施例を示す第５図は、半導体膜８ｔ−
堆積した基板がビームに対して不透明基板２１である場
合に、透明基板ホルダー１１ヲ用いて。
堆積した基板がビームに対して不透明基板２１である場
合に、透明基板ホルダー１１ヲ用いて。
ホルダー側からビーム６を照射してアニールする方法で
ある。
ある。
一例としては、ビーム５としてアルゴンレーザを使用し
、不透明基板２１にシリコン基板上に酸化膜などの絶Ｒ
膜を０．５μ慣から８μ慣堆積したものを用いて、透明
基板ホルダー１１に石英などのガラスを使用してホルダ
ー側から半導体１！Ｘ８のα−゛ａ ４ ＜了ニールす
れば、再結晶時の温度分布は第１図（−）のようになる
ため、第１図の了ニール方法と同様の結晶性の膜が得ら
れる。
、不透明基板２１にシリコン基板上に酸化膜などの絶Ｒ
膜を０．５μ慣から８μ慣堆積したものを用いて、透明
基板ホルダー１１に石英などのガラスを使用してホルダ
ー側から半導体１！Ｘ８のα−゛ａ ４ ＜了ニールす
れば、再結晶時の温度分布は第１図（−）のようになる
ため、第１図の了ニール方法と同様の結晶性の膜が得ら
れる。
この発明は以上いくつかの例で説明したように、状面に
凹凸のある基板ホルダーを用いて、半導体膜とホルダー
の凸部とを接触させて、アニールすることにより、再結
晶時の半導体膜中の温度分Ｐを制御し、改善させること
で、従来よりもより結晶性を向上させられるという効果
がある。
凹凸のある基板ホルダーを用いて、半導体膜とホルダー
の凸部とを接触させて、アニールすることにより、再結
晶時の半導体膜中の温度分Ｐを制御し、改善させること
で、従来よりもより結晶性を向上させられるという効果
がある。
第１図に）〜（３）は本発明のアニールを行う第１実施
例の工程を示す図、第２図６）は従来のアニール方法上
説明するための断面図、第２図の）はアニール時の半導
体膜８の温度分布全説明するための特性図である。第８
図は本発明のアニールを行うための第２の実施例を示す
断面図である。第４図ら）〜Ｇ））は本発明の了ニール
に行うための第８の実施例の工程を示す図、第５図は本
発明のアニールを行うための第４の実施例を示す断面図
である。 １０．基板ホルダー、２．。透明絶縁基板３０．半導体
膜、 ４０．保護膜 ５０．ビーム ６１．ビーム走査方向お０．結晶
化した半導体膜 以上 ↓ ↓ ↓ Ｓ＼６ヒ′−ム涜２【方向ト
ー５ビーム Ｆ−５ 第 ７ 図 １トー５ アニールと行うＴζめＬｒ＞第１の ＊比別の工程と示す図 第１図 従来のヒーム了ニールと！所千るための図第２図 アニールと行うはめ０第２の実施例のエイ！とホ↑図第
３図 第４図
例の工程を示す図、第２図６）は従来のアニール方法上
説明するための断面図、第２図の）はアニール時の半導
体膜８の温度分布全説明するための特性図である。第８
図は本発明のアニールを行うための第２の実施例を示す
断面図である。第４図ら）〜Ｇ））は本発明の了ニール
に行うための第８の実施例の工程を示す図、第５図は本
発明のアニールを行うための第４の実施例を示す断面図
である。 １０．基板ホルダー、２．。透明絶縁基板３０．半導体
膜、 ４０．保護膜 ５０．ビーム ６１．ビーム走査方向お０．結晶
化した半導体膜 以上 ↓ ↓ ↓ Ｓ＼６ヒ′−ム涜２【方向ト
ー５ビーム Ｆ−５ 第 ７ 図 １トー５ アニールと行うＴζめＬｒ＞第１の ＊比別の工程と示す図 第１図 従来のヒーム了ニールと！所千るための図第２図 アニールと行うはめ０第２の実施例のエイ！とホ↑図第
３図 第４図
Claims (3)
- （１）透明絶縁基板表面上の半導体膜をビームエネルギ
ーによりアニールするに際し、表面に凹凸のある基板ホ
ルダーを用い前記半導体膜と前記ホルダーの凸部とを接
触させ、前記透明基板の裏側からエネルギーを照射し、
前記半導体膜をアニールすることを特徴とする半導体装
置用基板の製造方法。 - （２）前記半導体膜と前記基板ホルダーとの間に前記半
導体膜よりも高融点の薄膜を挿入することを特徴とする
特許請求の範囲第１項記載の半導体装置用基板の製造方
法。 - （３）前記基板ホルダーの凹凸の凸部の間隔がビーム径
よりも小さいことを特徴とする特許請求の範囲第１項ま
たは第２項記載の半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15573585A JPS6216509A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15573585A JPS6216509A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216509A true JPS6216509A (ja) | 1987-01-24 |
Family
ID=15612301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15573585A Pending JPS6216509A (ja) | 1985-07-15 | 1985-07-15 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216509A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219798A (en) * | 1989-09-22 | 1993-06-15 | Kabushiki Kaisha Toshiba | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US6518548B2 (en) | 1997-04-02 | 2003-02-11 | Hitachi, Ltd. | Substrate temperature control system and method for controlling temperature of substrate |
-
1985
- 1985-07-15 JP JP15573585A patent/JPS6216509A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5219798A (en) * | 1989-09-22 | 1993-06-15 | Kabushiki Kaisha Toshiba | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring |
| US6518548B2 (en) | 1997-04-02 | 2003-02-11 | Hitachi, Ltd. | Substrate temperature control system and method for controlling temperature of substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS60105216A (ja) | 薄膜半導体装置の製造方法 | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP2817613B2 (ja) | 結晶シリコン膜の形成方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP3404766B2 (ja) | 半導体装置の製造方法 | |
| JP2706770B2 (ja) | 半導体基板の製造方法 | |
| JPS6347256B2 (ja) | ||
| JP2779033B2 (ja) | 多結晶Ｓｉ薄膜の成長方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPH0442358B2 (ja) | ||
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS62254466A (ja) | 薄膜半導体装置の製造方法 | |
| JPH027414A (ja) | Ｓｏｉ薄膜形成方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2892321B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02208942A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61184813A (ja) | 半導体装置用基板の製造方法 | |
| JPS62219669A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0287519A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 |