JPH0533863B2

JPH0533863B2 -

Info

Publication number: JPH0533863B2
Application number: JP61272038A
Authority: JP
Inventors: Hooru Dankanson Jei; Randooru Myuree Maaku
Original assignee: HEIZU MAIKUROKONPYUUTA PURODAKUTSU Inc
Current assignee: HEIZU MAIKUROKONPYUUTA PURODAKUTSU Inc
Priority date: 1985-11-18
Filing date: 1986-11-17
Publication date: 1993-05-20
Also published as: US4700358A; ES2000415A4; EP0224149A3; DE3650672D1; EP0545907B1; JPS62183244A; CN1004854B; DE3650672T2; EP0545907A3; JPH01105645A; AU609641B2; DE224149T1; AU6497186A; DE3689968T2; CN86107797A; EP0545907A2; DE545907T1; CA1251263A; AU593592B2; DE3689968D1

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、同期および非同期通信方法による情
報の伝送に関する。特に、本発明は、非同期−同
期データ書式変換および同期−非同期データ書式
変換を行うマイクロプロセツサを使用し、同期お
よび非同期的な方法によつて、データを選択的に
伝送するための改良装置に関する。

（従来の技術、および、発明が解決しようとする
問題点）モデム（変復調器）は、音声帯域電話回線を通
じてデジタル計算機間の通信を可能にする装置で
ある。多くのデジタル通信方式は、非同期データ
伝送を使用するが、同期データ伝送を使用して通
信を行う計算機も多数ある。同期データ伝送は、
それ自体に問題はない。これは、同期伝送と非同
期伝送との両方を提供する市販を装置があるため
である。

非同期通信において、文字は、所定の文字書式
に基づき、多数のビツトを順次に伝送することに
より送られる。代表的な文字書式において、最初
のビツトは、スタートビツトと呼ばれ、その後に
データ伝送が続くことを受信者に知らせる。次の
７ビツトは、データビツトと呼ばれ、伝送される
文字を表す。その次のビツトは、パリテイビツト
であることが多く、これはデータビツト中のエラ
ーを検査するために使用される。最後のビツト
は、ストツプビツトと呼ばれ、受信者にデータ伝
送が終わつたことを知らせる。このように、各メ
ツセージは一つの文字を含む。その次の文字につ
いても前記のシーケンスが実行され、さらにすべ
ての文字が送られるまでそのシーケンスが続行さ
れる。文字は、例えば、字であり、数字であり、
句読点であり、または制御情報である。

多くの文字書式が使用されている。一般に、デ
ータビツトの数は５、６、７、または８であり、
パリテイビツトは偶数、奇数、またはパリテイ無
し、あるいは省略され、ストツプビツトは１、
１・1/2、または２である。また、データ伝送速
度は、一般に110、150、300、600、1200、2400、
4800、9600、19200ビツト秒（bps）のいずれか
である。

二つの装置が通信を行うためには、それらは、
同一の文字書式と同一bpsのデータ伝送速度を使
用する必要がある。

同期通信において、メツセージは多くの文字を
含んでおり、たつた一つの文字を含んでいるので
はない。代表的な同期メツセージ書式において、
最初の８ビツトは一般に開始フラグと呼ばれ、メ
ツセージの開始を知らせるものである。次の８ビ
ツトは、アドレスビツトであり、メツセージが送
られるべき局を示す。次の一連のビツトは、伝送
される文字または情報を表す。これら一連のもの
は、合理的な長さを持つており、実際には、エラ
ーが発生する以前に通常に受信されるであろうビ
ツトの数によつてのみその長さが制限される。そ
れらの後に続く16ビツトは、フレーム検査シーケ
ンスビツトであり、エラーを検出するために使用
される。最後の８ビツトは、メツセージの終わり
を知らせるものであり、一般に終了フラグと呼ば
れる。このように、各メツセージは、多くの文字
を含むことができる。

非同期通信と同様に、同期通信においても、各
種の異なるメツセージ書式とデータ伝送速度とが
一般に使用されており、通信を行う二つの装置
は、同一のメツセージ書式と同一のビツト速度と
を使用しなければならない。

コンピユータには、通信カード用のスロツトを
備えているものである。利用者は、このスロツト
にモデム器接続用のシリアル通信カード、または
完成モデムを含むカードを挿入できる。一般に、
このようなカードは、非同期通信のみを支援して
おり、ナシヨナルセミコンダクタ社（カリフオル
ニア州サンタクララ）製のINS8250Aなどの非同
期通信要素と、マイクロプロセツサと、電話回線
を通じて信号を送受信するために必要なその他部
品とを備える。コンピユータとそのスロツトに接
続されたカード上の装置との間にインタフエース
は、一般に非同期である。

例えばザイログ社（カリフオルニア州キヤンベ
ル）製のZ8530などの同期／非同期通信制御器を
INS8250Aの代わりに使用することにより、同期
通信と非同期通信との両方を支援するモデムカー
ドを作ることは可能である。ただし、このような
通信制御器は一般に非同期通信要素より高価であ
るため、モデム製造業者は、コストと性能の見合
つた三種類の装置を提供してきた。

モデム製造業者が同期および非同期の両方の性
能を有するモデルの製造を決定したとすれば、競
争力を維持するためにコストまたは利益を切り下
げる必要がある。そうしないと、非同期機能だけ
を必要とするモデムの購入予定者は、非同期のみ
のモデムを低価格で売る他の製造業者の製品を購
入してしまう。また、同期性能を付加することに
より、既存の非同期データ通信プログラムとの互
換性が失われる恐れもある。

モデム製造業者が非同期モデムだけを製造すれ
ば、その業者は、同期および非同期の両方の機能
を必要とするモデムの購入予定者を失うことにな
る。

モデム製造業者が、同期と非同期との二つのモ
デルのモデムを製造すれば、その業者は、一つな
らず二つの生産ラインを稼働するためのコストと
問題点とを負うことになる。

モデム利用者の選択枝は、三つある。つまり、
非同期のみのモデルを購入し同期通信を放棄する
か、同期のみのモデムを購入し非同期通信を放棄
するか高価な同期／非同期モデムを購入するかで
ある。

従つて、非同期通信要素を使用し、同期および
非同期通信の両方を支援し、非同期のみのモデム
に対して価格的に競争力があり、既存の非同期デ
ータ通信プログラムと互換性のあるモデムが求め
られる。

また、同期通信書式において、データは、前記
したように、全メツセージについて確実にデータ
が準備されるような速度で供給されなければなら
ない。また、同期／非同期通信に対して標準イン
タフエースを提供し、利用者が、その使用するモ
デム装置とは独立して、わずかの簡単な規則に従
うことにより、容易に同期または非同期通信を実
行できることが望まれる。

（問題点を解決するための手段）本発明は、かかる改良モデムを提供するもので
ある。

一般に本発明は、モデムにおいて、非同期通信
に必要な部品のみを使用することにより、同期お
よび非同期通信の両方を実行でき、かつ既存の非
同期データ通信プログラムとの互換性を維持でき
るような装置及び方法を提供する。

また、本発明は、マイクロプロセツサおよび非
同期通信要素が、同期および非同期通信の両方に
必要な書式信号と制御信号とプロトコル信号とを
発生しかつ応答するような方法を提供する。

詳細には、本発明は、並列バス入出力（Ｉ／
Ｏ）ボートと直列Ｉ／Ｏボートとを有するモデム
が直列Ｉ／Ｏボートにおいて同期および非同期通
信の両方を支援できる方法および装置を提供す
る。これは、非同期通信要素を使用して、並列バ
スとのインタフエースを実現することにより、ま
たマイクロプロセツサを使用して、非同期通信要
素に対するデータの流れを制御し、かつプロトコ
ル情報を付加し、除去し、またこれに応答し、さ
らに直列Ｉ／Ｏポートインタフエース装置（モデ
ム器）に対するデータの流れを制御することによ
り実現される。

さらに詳細には、本発明は、非同期通信に求め
られるスタートビツトとストツプビツトとパリテ
イビツトとを付加あるいは除去し、かつ同期通信
のある形式において求められるゼロビツトを付加
あるいは除去する方法および装置を提供する。

従つて本発明の目的は、非同期通信要素とプロ
セツサとモデム器とが同期および非同期通信の両
方を実行できる手段を提供することである。

本発明の他の目的は、同期／非同期通信要素を
使用するモデムよりも低コストにおいて同期およ
び非同期通信の両方を実行可能なモデムを提供す
ることである。

本発明の他の目的は、数種の異なる同期データ
書式において選択的に通信を実行できるモデムを
提供することである。

本発明の他の目的は、同期通信を制御するため
に独特の方法で非同期通信制御回線を使用するこ
とである。

本発明の他の目的は、原データの流れを保存す
るような方法において、第１の地点において同期
通信データの流れにモデム制御命令を挿入し、第
２の地点においてデータの流れから前記モデム制
御命令を除去することのできる手段を提供するこ
とである。

本発明の他の目的は、原データの流れを保存す
るような方法において、第１の地点において同期
通信データの流れにモデムパラメータ状態ワード
を挿入し、第２の地点においてデータの流れから
前記モデムパラメータ状態ワードを除去すること
のできる手段を提供することである。

（実施例）図面に基づき本発明の好適実施例を詳細に説明
する。図中、同一符号は、同一部品を示す。第１
図は、本発明の好適実施例を示す概略図である。

外部装置９は、コンピユータ、プロセツサ、デ
ータ端末装置などの計算機類である。本発明の好
適実施例は、IBMパーソナルコンピユータと共
に使用する設計とした。従つて、外部装置９は、
好適実施例において、IBM・PCである。IBM・
PCのバス構造や信号タイミングの詳細は、当業
者によく知られたものであり、1984年４月発行の
「IBM・PCテクニカルリフアレンスマニユアル」
に説明されている通りである。このマニユアル
は、参考として本明細書にも取り入れた。

外部装置９は、データおよびコマンドを伝送す
るための入出力バス（Ｉ／Ｏバス）１０を有す
る。Ｉ／Ｏバス１０のデータバス１１は、８ビツ
ト並列ワードを伝送するための８本の導線からな
る。データバス１１は、双方向トライステートバ
ツフア１２のＩ／ＯポートＡに接続される。バツ
フア１２はＩ／ＯポートＢは、８ビツトデータバ
ス１３を介して、汎用非同期受送信器（UART）
１８のＩ／ＯポートのラインＤ０〜Ｄ７に接続さ
れる。UART１８は、通常、非同期通信要素
（ACE）とも呼ばれる。好適実施例において、
UART１８は、ナシヨナルセミコンダクタ社
（カリフオルニア州サンタクララ）製の
INS8250Aである。UART１８の動作の詳細およ
び内部構造は、当業者によく知られており、製造
会社であるナシヨナルセミコンダクタ社発行の文
書も揃つているため、ここでは触れない。

アドレスバス１４は、アドレスデコーダ１６の
入力に接続される。許可信号線１５は、アドレス
デコーダ１６の許可入力に接続される。アドレス
デコーダ１６の出力は、導線１７を介して、バツ
フア１２の否定許可入力に接続されてバツフア１
２の出力を許可すると共に、UART１８の否定
チツプセレクト２（CS2）入力に接続される。
UART１８のチツプセレクト０および１（CS0お
よびCS1）入力は、導線３８を介して、論理１に
接続される。

アドレスバス２０は、UART１８のアドレス
入力Ａ０〜Ａ２に接続される。これにより外部装
置９は、UART１８のレジスタを選択し、それ
に対するデータの読み取りまたは書き込みが可能
となる。データ入力ストローブ（DISTR）導線
２２は、UART１８の否定データ入力ストロー
ブ入力に接続される。データ出力ストローブ
（DOSTR）導線２１は、UART１８の否定デー
タ出力ストローブ入力に接続される。UART１
８の否定アドレスストローブ（ADS）入力と、
正常データ入力ストローブ入力と、正常データ出
力ストローブ入力と、否定データセツトレデイ入
力とは、導線１９を介し論理０に接続される。

当業者には明らかであるが、データバス１１
と、アドレスバス１４，２０と、アドレス許可信
号線１５と、導線２１，２２上のデータストロー
ブとは、直通方式で使用され、外部装置９と
UART１８との間のデータ転送を行う。

UART１８は、11個のアクセス可能レジスタ
を持つている。これは、当業者に知られており、
またUART１８についての製造社の仕様書にも
記載されている。外部装置９は、これらレジスタ
にデータを書き込むことによつてUART１８に
コマンドを送るとともに、これらレジスタに記憶
されているデータを読むことによつてUART１
８の状態を読み取る。

UART１８のドライバ禁止（DDIS）出力は、
導線２５を介して、バツフア１２のデータ方向
（DIR）入力と、割込論理回路２４の第１入力と
に接続される。UART１８は、データがUART
１８のデータポートＤ０〜Ｄ７から読み取られる
場合、導線２５に論理０を置く。導線２５上の論
理０は、バツフア１２に対し、ポートＢが入力で
ありポートＡが出力であることを示す。また、導
線２５上の論理０は、割込論理回路２４を使用禁
止にする。導線２５上の論理１は、UART１８
から外部装置９へのデータ転送を許可すると共
に、割込論理回路２４を使用許可とする。製造者
の仕様書から分かるように、UART１８のDDIS
出力は、データがUART１８からデータバス１
３へ読み出される場合、論理０である。

UART１８の否定第２出力（UOT２）と割込
出力（INT）とは、各々導線２７，２６を介し
て、トライステート割込論理回路２４の第２入力
および第３入力に接続される。UART１８が導
線２７上に論理１を置くと、割込論理回路２４
は、高インピーダンス出力を持つようになる。
UART１８が導線２５に論理１を置き導線２７
に論理０を置くと、割込論理回路２４の出力は、
UART１８の割込出力に従う。割込論理回路２
４の出力は、導線２３を介してバス１０に接続さ
れる。UART１８により導線２７上に置かれた
OUT２信号は、UART１８に対する外部装置９
からのコマンドにより制御される。このため、外
部装置９は、UART１８の割込機能の使用を許
可または禁止できる。

バス１０のリセツト導線３０は、UART１８
のリセツト入力と、リセツト論理回路３１の第１
入力とに接続される。UART１８の否定第１出
力（UOT１）は、導線３２を介して、リセツト
論理回路３１の第２入力に接続される。リセツト
論理回路３１の出力は、導線３３によつて、プロ
セツサ４７の否定リセツト入力と、復号論理／ラ
ツチ回路７７の否定リセツト入力とに接続され
る。導線３０上に論理１があれば、UART１８
と、プロセツサ４７と、復号論理／ラツチ回路７
７とがリセツトされる。

また、外部装置９は、UART１８にコマンド
を送り、導線３２に論理０を置かせて、プロセツ
サ４７と復号論理／ラツチ回路７７とをリセツト
される。リセツト論理回路３１は、導線３０に論
理１がある場合、または導線３２に論理０がある
場合、単一の10μsのパルス出力を提供する。リセ
ツト論理回路３１の構成方法は、当業者によく知
られている。

クロツク４２の第１出力は、導線４１を介して
UART１８の入力XTAL１に接続される。この
第１出力の周波数は、好適実施例において、
1.843MHzである。クロツク４２の第２出力は、
導線４３を介して、プロセツサ４７の入力
XTAL１に接続される。この第２の出力の補助
出力は、導線４４により、プロセツサ４７の入力
XTAL２に接続される。好適実施例において、
この第２出力の周波数は、7.372MHzである。

プロセツサ４７は、ザイログ社（カリフオルニ
ア州、キヤンベル）製のZ8681などのマイクロプ
ロセツサである。プロセツサ４７は、４個の８ビ
ツトポートを有する。これらは、ポート０（Ｐ０
０〜Ｐ０７）、ポート１（Ｐ１０〜Ｐ１７）、ポー
ト２（Ｐ２０〜Ｐ２７）、およびポート３（Ｐ３
０〜Ｐ３７）である。Z8681の動作の詳細は、製
造者が開示している。

UART１８の非同期直列データ出力（SOUT）
は、導線３５を介して、プロセツサ４７の入力Ｐ
３０と、４入力１出力デユアルマルチプレクサ５
６の入力Ｙ０とに接続される。プロセツサ４７の
出力Ｐ２０は、導線５０によつて、マルチプレク
サ５６の入力Ｙ１およびＹ２に接続される。マル
チプレクサ５６の入力Ｙ３は、導線５１によつ
て、論理１に接続される。マルチプレクサ５６の
出力Ｙは、導線５７によつて、モデム器６０の送
信データ入力（CTXD）に接続される。

モデム器６０の入力CTXDに与えられるデー
タは、UART１８からのデータSOUTか、プロ
セツサ４７からのデータＰ２０か、導線５１上の
論理１かから選択できることが容易に分かる。伝
送しようとするデータとその経路とがこのように
選択できるので、データの非同期伝送および同期
伝送の両方について、適切な書式およびプロトコ
ルの選択が可能である。

モデム器６０の受信データ出力（CRXD）は、
導線５５を介して、プロセツサ４７の入力Ｐ２７
と、マルチプレクタ５６の入力Ｘ０，Ｘ２とに接
続される。プロセツサ４７の出力Ｐ３７は、導線
５２によつて、マルチプレクサ５６の入力Ｘ１，
Ｘ３に接続される。マルチプレクサ５６の出力Ｘ
は、導線３４によつて、UART１８の非同期直
列データ入力（SIN）に接続される。

モデム器６０の受信データ出力は、UART１
８の入力SINに直接送るか、またはプロセツサ４
７を介して間接的に送るか、選択できることが容
易に分かる。このように受信データの経路が選択
できるので、データの同期受信および非同期受信
の両方について、適切な書式およびプロトコルの
選択が可能である。

モデム器６０は、モジユレータと、デモジユレ
ータと、クロツクと、動作状態および動作制御論
理と、レジスタとからなる。モデム器６０の構成
方法は、当業者によく知られている。特に、モデ
ム器６０は、現在入手可能なモデムチツプセツト
を利用することができるし、MSIおよびLSI集積
回路を使用して構成することができる。

モデム器６０は、伝送データクロツク
（CTXCLX）と、受信データクロツク
（CRXCLK）との２個のクロツク出力を有する。
受信データクロツクCTXCLXは、導線６４によ
つてプロセツサ４７の入力Ｐ３１に接続され、プ
ロセツサ４７からモデム器６０への送信データの
伝送を同期させるために使用される。受信データ
クロツクCRXCLKは、導線６５によつてプロセ
ツサ４７の入力Ｐ３２に接続され、モデム器６０
からプロセツサ４７への受信データの伝送を同期
させるために使用される。クロツクCTXCLKお
よびCRXCLKは、同期モードでのみ使用される。

プロセツサ４７の出力Ｐ２１およびＰ２２は、
各々導線５３，５４によつて、マルチプレクサ５
６の制御入力Ａ，Ｂに接続される。従つてプロセ
ツサ４７は、同期動作が所望されているか非同期
動作が所望されているかに応じて、マルチプレク
サ５６を動作を制御する。

プロセツサ４７の出力Ｐ２６は、導線６６を介
して、モデム器６０の否定リセツト入力に接続さ
れる。プロセツサ４７の読取り／否定書込み
（Ｒ／Ｗ）出力は、導線６７を介して、読取り／
書込み論理回路７１の第１入力に接続される。プ
ロセツサの否定データストローブ（DS）出力は、
導線７０を介して、読取り／書込み論理回路７１
の第２入力と、復号論理回路７７の否定データス
トローブ（DS）とに接続される。読取り／書込
み論理回路７１の読取り出力は、導線７２によつ
て、モデム器６０の読取り入力に接続される。読
取り／書込み論理回路７１の否定書込み出力は、
導線７３によつて、モデム器６０の否定書込み入
力に接続される。読取り／書込み論理回路７１
は、導線６７上の単一の読取り／書込み信号を、
二つの別個の信号として導線７２，７３に送る。
読取り／書込み論理回路７１は、導線７０上の論
理０によつて許可される。

プロセツサ４７の入出力Ｐ１０〜Ｐ１７は、８
ビツト双方向データバス７４によつて、モデム器
６０の入出力Ｄ０〜Ｄ７と、復号論理回路７７の
アドレス／データバス（ADB）入力と、リード
オンリーメモリ（ROM）９０の出力Ｄ０〜Ｄ７
とに接続される。モデム器６０は、動作状態レジ
スタと動作制御レジスタとを有する。読取り／書
込み論理回路７１と、復号論理回路７７と、デー
タバス７４とは、プロセツサ４７がモデム器６０
に対して読取りおよび書込みを行うことを可能に
し、これによつてモデム器６０の動作をモニタし
制御することが可能になる。

プロセツサ４７の出力Ｐ００〜Ｐ０７は、８ビ
ツトアドレスバス７５によつて、復号論理回路７
７のアドレスバス（AB）と、RAM９５の５個
の最上位ビツトアドレス入力（A8〜A12）とに
接続される。プロセツサ４７の否定アドレススト
ローブ（AS）出力は、導線７６を介して、復号
論理回路７７の否定アドレスストローブ入力に接
続される。復号論理回路７７は、アドレス／デー
タバス７４とアドレスバス７５とにある信号を受
け入れ、数個の出力信号を発生する。

復号論理回路７７の第１制御出力（C1）は、
６ワイヤ導線８７によつて、モデム器６０の６制
御入力に接続される。好適実施例に置いて、これ
ら６個の制御入力は、モデム器６０内の特定のレ
ジスタを選択し使用許可して、読取り動作または
書込み動作を行うために使用される。

復号論理回路７７の第２制御（C2）出力は、
４ワイヤ導線８６によつて、電話回線インタフエ
ース８０の４個の制御入力に制御される。電話回
線インタフエース８０は、電話回線８１へのフツ
クスイツチ（図示せず）接続を制御し、電話回線
８１への他の装置（図示せず）の接続または切断
を行う等の動作をする。

モデム器６０の変調送信データ出力（TXD）
は、導線８２によつて、回線インタフエース８０
の変調送信データ入力（TXD）に接続される。
回線インタフエース８０の変調受信データ出力
（RXD）は、導線８５によつて、モデム器６０の
変調受信データ入力に接続される。回線インタフ
エース８０の電話回線端末（TIPおよびRING）
は、電話回線８１に接続される。電話回線８１
は、双方向直列データ伝送手段であるため、回線
インタフエース８０は、デユプレクサ（図示せ
ず）を含む。このデユプレクサは、電話回線８１
にTXD信号を置くと共に、電話回線８１から
RXD信号を回収する。

モデム器６０は、電話番号のトーンダイヤル用
のデユアルトーン多重周波数（DTMF）トーン
発生器を含む。モデム器６０のDTMF出力は、
導線８３によて、回線インタフエース８０の
DTMF入力に接続される。回線インタフエース
８０は、これらのDTMF信号を電話回線８１に
送る。また、モデム器６０は、電話番号のパルス
ダイヤル用のパルス発生器を含む。モデム器６０
のパルス出力は、導線８４によつて、回線インタ
フエース８０のパルス入力に接続される。回線イ
ンタフエース８０は、これらのパルスダイヤル信
号を電話回線８１に送る。回線インタフエース８
０の構成方法は、当業者によく知られている。

電話回線８１は、遠隔装置１００の電話端末機
に接続される。遠隔装置１００は、一般に、同期
および（または）非同期モデムを設けたデータ端
末装置である。本発明の目的は、外部装置９が同
期または非同期で遠隔装置１００と通信すること
を可能にすることである。

復号論理回路７７は、プロセツサ４７がROM
９０からデータを読み取ることを可能にする。復
号論理回路７７のアドレス出力（A0〜A7）は、
ROMアドレスバス９１によつて、ROM９０の
下位８ビツト（A0〜A7）入力に接続される。復
号論理回路７７の否定チツプ選択出力は、導線９
２を介して、ROM９０の否定チツプ選択入力に
接続される。復号論理回路７７の否定出力許可出
力（OE）は、導線９３によつて、ROM９０の否
定出力許可入力に接続される。復号論理回路７７
は、バス７５上の信号に応じて、バス９１と導線
９２，９３とに適切な信号を与え、プロセツサ４
７がバス７４を介してROM９０からのデータを
読み取ることを可能にする。ROMからのデータ
の読取りを制御するための復号論理回路７７の構
成方法は、よく知られている。ROM９０は、プ
ロセツサ４７用として、動作命令とデータ定数と
を持つている。

復号論理回路７７の否定送信可能（CTS）出
力は、導線４５によつて、UART１８の否定
CTSに入力に接続される。この否定CTS信号は、
同期モードにおいてUART１８からプロセツサ
４７へのデータの流れを制御するために使用され
る。プロセツサ４７がUART１８から（SOUT
を経由して）さらにデータを受け入れる準備がで
きている場合、プロセツサ４７は、バス７４，７
５と導線７０，７６とに信号を送り、復号論理回
路７７に対し、論理０を否定CTS導線４５に送
らせる。

復号論理回路７７の否定データキヤリア検出
（DCD）出力は、導線４６によつて、UART１８
の否定DCD入力に接続される。電話回線８１に
遠隔装置１００からのデータキヤリアがあれば、
モデム器６０は、それを検出し、その状態レジス
タの一つにデータキヤリア検出（DCD）フラグ
を立てる。プロセツサ４７は、モデム器６０の状
態レジスタを定期的に読み取る。モデム器６０に
DCDフラグが立つていれば、プロセツサ４７は、
復号論理回路７７に対し、論理０を導線４６にお
く。導線４６に論理０がおかれると、UART１
８の状態レジスタにDCDフラグが立てられる。
UART１８にDCDフラグが立てられるかまたは
下げられると、UART１８は割込を発生させる。
この割込によつて、外部装置９は、UART１８
の状態レジスタを読み、電話回線８１上のデータ
キヤリアにおける変化を判断する。

2400bpsの同期通信モードが選択されたと仮定
する。データは、モデム器６０によつて、遠隔装
置１００から2400ビツト／秒の速度で受信され
る。復調されたデータは、その速度で、マルチプ
レクサ５６を介し、プロセツサ４７に送られる。
プロセツサ４７は、受信したデータを復合し、そ
れにスタートビツトとストツプビツトとパリテイ
ビツトとを付加し、それをマルチプレクサ５６を
介してUART１８のSIN入力に非同期的に送る。
同期受信されたデータは、2400bpsの速度で、モ
デム器６０からプロセツサ４７に送られる。プロ
セツサ４７は、入力データに対し適切なゼロビツ
ト削除とZRZ／NRZI復号とを行い、この処理さ
れたデータにスタートビツトとストツプビツトと
パリテイビツトとを付加し、それを非同期的に
UART１８に送る。また、下記するように、プ
ロセツサ４７は、UART１８へのデータの流れ
に１個以上の状態ワードを挿入する必要がある。
プロセツサ４７は、モデム器６０から受け取る以
上のビツトをUART１８に送らねばならないた
め、プロセツサ４７とUART１８との間のデー
タ伝送速度は、モデム器６０とプロセツサ４７と
の間のデータ伝送速度よりも大きくなければなら
ない。好適実施例に置いて、プロセツサ４７と
UART１８との間のデータ伝送速度は、9600bpt
に選択した。

プロセツサ４７は、モデム器６０から完全なデ
ータワードを受け取るまで待ち、それから
UART１８への非同期伝送に必要な付加ビツト
をその受け取つたデータに加える。つまり、受信
データは、モデム器６０が変調データを受信して
から約１ｍｓ後に、UART１８に到達する。
UART１８は、プロセツサ４７からデータワー
ドを受け取ると、割込を発生させる。次に、外部
装置９は、この割込に応じて、UART１８から
新しいデータワードを読み取る。従つて外部装置
９は、UART１８からの割込に迅速に応答し、
UART１８のデータを読む必要がある。割込に
対する応答やUART１８からのデータの読取り
が非常に遅いと、UART１８は、下記に説明す
る２値同期通信（BSC）モードにおけるプロセ
ツサ４７の空き選択状態へのリセツトや、同様に
下記に説明する高レベルデータリンク制御
（HDLC）／同期データリンク制御（SDLC）モ
ードに置ける打ち切り信号の送出において問題を
生ずると共に、受信データが消失する恐れもあ
る。

同様にしてUART１８は、9600bpsの速度で送
信データをプロセツサ４７に非同期的に送る。プ
ロセツサ４７は、スタートビツトとストツプビツ
トとパリテイビツトとを削除し、データを符号化
し、このデータを2400bpsの速度でモデム器６０
に送る。プロセツサ４７のデータ記憶スペースは
限られており、データは9600bpsでUART１８か
ら受け取られ2400bpsでモデム器６０に送られる
ので、プロセツサ４７はUART１８からのデー
タの流れに割込を行うための手段を必要とする。
CTS導線４５は、UART１８とプロセツサ４７
との間で初期接続手順（ハンドシエーキング）を
行うために使用されるので、UART１８からプ
ロセツサ４７へのデータの有効スループツトは、
プロセツサ４７からモデム器６０へのデータのス
ループツトにほぼ等しい。

UART１８の否定データ端末レデイ（DTR）
出力は、導線３６によつて、プロセツサ４７の入
力Ｐ３３に接続される。UART１８の否定送信
可能（RTS）出力は、導線３７によつて、プロ
セツサ４７の入力Ｐ２５に接続される。プロセツ
サ４７の出力Ｐ２３は、導線４０によつて、
UART１８の否定リング標識（RI）入力に接続
される。これら信号の使用については下記する。

UART１８の否定ボー出力（BAUD）は、導
線３９によつて、UART１８の受信器クロツク
入力（RCLK）に接続される。この接続により、
UART１８は、データの送受信につき、プロセ
ツサ４７と同一ビツト速度を使用することにな
る。

その他構成第１図に示す好適実施例では、本発明装置は外
部装置９の並列データバス１０に接続されてい
る。しかし、応用例によつては、外部装置９は、
点線９９の左側にある部品と、標準RS−232イン
タフエース（導線３４，３５，３６，３７，４
０，４５，４６）を有することもできる。この場
合、リセツト導線３３は準備されない場合が多い
ので、ソフトウエアを使用してプロセツサ４７に
命令を送り、内部的にまたはアドレス可能なリセ
ツト出力を付加することによつて、復号論理回路
７７をリセツトさせる。また、この混成外部装置
９は、これら導線のいくつかにある信号の各種の
意味を認識するようにプログラムしておく必要が
ある。従つて、本発明は、アクセス可能な並列デ
ータバスを有する外部装置９と共に使用される形
態のみに限定されるものではない。

プログラム好適実施例において、UART１８の入力信号
と出力信号との意味は、標準RS−232の意味とは
異なる。従つて、外部装置９は、これら信号の次
のような意味を認識するようにプログラムされ
る。同期モードにおいて、プロセツサ４７は、送
信データと受信データとの両方を処理する。従つ
て、プロセツサ４７は、直列入力・直列出力の送
信データ処理装置と、直列入・直列出の受信デー
タ処理装置とを含むものと考えられ、これらは
各々送信器および受信器と呼ばれる。

導線３６上のDTR信号は、プロセツサ４７に
同期モードを抜け出し、非同期コマンドモードに
入るよう命令する。プロセツサ４７が同期モード
から非同期コマンドモードに入る場合、プロセツ
サ４７は、モデム器６０と回線インタフエース８
０とに対し、電話回線８１を介しての遠隔装置１
００への接続が維持されるべきか切断されるべき
かについて命令を出す必要がある。従つて、外部
装置９は、利用者の所望に応じて、あらかじめプ
ロセツサ４７に対し、その接続を維持すべきか切
断すべきかの命令を送らなければならない。

導線３７上のRTS信号は、プロセツサ４７に
対し、プロセツサ４７内の受信器をリセツトする
ように命令する（受信器を空き選択状態にする）。
導線４０上のRI信号は、外部装置９に対し、フ
レームの終わりが伝送されることを知らせると共
に、プロセツサ４７内の送信器がアイドル状態に
入ろうとすることを知らせる。

導線４５上のCTS信号は、外部装置９に対し、
プロセツサ４７が送信データをそれ以上受け入れ
不可能であることを知らせる。導線４６上の
DCD信号は、外部装置９に対し、モデム器６０
が電話回線８１上にデータキヤリアを検出したこ
とを知らせる。

外部装置９は、RI信号、CTS信号、および
DCD信号の状態に変化があると、割込を発生す
るようにUART１８をプログラムする。また、
外部装置９は、プロセツサ４７に対し、モデム器
６０のプログラムについても指示を行う必要があ
る。

下記に説明するように、プロセツサ４７は、外
部装置９に対し、UART１８を経由して状態ワ
ードを周期的に送る。好適実施例において、この
状態ワードは、次のような情報を含む。つまり、
フレームの終わりを受け取つた、フレーム検査シ
ーケンスは良好である、フレームの終わりを受け
取つた、フレーム検査シーケンスは不良である、
アイドルフラグを受け取つた、マークアイドルを
受け取つた、同期モードを抜け出る、同期モード
に入る、RTSコマンドを識別した（プロセツサ
４７の受信器がリセツトされた）、受信データの
中に打ち切り信号があつた、などの情報である。

非同期データ動作＝全般非同期データ動作において、プロセツサ４７
は、導線５３，５４に論理０を置く。これによ
り、マルチプレクサ５６は、その入力Ｙ０を出力
Ｙに接続し、入力Ｘ０を出力Ｘに接続する。この
ため、UART１８の送信データ出力（SOUT）
は、モデム器６０の送信データ入力（CTXD）
に接続され、モデム器６０の受信データ出力
（CRXD）は、UART１８の受信データ入力
（SIN）に接続される。従つて、送信データおよ
び受信データは、プロセツサ４７の影響を受けず
に、UART１８とモデム器６０との間で伝送さ
れる。UART１８とモデム器６０との間のデー
タ伝送は非同期であり、モデム器６０によつて導
線６４，６５上に与えられる送信データクロツク
（CTXCLK）と受信データクロツク（CRXCLK）
とは、UART１８によつて使用されない。

導線３５上のUART１８からの送信データと、
導線５５上のモデム器６０からの受信データとの
エスケープシーケンス、動作命令などは、プロセ
ツサ４７によつてモニタされる。

非同期コマンド動作＝全般外部装置９は、UART１８からDTR導線３６
上に論理０をおくことにより、またはUART１
８のSOUT出力を経由してコマンドを送ること
により、プロセツサ４７に対し、非同期コマンド
モードに入るように命令する。プロセツサ４７
は、最初に通電された時も、非同期コマンドモー
ドに入る。プロセツサ４７が非同期コマンドモー
ドに入ると、外部装置９は、プロセツサ４７の動
作制御レジスタに適切なデータを書込むことによ
つてプロセツサ４７をプログラムする。外部装置
９は、UART１８の送信バツフアレジスタに適
切なコマンドワードを書き込むことにより、それ
を遂行する。次に、UART１８は、これらのコ
マンドワードをプロセツサ４７に非同期的に送
る。プロセツサ４７は、非同期コマンドモードに
あるので、これらのワードをコマンドと解釈し、
それらに応答する。この技術は、外部装置９がプ
ロセツサ４７にコマンドを送り、所望の動作パラ
メータでモデム器６０をプログラムするためにも
使用される。

同期動作＝全般同期動作において、プロセツサ４７は、導線５
３に論理０を送り、導線５４に論理１を送る。従
つて、マルチプレクサ５６は、その入力Ｙ１を出
力Ｙに接続し、入力Ｘ１を出力Ｘに接続する。

導線３５上のUART１８からプロセツサ４７
への送信データの流れは、プロセツサ４７で処理
され、次に導線５０とマルチプレクサ５６と導線
５７とを介してプロセツサ４７からモデム器６０
へ送られる。導線５５上のモデム器６０からプロ
セツサ４７への受信データの流れは、プロセツサ
４７で処理され、次にプロセツサ４７から導線５
２とマルチプレクサ５６と導線３４とを経由して
UART１８に送られる。

同期動作において、データは、UART１８と
プロセツサ４７との間においては非同期的に流
れ、プロセツサ４７とモデム器６０との間におい
ては同期的に流れる。

UART１８内の送信バツフアが空の場合、つ
まりUART１８内の最後の送信ワードがプロセ
ツサ４７に送られてしまつた場合、UART１８
は割込を発生する。これにより、外部装置９は、
その割込を読み取り、バス１０を介して次の送信
ワードをUART１８に送る。外部装置９からプ
ロセツサ４７への送信データの流れ制御は、導線
４５上のUART１８のCTS入力を使用すること
により、非同期的に遂行される。プロセツサ４７
が導線４５上のCTS信号の状態を変化させるご
とに、UART１８は割込を発生する。外部装置
９は、この割込に応答し、導線４５上のCTS信
号の状態を決定する。プロセツサ４７が別のデー
タを受入可能であれば、プロセツサ４７は導線４
５上に論理０を送る。これは、外部装置９に対
し、次の送信文字ワードをUART１８を介して
プロセツサ４７に送るよう通知する。プロセツサ
４７が別のデータを受け入れできない場合、プロ
セツサ４７は、導線４５上に論理１を送る。これ
により、外部装置９は、別の文字ワードを
UART１８を経由してプロセツサ４７に送らな
いよう通知される。導線４５上のCTS信号は、
UART１８のSOUT送信器に影響を及ぼさない。
プロセツサ４７がCTS信号を変化させる時間と、
外部装置９が割込に応答し適切な方法で動作する
時間との間には、ある程度の遅れがある。

プロセツサ４７が１ワード送信バツフアのみし
か持つていない場合、前記の遅れによつて、プロ
セツサ４７は送信データ不足となり、不正確にフ
レームの終わりを送り始めることになるか、また
は送信バツフアのオーバフローにより送信データ
が失われることになる。これは、UART１８が
その送信保持レジスタ内にあるすべての送信デー
タを自動的に送つてしまうからである。このよう
な好ましくない状態を発生させないために、プロ
セツサ４７は、４ワード送信FIFOバツフアを持
つようにプログラムされる。この４ワード送信
FIFOバツフアは、遅延時間を補償するので、フ
レームの終わりの不正確な送信や、送信データワ
ードの過剰書込み発生の可能性は、著しく減少す
る。

プロセツサ４７は、復号論理回路７７に対し、
送信FIFOバツフア内に１〜２ワード残つている
場合はCTS導線４５上に論理０をおき、送信
FIFOバツフアが２ワードよりも多く持つている
場合はCTS導線４５上に論理１をおく。プロセ
ツサ４７の送信FIFOバツフアが空になると、プ
ロセツサ４７により、フレームの終わりのシーケ
ンスがモデム器６０に送られる。

UART１８は、否定CTS信号の状態が変化す
ると、導線２６上に割込信号（論理１）を送る。
これにより、割込論理回路２４は、バス１０の導
線２３に割込信号を送る。外部装置９は、導線２
３上に割込信号を発見すると、UART１８に対
し、割込状態ワードを要求する（割込同定レジス
タの内容を読み取る）。従つて、外部装置９は、
UART１８を介して否定CTS信号の状態をモニ
タする。

導線４５上の否定CTS信号が論理０になつた
場合、外部装置９は、次の送信文字をUART１
８に送るに当り、長い遅延を発生させてはならな
い。これは、前記したように、プロセツサ４７
は、送信FIFOバツフアが空になると、フレーム
の終わりをモデム器６０に送つてしまうからであ
る。送信FIFOバツフアが空になると、プロセツ
サ４７は、否定リング標識（RI）導線４０に論
理１を送る。これにより、UART１８は、導線
２３上に割込信号を発生する。この割込信号に応
答して、外部装置９は、UART１８に対し、割
込状態ワードを要求する。従つて、外部装置９
は、フレームの終わりが送られることを判定でき
る。

外部装置９は、フレームの終わりが不正確に送
られたことを検出すると、つまり送信されるべき
メツセージが完全に送られていないと、UART
１８への命令（中断）をバス１０に送り、
UART１８に対し、打ち切り文字をプロセツサ
４７に送らせる。これにより、依然としてモデム
６０にフレームの終わりのシーケンスを送つてい
るプロセツサ４７は、そのフレームの終わりの信
号を停止し、次に打ち切り文字をモデム６０に送
る。この打ち切り文字は、遠隔装置１００に対
し、送信されたメツセージ内にエラーがあつたこ
とを通知する。外部装置９は、そのメツセージを
再度送信するように構成されている必要がある。

プロセツサ４７からモデム器６０への同期送信
データの流れは、導線６４上のモデム器６０の送
信データクロツク（CTXCLK）出力を使用する
ことによつて遂行される。導線６４上の各クロツ
クパルスは、プロセツサ４７に対し、送信FIFO
バツフア内の送信ワードの１ビツトを導線５０に
送らせる。その１ビツトは、モデム器６０の直列
データ入力（CTXD）に接続される。

送信FIFOバツフア内の１送信ワードの全ビツ
トが送られてしまうと、プロセツサ４７は、送信
FIFOバツフア内の次の送信ワードのビツトを送
り始める。送信FIFOバツフア内のすべての送信
ワードがモデム器６０に送られてしまい、新しい
ワードが全く受信されないと、送信FIFOバツフ
アは空になり、プロセツサ４７は、フレームの終
わりをモデム器６９に送り始める。

モデム器６０からプロセツサ４７への同期受信
データの流れは、導線６５上のモデム器６０の受
信データクロツク（CRXCLK）によつて実行さ
れる。導線６５上の各クロツクパルスは、プロセ
ツサ４７に受信データワードの１ビツトを送る。
プロセツサ４７は、４ワード受信FIFOバツフア
を持つている。一つの受信ワードのすべてのビツ
トがプロセツサ４７により受信されると、プロセ
ツサ４７、そのワードを受信FIFOバツフア内に
置き、次の受信ワードの構築を始める。

プロセツサ４７からUART１８への受信デー
タの流れは、非同期的である。プロセツサ４７
は、受信ワードを構築しそれを受信FIFOバツフ
アに移動すると同時に、そのワードを、導線５２
とマルチプレクサ５６と導線３４とを経由して、
非同期書式においてUART１８に送る。

UART１８は、プロセツサ４７から一つの完
全なワードを受け取ると、割込を発生する。外部
装置９は、この割込に応答し、受信ワードを読み
取る。

同期書式プロセツサ４７は、選択された同期書式に基づ
き、送信ワードおよび受信ワードを処理する。現
在まで、数多くの同期データ書式が開発されてい
る。本好適実施例においては、高レベルデータリ
ンク制御（HDLC）書式、同期データリンク制御
（SDLC）書式、および２値同期通信（BSC）書
式を選択したが、これは、これらが最も広く使用
されている書式だからである。ただし、他の同期
データ書式を実施することも容易である。

第２図は、HDLCおよびSDLC動作のフレーム
構造を示す。HDLC／SDLCフラグ文字１０１
は、２進数「01111110」を有する。アドレス文字
１０２は、メツセージが送られる局のアドレスで
ある。

受信データモードにおいて、プロセツサ４７
は、外部装置９により、アドレス文字１０２を検
査または無視するように命令される。プロセツサ
４７がアドレス文字１０２を検査するように命令
された場合、アドレス文字１０２が利用者局のア
ドレスにも送信局アドレス（２進数、11111111）
にも一致しなければ、プロセツサ４７は、外部装
置９に全くメツセージを送らない。アドレス文字
１０２が利用者局のアドレスまたは送信局アドレ
スに一致した場合、あるいはプロセツサ４７がア
ドレス文字１０２を無視するように命令された場
合、プロセツサ４７は、アドレス文字１０２をデ
ータとして扱い、外部装置９に全メツセージを送
る。

受信モードにおいて、プロセツサ４７は、Ｎ個
のデータビツト１０３とフレーム検査シーケンス
（FCS）とを処理し、これらを外部装置９に送る。
Ｎは特定できない変数なので、プロセツサ４７
は、終了フラグ１０５を受信するまで、データ１
０３とFCS１０４との相違を区別できない。フラ
グ１０５は、フラグ１０１と同一である。FCS１
０４は、フラグ１０５の直前の16ビツトである。
従つて、プロセツサ４７は、フラグ１０５を検出
すると、外部装置９へのデータ１０３とFCS１０
４との送信を完了し、受信データ１０３について
のFCS計算の結果とFCS１０４とを比較し、外部
装置９に状態ワードを送る。この状態ワードは、
外部装置９に対し、フレームの終わりが受信され
たこと、FCS比較が良好であるか不良であるかと
を通知する。

送信データモードにおいて、外部装置９はアド
レス文字１０２を発生し、プロセツサ４７はこの
アドレス文字をデータ１０３と全く同様に処理す
る。

送信モードにおいて、プロセツサ４７は、
FIFOバツフアが空になると、FCS１０４とフラ
グ１０５とを発生する。前記したように、送信
FIFOバツフアが空になつた場合、プロセツサ４
７は、外部装置９に対し、フレームの終わりが送
られることを通知する。フレームの終わりのシー
ケンスは、FCS１０４とフラグ１０５とからなる
ものである。従つて、プロセツサ４７がフレーム
の終わりのシーケンスを発生し始め、しかもメツ
セージが完了していない場合は、外部装置９は、
フラグ１０５が完全に送られてしまう前に、プロ
セツサ４７に対し打ち切り信号を送らねばならな
い。

第３図は、BSC書式のフレーム構造を示す。
同期文字１１０および１１１は、常に同一であり
プログラム可能である。外部装置９は、プロセツ
サ４７に対し、同期文字１１０および１１１の値
について指示を出す。Ｎ個のデータ文字１１２ａ
〜１１２ｎの各々は、８ビツトの長さである。

送信モードにおいて、プロセツサ４７が外部装
置９から最初のデータ文字１１２ａを受け取る
と、プロセツサ４７は、同期文字１１０および１
１１を発生し、それらをモデム器６０に送り、次
にデータ１１２をモデム器６０に送り始める。送
信FIFOバツフアが空になると、プロセツサ４７
は、外部装置９の制御下で選択されたマークアイ
ドルまたは同期文字を発生し送信する。

BSCモードにおいて、プロセツサ４７は、外
部装置９に対し、RI導線４７とUART１８とを
介して、送信FIFOバツフアが空であることを知
らせるが、フレームの終わりのシーケンス（周期
的冗長検査（CRC）１１３およびPAD１１４）
は発生しない。外部装置９は、フレームの終わり
を発生し、それをプロセツサ４７に送る。次に、
プロセツサ４７は、そのフレームの終わりのシー
ケンスをデータとしてモデム器６０に送る。
PAD１１４は、２進数11111111を有する。

受信モードにおいて、プロセツサ４７は、空き
選択状態から開始する。従つて、プロセツサ４７
は、初期においては、同期文字１１０および１１
１を検出するまで、外部装置９に受信データを送
らない。プロセツサ４７は、受信メツセージから
同期文字１１０および１１１を除去し、残りの受
信メツセージを外部装置９に送る。

可能ではあつても、プロセツサ４７は、時間的
制限およびROM９０のスペースの制限から、フ
レームの終わりのシーケンスの検出をしない。従
つて、外部装置９がプロセツサ４７に対し再度空
き状態に入るよう命令するまで、プロセツサ４７
は、外部装置９に対し、CRC１１３と、PAD１
１４と、同期フラグ１１０および１１１を含む後
続フレームのすべての部分とを送る。

受信モードにおいて、プロセツサ４７は、空き
選択状態に留まり、フラグ１０１が受信されるま
で、外部装置９に受信ワードを送らない。プロセ
ツサ４７は、打ち切りシーケンスが受信される
と、または外部装置９から空き選択状態に再度入
るように命令されると、空き選択状態に再び入
る。

好適実施例において、外部装置９は、バス１０
を介してUART１８に命令を送り、UART１８
から否定送信要求（RTS）導線３７に論理０を
おくることにより、プロセツサ４７に対し再度空
き選択状態になるよう命令する。この空き選択状
態再進入命令は、HDLC、SDLC、BSCの各書式
について有効である。プロセツサ４７は、
UART１８を介して外部装置９に状態ワードを
送ることにより、空き選択状態命令に肯定応答す
る。

プロセツサ４７は、空き選択状態になると、そ
の状態に留まり、外部装置９に受信データを全く
送らない。この状態は、プロセツサ４７が、マー
ク／アイドル文字以外の何かを従えた二つの同期
文字１１１および１１２を検出するまで持続す
る。

従つて、外部装置９は、入力データの流れを検
査し、データ１１２からCRC１１３とPAD１１
４とを検出して分離し、プロセツサ４７に対して
再度空き選択状態になるよう命令する必要があ
る。

プロセツサ４７とUART１８との間の通信は
非同期的に行われるため、UART１８は、バス
１０上の送信ワードにスタートビツトとストツプ
ビツトとバリテイビツトとを付加してから、その
送信ワードをプロセツサ４７に送る。これらの付
加ビツトは、同期送信に当り、送信ワードから除
去されなければならない。このため、モデム器６
０に送信ワードを送る前に、プロセツサ４７は、
スタートビツトとストツプビツトとバリテイビツ
トとを除去する。

同様に、受信モードにおいて、プロセツサ４７
は、モデム器６０からの各受信ワードにスタート
ビツトとストツプビツトとパリテイビツトとを付
加してから、その受信ワードをUART１８に送
る。次にUART１８は、それらスタートビツト
とストツプビツトとバリテイビツトとを除去して
から、バス１０にその受信ワードを送る。

HDLCモードおよびSDLCモードの動作におい
て、プロセツサ４７は、送信ワードに対しゼロビ
ツトの挿入を行い、受信ワードに対しゼロビツト
の削除を行う。このゼロビツト挿入／削除は、
HDLCモードおよびSDLCモードにおいて、アド
レス１０２および（または）データ１０３の文字
の組み合せがフラグ１０１または１０５の２進数
を持つことを防止するために必要である。従つ
て、プロセツサ４７は、UART１８からの伝送
データワード中の連続する論理１の数を計数す
る。プロセツサ４７は、連続する５個の論理１を
計数すると、モデム器６０への送信ワードに１個
の論理０を挿入する。従つて、プロセツサ４７
は、モデム器６０からの受信データについて、５
個の連続する論理１に続くすべての論理０を削除
する。

ゼロは、フラグ１０１および１０５、または打
ち切りシーケンス（２進数11111111）に対して
は、挿入または削除されない。プロセツサ４７
は、受信ワード中に打ち切りシーケンスを検出す
ると、UART１８から外部装置９に対して割込
を発生させるとともに、その打ち切りシーケンス
によつて割り込まれたフレームの残りを無視す
る。

BSCモードの動作においては、ゼロビツトの
挿入または削除は要求されない。

プロセツサ４７は、外部装置９から、非ゼロ復
帰（NRZ）符号化を使用すべきか、非ゼロ復帰
逆転（NRZI）符号化を使用すべきかについて命
令を受ける。従つて、プロセツサ４７は、送信ワ
ードについてNRZ符号化またはNRZI符号化の適
切なものを実行し、次にそれをモデム器６０に送
ると共に、受信ワードについてNRZ符号化また
はNRZI符号化の適切なものを実行し、それを
UART１８に送る。

状態図第４図は、HDLC／SDLC送信器の状態図であ
る。HDLC／SDLC送信器は、五つの状態を有す
る。つまり、マークアイドル状態１２０と、フラ
グ状態１２１と、データ状態１２２と、FCS状態
１２３と、打ち切り状態１２４とである。送信器
リセツトコマンド１１９は、送信器をマークアイ
ドル状態１２０にする。

送信器は、アイドル状態である場合、つまり送
信すべきデータが無い場合、マークアイドル状態
１２０かフラグ状態１２１かを選択的に取る。マ
ークアイドル状態１２０において、送信器は、出
力Ｐ２０に論理１を置きそれを保持する。外部装
置９からの打ち切りコマンド（ブレーク信号）
は、この状態においては送信器に全く影響を与え
ない。送信器は、送信すべきデータをUART１
８から受け取ると、フラグ状態１２１に進む。

フラグ状態１２１において、送信器は、
HDLC／SDLCフラグ文字を連続的に発生し送信
する。送信器は、外部装置９からUART１８を
介して命令を受け取って打ち切り状態１２４に入
ることができる。この打ち切りコマンドが処理さ
れ打ち切り文字が送られると、送信器は、フラグ
文字の送信を再開する。送信器は、UART１８
から送信すべきデータを受け取ると、データ状態
１２２に進む。送信すべきデータをUART１８
から受け取った後、マークアイドル状態１２０か
らフラグ状態１２１に入った場合は、送信器は開
始フラグを送信する間だけフラグ状態１２１に留
まり、その後データ状態１２２に進む。

データ状態１２２において、送信器は、送信さ
れるべきデータをUART１８から連続的に受け
取り、そのデータを出力Ｐ２０に送り、フレーム
検査シーケンス（FCS）を更新する。送信器は、
送信するデータが無くなると、FCS状態１２３に
進む。外部装置９が打ち切り命令を送ると、送信
器は打ち切り状態１２４に進む。

FCS状態１２３において、送信器は、FCSを凍
結し、必要に応じてゼロビツト挿入を行い、FCS
データを出力Ｐ２０に送る。FCSデータが送られ
てしまうと、送信器はフラグ状態１２１に進み、
閉止フラグが送信する。フラグアイドル状態１２
１が選択されていれば、送信器は、フラグアイド
ル文字を送信し続ける。マークアイドル状態１２
０が選択されていれば、送信器は、閉止フラグを
送った後、マークアイドル状態１２０に進む。

打ち切り状態１２４へは、すべての状態から入
ることができると共に、打ち切り状態１２４から
再度入ることもできる。打ち切り状態１２４にお
いて、送信器は、打ち切りシーケンス（８個の連
続する論理１）を送り、選択に応じてマークアイ
ドル状態１２０またはフラグアイドル状態１２１
に進む。送信器は、外部装置９によつて打ち切り
状態１２４に入るように命令されると、直ちに打
ち切り状態１２４に入り、UART１８から受け
取ったデータ、FCS、またはフラグの送信または
送信の完了を待たずに、打ち切り文字を送り始め
る。

BSC送信器は、HDLC／SDLC送信器に類似で
あるが、次の点において異なる。(1)状態１２３が
無い、(2)送信FIFOバツフアが空になるとBSC送
信器は、FIFOバツフア空信号を送信し、選択に
応じて状態１２０または状態１２１に進む、(3)状
態１２１においてBSC送信器は、BSC同期文字
１１０および１１１を送る。

第５図は、HDLC／SDLC受信器の状態図であ
る。HDLC／SDLC受信器も、五つの状態を有す
る。つまり、フラグ選択状態１３０と、フラグ同
期状態１３１と、アドレス状態１３２と、データ
状態１３３と、フレームの終わり状態１３４とで
ある。受信器リセツトコマンド１２９は、受信器
を選択状態１３０に入れる。

選択状態１３０において、受信器は、モデム器
６０からの入力２７上の入力データを走査し、フ
ラグ文字を捜す。フラグ文字が検出されると、受
信器はフラグ同期状態１３１へ進む。

フラグ同期状態１３１において、受信器は、１
またはそれ以上のフラグ文字を検出しており、文
字同期を実行している。受信器は、この状態に非
フラグ文字が検出されるまで留まる。非フラグ文
字がマークアイドル文字と同様に、７個またはそ
れ以上の連続する論理１ビツト含んでいれば、受
信器は選択状態１３０に戻る。非フラグ文字が７
個以下の連続する論理１ビツトを有していれば、
受信器は、それをアドレスフイールド１０２の最
初の文字であると見なし、アドレス状態１３２に
入る。

アドレス状態１３２に入ると、受信器は、受信
FCS発生器を全論理１にプリセツトする。受信器
がアドレス認識用にプログラムされていれば、受
信器は、受信したアドレス文字とプログラムされ
たアドレスとを比較すると同時に送出用アドレス
（２進数11111111）とも比較する。受信したアド
レス文字が、プログラムアドレスとも送出用アド
レスとも一致しなければ、受信器は選択状態１３
０に戻る。受信したアドレス文字が、プログラム
アドレスまたは送出用アドレスと一致すれば、あ
るいは受信器がアドレス認識用にプログラムされ
ていなければ、受信器はデータ状態１３３に進
む。

データ状態１３３において、受信器は、モデム
６０から直列受信データの流れを連続的に受け取
り、必要に応じてゼロビツト削除を行い、ビツト
を集めて一つの完全な文字とし、その完全な文字
を受信データFIFOバツフアに置き、UART１８
に送る。受信器は、一つの完全な文字がフラグ文
字であることを検出すると、フレームの終わり状
態１３４へ進む。受信器は、モデム器６０から受
け取った直列データの流れが７個またはそれ以上
の論理１ビツトを含んでいると、これを打ち切り
条件と解釈し、選択状態１３０に切り替え、受信
器状態レジスタ内の打ち切り状態ビツトを論理１
に設定する。

受信器がフレームの終わり状態１３４に入る
と、16ビツト受信FCSは、受信FCS発生器の内容
と比較される。また、16ビツト受信FCSは、受信
データFIFOバツフアに置かれる。その比較の結
果（FCS良好またはFCS不良）と、フレームの終
わり標識とは、受信器状態ワード内に置かれる。
この受信器状態ワードは、次に、反転バリテイビ
ツトと共に、受信データFIFOバツフア内に置か
れ、UART１８に送られる。次に、受信器は、
フラグ同期状態１３１に戻る。

BSC受信器は、HDLC／SDLC受信器と類似で
あるが、次の点が異なる。(1)アドレス状態１３２
が無いのでBSC受信器はデータ状態１３３に直
接進む、(2)フレームの終わり状態１３４が無いの
でBSC受信器はリセツトされるまでデータ状態
１３３に留まり、次に選択状態１３０に再度入
る、(3)選択状態１３０においてBSC受信器は二
つの同期文字１１０および１１１を捜す、(4)
BSC受信器は、同期文字１１０および１１１の
後に非同期文字（データ１１２、CRC１１３、
またはPAD１１４）が続いていることを検出す
ると、フラグ同期状態１３１からデータ状態１３
３へ進む。

入出力レジスタ非同期コマンド状態において、外部装置９は、
16個の８ビツトレジスタを経由して命令を送ると
共に状態情報を読み取る。これらのレジスタは、
送信器保持レジスタ（THR）、受信器バツフアレ
ジスタ（RBR）、非同期レジスタＡ（ARA）、非
同期レジスタＢ（ARB）、割込許可レジスタ
（IER）、割込識別レジスタ（IIR）、ライン制御レ
ジスタ（LCR）、モデム制御レジスタ（MCR）、
ライン状態レジスタ（LSR）、BSC同期文字レジ
スタ（BSCR）、モデム状態レジスタ（MSR）、
HDLC／SDLC局アドレスレジスタ（SAR）、削
除ラツチレジスタ（DLLおよびDLM）、モデム
器速度レジスタ（MERR）、および任意選択レジ
スタ（OR）である。レジスタTHRは、書き込み
専用レジスタである。レジスタRBRとIIRとは、
読取り専用レジスタである。その他の前記レジス
タは、読取り／書込みレジスタである。レジスタ
BSCR、SAR、およびORは、同期動作のみに使
用される。

レジスタTHR、RBR、IER、IIR、LCR、
MCR、LSR、DLL、DLM、およびMSRは、
UART１８内にある。その他のレジスタは、プ
ロセツサ４７内にある、前記したように、また
UART１８の理解から分かるように、下記する
各レジスタの意味のうち、あるものは非同期モー
ドのみに適用され、あるものは同期モードのみに
適用され、またあるものは両方のモードに適用さ
れる。

レジスタTHRは、UART１８送信器の入力レ
ジスタである。同期モードにおいて、このレジス
タに文字を書き込むことにより、フレームの送信
が開始される。その文字は、プロセツサ４７の送
信器に転送され、送信データFIFOバツフアから
送出される。

レジスタRBRは、UART１８受信器の出力レ
ジスタである。受信された文字がレジスタRBR
に到達するたびに、受信データ使用可能割込が、
レジスタIERによつてマスクされない限り、発生
される。

レジスタIERは、受信データが使用可能であ
る、レジスタTHRが空である、モデム状態が変
化する、ライン状態が変化する、等の条件により
割込を許可または禁止する。

レジスタIIRは、割込の優先順位を提供する。
好適実施例において、４レベルの割込優先順位が
ある。１位はライン状態であり、２位は受信デー
タ使用可能であり、３位はレジスタTHR空であ
り、４位はモデム状態である。ライン状態の事象
としては、レジスタRBRにおける受信データ使
用可能、受信データ内のバリテイエラー、レジス
タRBRの超過、中断割込の受信、レジスタTHR
が空、フレーミングエラー、フレームの終わりシ
ーケンスの受信、FCS検査結果、およびプロセツ
サ４７に送るデータがUART１８に無い、であ
る。モデム状態の事象としては、導線４５上の
CTS信号、導線４６上のDCD信号、および導線
４０上のRI信号のいずれかにおける状態の変化
である。レジスタIIRは、アドレスされると、最
も高い優先順位の割込を未実行状態に凍結し、そ
の最も高い優先順位の割込に外部装置９が応答す
るまで、他の割込に対して肯定応答しない。

レジスタLCRは、ワード選択長さと、ストツ
プビツト数と、バリテイ選択と、除数ラツチアド
レスビツト選択と、送信器リセツトと、受信器リ
セツトと、UART１８レジスタアドレシングと、
HDLC／SDLC送信打ち切り命令とを提供する。
送信器リセツト命令は、レジスタORに選択され
た状態に応じて、直ちに送信器をマークアイドル
状態１２０またはフラグアイドル状態１２１にリ
セツトする。送信器リセツト動作が完了される
と、その命令は自動的に消去される。受信器リセ
ツト命令は、直ちに受信器を選択状態１３０にリ
セツトする。受信器リセツト動作が完了すると、
その命令は自動的に消去される。HDLC／SDLC
送信打ち切り命令は、送信器から直ちに打ち切り
文字を送信させ、レジスタORの選択に基づい
て、送信器をマークアイドル状態１２０またはフ
ラグアイドル状態１２１に入らせる。打ち切り文
字が送信され、送信器が指定されたアイドル状態
に入ると、その打ち切り命令は自動的に消去され
る。

レジスタMCRは、導線３６上のDTR信号と、
導線３７上のRTS信号と、導線３２上のOUT１
信号と、導線２７上のOUT２信号と、UART１
８ループバツクとを制御する。

レジスタLSRは、前記したライン状態事象を
示す。レジスタBSCRは、BSC同作用の８ビツト
同期文字を含む。レジスタMSRは、前記したモ
デム状態事象を示す。レジスタSARは、
HDLC／SDLC通信に置ける外部装置９用の局ア
ドレスを含む。

レジスタDLLおよびDLMは、UART１８の
SINおよびSOUT用のデータ速度を設定する。こ
のデータ速度は、同期モードにおいて9600bpsで
あり、非同期コマンドモードと非同期データモー
ドとにおける所望データ速度（150、300、
600bps等）である。レジスタARAおよびARB
は、プロセツサ４７のP30およびP37用のデータ
速度を設定し、UART１８のSINおよびSOUT
のデータ速度と調和するようにする。このデータ
速度は、同期モードにおいて9600bpsであり、非
同期コマンドモードと非同期データモードとにお
いて所望データ速度（150、300、600bps等）で
ある。

レジスタMERRは、プロセツサ４７のＰ２０
およびＰ２７用のデータ速度と、モデム器６０の
TXD、RXD、CTXD、CRXD用のデータ速度と
を設定する。このデータ速度は、遠隔装置１００
との通信に必要なデータ速度である。

レジスタORは、非同期モードまたは同期モー
ドを選択し、BSCまたはHDLC／SDLC通信を選
択し、HDLC／SDLCアドレス認識を許可または
禁止し、NRZまたはNRZI符号化を選択し、マー
クアイドルまたはフラグ／同期アイドルを選択す
る。

制御およびモニタリングプロセツサ４７は、モデム器６０の読取り入力
と、否定書込み入力と、制御入力と、双方向デー
タ入出力Ｄ０〜Ｄ７とを通して、モデム器６０の
動作をモニタし制御する。プロセツサ４７は、モ
デム器６０の、例えば、データ速度、自動応答許
可、アナログループバツク、文字長さ選択、デユ
アルトーン多重周波数（DTMF）ダイヤル、パ
ルスダイヤル、ガードトーン許可、長期間遮断の
受信、などの動作パラメータを制御する。プロセ
ツサ４７は、また、モデム器６０の、例えば、ダ
イヤル番号レジスタが空であること、リング標
識、受信キヤリアの検出、トーン検出、などの動
作パラメータをモニタする。

プロセツサ４７は、モニタしたモデム器６０に
おける変化を外部装置９に通知する必要がある。
しかし、プロセツサ４７は、UART１８を経由
して外部装置９とのみ通信できる。従つて、プロ
セツサ４７が発生した受信データワードと状態ワ
ードとの両方は、UART１８を通過する。外部
装置９は、UART１８がバス１０に置いたワー
ドが受信データワードであるか状態ワードである
かを決定する方法を持つていなければならない。

同期モードにおいて、プロセツサ４７は、前記
したようにUART１８に送るワードに対し、ス
タートビツトとストツプビツトとバリテイビツト
とを付加する。状態ワードからデータワードを区
別するために、プロセツサ４７は、状態ワード上
のバリテイビツトを反転させる。この反転された
バリテイビツトは、UART１８に割込を発生さ
せる。外部装置９は、この割込に応答し、
UART１８の状態レジスタを読取り、バリテイ
エラーが発生したことを決定する。このバリテイ
エラーは、外部装置９に対し、次のワードがプロ
セツサ４７からの状態ワードであり、受信データ
ワードではないことを警告する。

同期モードにおいて、外部装置９からUART
１８を経由してプロセツサ４７に送られたすべて
のワードは、命令としてではなく送信データワー
ドとして扱われる。従つて、プロセツサ４７に命
令を送るために、外部装置９は、UART１８に
対し、否定データ端末使用可能（DTR）導線３
６上に論理０を送るように命令する。導線３６上
の論理０は、同期モードからプロセツサ４７を抜
け出させると共に、それを非同期コマンドモード
に入らせる。

プロセツサ４７は、非同期コマンドモードに置
かれると、同期モードまたは非同期データモード
に入る命令を受け取るまで、UART１８からの
すべてのワードを外部装置９からの命令として扱
う。

プロセツサ４７は、非同期コマンド状態にある
と、導線５３と５４とに論理１を送る。これによ
り、マルチプレクサ５６は、その入力Ｘ３を出力
Ｘに接続すると共に、入力Ｙ３を出力Ｙに接続す
る。マルチプレクサ５６の入力Ｙ３は、論理１に
接続されるので、モデム器６０の入力CTXDに
論理１が置かれる。これにより、モデム器６０
は、遠隔装置１００にマークアイドル条件を送
る。

マルチプレクサ５６は、また、モデム器６０の
出力CRXDをプロセツサ４７の受信データ入力
に接続する。好適実施例において、プロセツサ４
７は、非同期コマンドモードにある場合、受信デ
ータを無視する。しかし、場合によつては、プロ
セツサ４７は、非同期コマンド状態にあつても、
受信データの流れに対して動作するか、またはそ
れを通過させることを求められる。

プロセツサ４７が導線５３に論理１を送り導線
５４に論理０を送ると、マルチプレクサ５は、そ
の入力Ｘ２を出力Ｘに接続すると共に、入力Ｙ２
を出力Ｙに接続する。これにより、モデム器６０
からの受信データはUART１８に直接送られ、
UART１８からの送信データはプロセツサ４７
を経由してモデム器６０に送られる。この条件
は、好適実施例では使用されないが、所望に応じ
て適用され、送信データは、プロセツサ４７によ
つて何等かの方法で処理されてからモデム器６０
に送られ、次に遠隔装置１００に送信される。

場合によつては、同期モードからプロセツサ４
７を抜け出させずにプロセツサ４７に命令を送れ
るようにすることが求められる。従つて、プロセ
ツサ４７は、UART１８からの送信ワードに注
目する。送信ワードがDLE文字であれば、これ
は、プロセツサに次のワードが命令ワードであり
送信用のデータワードではないことを知らせる。
しかし、二つのDLE文字が連続して受信されれ
ば、プロセツサ４７はこれをDLE文字を送るた
めの命令と解釈する。つまり、プロセツサ４７
は、最初のDLE文字を除去し、２番目のDLE文
字をモデム器６０に送る。このようにして、送信
データの流れの一部としてDLE文字を送るため
の手段が提供される。

同様に、場合によつては、UART１８の割込
を状態ワードを示すものとして使用せず、プロセ
ツサ４７によつて、UART１８に送られる受信
データの流れ内に、直後に状態ワードを伴つた
DLE文字を挿入することが求められる。外部装
置９は、DLE文字を検出すると、次のワードを
状態ワードとして扱う。また、プロセツサ４７
は、モデム器６０からの入り受信データの流れを
モニタする。プロセツサ４７は、受信データの流
れの中にDLE文字を検出すると、そのすぐ後に
２番目のDLE文字を挿入してから、UART１８
にその受信データの流れを送る。外部装置９は、
これら２個の連続するDLE文字は、受信データ
の流れにおいて１個のDLE文字を表すものとし
て認識する。

以上説明したように、本発明によるデータ送受
信器では同期モード動作命令又は非同期モード動
作命令は送出データ信号の中に埋め込ませている
ため、同期モードから非同期モードに切換又は逆
の切換をするための特別な配線を新たに設ける必
要がない。従つて、既存の計算機と接続する場合
にも単にソフトウエアを変更するだけで済み、従
来使用されている送受器のように特別な配線を新
たに設ける必要がないという効果がある。

【図面の簡単な説明】

第１図は、本発明に基づく好適実施例を示す概
略図、第２図は、HDLC／SDLCデータ書式を示
す図、第３図は、BSCデータ書式を示す図、第
４図は、好適実施例に基づく送信器を示す状態
図、および第５図は、好適実施例に基づく受信器
を示す状態図である。９……外部装置、１０……Ｉ／Ｏバス、１１…
…データバス、１８……汎用非同期送受信器
（UART）、２４……割込論理回路、３１……リ
セツト論理回路、４７……プロセツサ、７７……
復号論理／ラツチ回路、４２……クロツク、５６
……４：１デユアルマルチプレクサ、６０……モ
デム器、７１……読取り／書込み論理回路、９０
……ROM、８０……電話回線インタフエース、
８１……電話回線、１００……遠隔装置。

Claims

【特許請求の範囲】１非同期直列データ書式の送出データ信号中に
ある第１命令に応答して、前記送出データ信号を
前記非同期直列データ書式のままとすることによ
つて第１直列データ信号を出力し、第２直列デー
タ信号を前記非同期直列データ書式のままとする
ことによつて入力データ信号を出力し、前記送出
データ信号中のある第２命令に応答して、前記送
出データ信号を前記非同期直列データ書式から同
期直列データ書式に変換することによつて前記第
１直列データ信号を出力し、前記第２の直列デー
タ信号を前記同期直列データ書式から前記非同期
直列データ書式に変換することによつて前記入力
データ信号を出力するデータ変換器と、前記データ変換器に接続され、前記第１直列デ
ータ信号に応答して、前記第１直列データ信号に
よりキヤリアを変調することによつて送信データ
信号を出力し、受信データ変調信号に応答して、
前記受信データ信号を復調することによつて前記
第２直列データ信号を出力する変復調器とを備え
たことを特徴とする同期・非同期データ送受信
器。２前記変復調器はモデム器からなることを特徴
とする特許請求の範囲第１項に記載の同期・非同
期データ送受信器。３前記データ変換器は、前記送出データ信号を
変換しかつ前記第２直列データ信号を変換するた
めのマイクロプロセツサを具備することを特徴と
する特許請求の範囲第１項に記載の同期・非同期
データ送受信器。４前記データ変換器は、前記送出データ信号を変換しかつ前記第２直列
データ信号を変換するためのマイクロプロセツサ
と、前記非同期直列データ書式の前記送出データ信
号または前記同期直列データ書式に変換された前
記送出データ信号を選択的に通過させることによ
つて前記第１直列データ信号を提供すると共に、
前記非同期直列データ書式の前記第２直列データ
信号または前記非同期直列データ書式に変換され
た前記第２直列データ信号を選択的に通過させる
ことによつて前記入力データ信号を出力するため
のマルチプレクサとを備えたことを特徴とする特
許請求の範囲第１項に記載の同期・非同期データ
送受信器。５前記第１命令は所定の文字からなることを特
徴とする特許請求の範囲第１項に記載の同期・非
同期データ送受信器。６前記所定の文字は拡張文字であることを特徴
とする特許請求の範囲第５項に記載の同期・非同
期データ送受信器。７前記第２制御信号は前記第１制御信号の反転
信号であることを特徴とする特許請求の範囲第１
項に記載の同期・非同期データ送受信器。８前記第２命令は所定の文字からなることを特
徴とする特許請求の範囲第１項に記載の同期・非
同期データ送受信器。９前記所定の文字は拡張文字であることを特徴
とする特許請求の範囲第８項に記載の同期・非同
期データ送受信器。１０前記第１命令と前記第２命令は、前記デー
タ変換器と前記変復調器との動作パラメータを変
更させるための命令セツトの一部であることを特
徴とする特許請求の範囲第１項に記載の同期・非
同期データ送受信器。１１前記動作パラメータはボーレートを含むこ
とを特徴とする特許請求の範囲第１０項に記載の
同期・非同期データ送受信器。１２前記動作パラメータは、ボーレートと選択
されたパリテイを含むことを特徴とする特許請求
の範囲第１０項に記載の同期・非同期データ送受
信器。