JPH05341003A - 多重化された論理回路のエラーチェック方式 - Google Patents
多重化された論理回路のエラーチェック方式Info
- Publication number
- JPH05341003A JPH05341003A JP4153149A JP15314992A JPH05341003A JP H05341003 A JPH05341003 A JP H05341003A JP 4153149 A JP4153149 A JP 4153149A JP 15314992 A JP15314992 A JP 15314992A JP H05341003 A JPH05341003 A JP H05341003A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- lsi
- lsis
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】 各ＬＳＩの論理回路の内部状態を示す内部状
態信号を対応するパリティ生成回路または選択回路に入
力してパリティ生成回路または選択回路において複数の
信号群に分け、パリティ生成回路の場合は、各信号群毎
にパリティ信号を生成して一致回路に入力し、選択回路
の場合は、同期して動作し同一内容の信号を出力する制
御回路からの選択信号によって指定された信号群を選択
結果信号として一致回路に入力し、一致回路において入
力した信号の一致性を検出するように構成する。 【効果】 多重化された論理回路の動作の一致を確認す
るために必要なＬＳＩのピン数を少ない数で間に合うよ
うにすることができ、従って、ピン数が制限されている
ＬＳＩについても、多重化された論理回路の動作の一致
を確認することが可能となる。
態信号を対応するパリティ生成回路または選択回路に入
力してパリティ生成回路または選択回路において複数の
信号群に分け、パリティ生成回路の場合は、各信号群毎
にパリティ信号を生成して一致回路に入力し、選択回路
の場合は、同期して動作し同一内容の信号を出力する制
御回路からの選択信号によって指定された信号群を選択
結果信号として一致回路に入力し、一致回路において入
力した信号の一致性を検出するように構成する。 【効果】 多重化された論理回路の動作の一致を確認す
るために必要なＬＳＩのピン数を少ない数で間に合うよ
うにすることができ、従って、ピン数が制限されている
ＬＳＩについても、多重化された論理回路の動作の一致
を確認することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置のエラー
チェック方式に関し、特に複数のＬＳＩによって多重化
された論理回路のエラーチェック方式に関する。
チェック方式に関し、特に複数のＬＳＩによって多重化
された論理回路のエラーチェック方式に関する。
【０００２】
【従来の技術】情報処理装置においては、動作の高速化
や信頼性の向上のため、一つのＬＳＩに設けてある論理
回路と同じ論理回路を他のＬＳＩに設けることがある。
このような論理回路を、ＬＳＩ間で多重化された論理回
路と称している。
や信頼性の向上のため、一つのＬＳＩに設けてある論理
回路と同じ論理回路を他のＬＳＩに設けることがある。
このような論理回路を、ＬＳＩ間で多重化された論理回
路と称している。
【０００３】図３は、ＬＳＩ間で多重化された論理回路
における従来のエラーチェック方式の一例を示すブロッ
ク図である。
における従来のエラーチェック方式の一例を示すブロッ
ク図である。
【０００４】図３において、ＬＳＩ２１およびＬＳＩ２
２において２重化された論理回路２３および論理回路２
４は、論理信号１２０を入力して同期した同一の動作を
行うことが期待されている。しかしながら、故障やノイ
ズ等によって異なった動作を行うことがあり、このよう
な場合は、情報処理装置の動作が保証されなくなる。こ
のため、論理回路２３の動作と論理回路２４の動作とが
一致することを確認するのを目的として、論理回路２３
の内部状態を示す内部状態信号１２１と、論理回路２４
の内部状態を示す内部状態信号１２２とを一致回路２５
に入力し、一致回路２５内でそれらが一致することを検
出し、一致しないときはエラー報告信号１２３を出力す
るように構成している。
２において２重化された論理回路２３および論理回路２
４は、論理信号１２０を入力して同期した同一の動作を
行うことが期待されている。しかしながら、故障やノイ
ズ等によって異なった動作を行うことがあり、このよう
な場合は、情報処理装置の動作が保証されなくなる。こ
のため、論理回路２３の動作と論理回路２４の動作とが
一致することを確認するのを目的として、論理回路２３
の内部状態を示す内部状態信号１２１と、論理回路２４
の内部状態を示す内部状態信号１２２とを一致回路２５
に入力し、一致回路２５内でそれらが一致することを検
出し、一致しないときはエラー報告信号１２３を出力す
るように構成している。
【０００５】
【発明が解決しようとする課題】上述したような従来の
多重化された論理回路のエラーチェック方式では、多重
化された論理回路の動作の一致を確認するため、各論理
回路からそれらの内部状態を示す内部状態信号を出力し
なければならないが、内部状態信号の種類が多くなる
と、それらを出力するための信号線の数も多くなり、論
理回路の動作の一致を確認するためのＬＳＩのピン数も
多くなる。しかしながら、一般にＬＳＩのピン数には上
限があり、通常の機能のために殆どのピンを使用してい
ることが多い。従って従来のエラーチェック方式では、
多重化された論理回路の動作の一致を確認するのが困難
であるという欠点を有している。このため、従来の情報
処理装置においては、ＬＳＩ間で多重化された論理回路
において動作の不一致が発生しても、それを発見できな
いという問題点を有している。
多重化された論理回路のエラーチェック方式では、多重
化された論理回路の動作の一致を確認するため、各論理
回路からそれらの内部状態を示す内部状態信号を出力し
なければならないが、内部状態信号の種類が多くなる
と、それらを出力するための信号線の数も多くなり、論
理回路の動作の一致を確認するためのＬＳＩのピン数も
多くなる。しかしながら、一般にＬＳＩのピン数には上
限があり、通常の機能のために殆どのピンを使用してい
ることが多い。従って従来のエラーチェック方式では、
多重化された論理回路の動作の一致を確認するのが困難
であるという欠点を有している。このため、従来の情報
処理装置においては、ＬＳＩ間で多重化された論理回路
において動作の不一致が発生しても、それを発見できな
いという問題点を有している。
【０００６】
【課題を解決するための手段】本発明のエラーチェック
方式は、複数のＬＳＩのそれぞれに設けられ同期して同
一の動作を行う論理回路と、前記複数のＬＳＩのそれぞ
れに設けられ自己の所属する前記ＬＳＩの前記論理回路
から出力する内部状態信号を入力して複数の信号群に分
けて各信号群毎にパリティ信号を生成するパリティ生成
回路と、前記複数のＬＳＩのそれぞれの前記パリティ生
成回路から出力するパリティ信号を入力してそれらが一
致することを検出する一致回路とを備えている。
方式は、複数のＬＳＩのそれぞれに設けられ同期して同
一の動作を行う論理回路と、前記複数のＬＳＩのそれぞ
れに設けられ自己の所属する前記ＬＳＩの前記論理回路
から出力する内部状態信号を入力して複数の信号群に分
けて各信号群毎にパリティ信号を生成するパリティ生成
回路と、前記複数のＬＳＩのそれぞれの前記パリティ生
成回路から出力するパリティ信号を入力してそれらが一
致することを検出する一致回路とを備えている。
【０００７】また、本発明のエラーチェック方式は、複
数のＬＳＩのそれぞれに設けられ同期して同一の動作を
行う論理回路と、前記複数のＬＳＩのそれぞれに設けら
れ同期して動作して同一内容の選択信号を出力する制御
回路と、前記複数のＬＳＩのそれぞれに設けられ自己の
所属する前記ＬＳＩの前記論理回路から出力する内部状
態信号を入力して複数の信号群に分割してそのうちの前
記選択信号によって指定された信号群を出力する選択回
路と、前記複数のＬＳＩのそれぞれの前記選択回路から
の出力信号を入力してそれらが一致することを検出する
一致回路とを備えている。
数のＬＳＩのそれぞれに設けられ同期して同一の動作を
行う論理回路と、前記複数のＬＳＩのそれぞれに設けら
れ同期して動作して同一内容の選択信号を出力する制御
回路と、前記複数のＬＳＩのそれぞれに設けられ自己の
所属する前記ＬＳＩの前記論理回路から出力する内部状
態信号を入力して複数の信号群に分割してそのうちの前
記選択信号によって指定された信号群を出力する選択回
路と、前記複数のＬＳＩのそれぞれの前記選択回路から
の出力信号を入力してそれらが一致することを検出する
一致回路とを備えている。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【００１０】図１において、ＬＳＩ１およびＬＳＩ２に
おいて２重化された論理回路３および論理回路４は、論
理信号１００を入力して同期した同一の動作を行うこと
が期待されている。しかしながら、故障やノイズ等によ
って異なった動作を行うことがあり、このような場合
は、情報処理装置の動作が保証されなくなる。このた
め、論理回路３の動作と論理回路４の動作とが一致する
ことを確認するのを目的として、論理回路３の内部状態
を示す内部状態信号１０１と、論理回路４の内部状態を
示す内部状態信号１０２とをそれぞれパリティ生成回路
６および７に入力し、パリティ生成回路６および７は、
それぞれ入力した内部状態信号１０１または１０２を複
数の信号群に分け、各信号群毎にパリティ信号を生成し
てパリティ信号１０４および１０５として出力する。パ
リティ信号１０４および１０５は、一致回路５に入力
し、一致回路５は、それらが一致することを検出する。
一致回路５においてパリティ信号１０４と１０５とが一
致しないことが発見されたときは、エラー報告信号１０
３が出力される。
おいて２重化された論理回路３および論理回路４は、論
理信号１００を入力して同期した同一の動作を行うこと
が期待されている。しかしながら、故障やノイズ等によ
って異なった動作を行うことがあり、このような場合
は、情報処理装置の動作が保証されなくなる。このた
め、論理回路３の動作と論理回路４の動作とが一致する
ことを確認するのを目的として、論理回路３の内部状態
を示す内部状態信号１０１と、論理回路４の内部状態を
示す内部状態信号１０２とをそれぞれパリティ生成回路
６および７に入力し、パリティ生成回路６および７は、
それぞれ入力した内部状態信号１０１または１０２を複
数の信号群に分け、各信号群毎にパリティ信号を生成し
てパリティ信号１０４および１０５として出力する。パ
リティ信号１０４および１０５は、一致回路５に入力
し、一致回路５は、それらが一致することを検出する。
一致回路５においてパリティ信号１０４と１０５とが一
致しないことが発見されたときは、エラー報告信号１０
３が出力される。
【００１１】このように、内部状態信号を複数の信号群
に分け、各信号群毎にパリティ信号を生成してそれらを
比較するように構成することにより、多重化された論理
回路の動作の一致を確認するために必要なＬＳＩのピン
数は、僅かな数でも充分であり、従って、ピン数が制限
されているＬＳＩについても、多重化された論理回路の
動作の一致を確認することが可能となる。
に分け、各信号群毎にパリティ信号を生成してそれらを
比較するように構成することにより、多重化された論理
回路の動作の一致を確認するために必要なＬＳＩのピン
数は、僅かな数でも充分であり、従って、ピン数が制限
されているＬＳＩについても、多重化された論理回路の
動作の一致を確認することが可能となる。
【００１２】図２は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【００１３】図２において、ＬＳＩ１１およびＬＳＩ１
２において２重化された論理回路１３および論理回路１
４は、論理信号１１０を入力して同期した同一の動作を
行う。論理回路１３の内部状態を示す内部状態信号１１
１と、論理回路１４の内部状態を示す内部状態信号１１
２とは、それぞれ選択回路１８および選択回路１９に入
力する。制御回路１６および制御回路１７は、同期して
動作し、それぞれ同一の内容の選択信号１１６および選
択信号１１７を出力する。選択回路１８および選択回路
１９は、それぞれ内部状態信号１１１または内部状態信
号１１２を入力してそれらを複数の信号群に分け、選択
信号１１６または選択信号１１７によって指定された信
号群を選択結果信号１１８または選択結果信号１１９と
して出力する。選択結果信号１１８および選択結果信号
１１９は、一致回路１５に入力し、一致回路１５は、そ
れらが一致することを検出する。一致回路１５において
選択結果信号１１８と選択結果信号１１９とが一致しな
いことが発見されたときは、エラー報告信号１１３が出
力される。
２において２重化された論理回路１３および論理回路１
４は、論理信号１１０を入力して同期した同一の動作を
行う。論理回路１３の内部状態を示す内部状態信号１１
１と、論理回路１４の内部状態を示す内部状態信号１１
２とは、それぞれ選択回路１８および選択回路１９に入
力する。制御回路１６および制御回路１７は、同期して
動作し、それぞれ同一の内容の選択信号１１６および選
択信号１１７を出力する。選択回路１８および選択回路
１９は、それぞれ内部状態信号１１１または内部状態信
号１１２を入力してそれらを複数の信号群に分け、選択
信号１１６または選択信号１１７によって指定された信
号群を選択結果信号１１８または選択結果信号１１９と
して出力する。選択結果信号１１８および選択結果信号
１１９は、一致回路１５に入力し、一致回路１５は、そ
れらが一致することを検出する。一致回路１５において
選択結果信号１１８と選択結果信号１１９とが一致しな
いことが発見されたときは、エラー報告信号１１３が出
力される。
【００１４】このように、内部状態信号を複数の信号群
に分け、選択信号によってそのうちのつの信号群を出力
して比較するように構成することにより、多重化された
論理回路の動作の一致を確認するために必要なＬＳＩの
ピン数を少ない数で間に合うようにすることができ、従
って、ピン数が制限されているＬＳＩについても、多重
化された論理回路の動作の一致を確認することが可能と
なる。
に分け、選択信号によってそのうちのつの信号群を出力
して比較するように構成することにより、多重化された
論理回路の動作の一致を確認するために必要なＬＳＩの
ピン数を少ない数で間に合うようにすることができ、従
って、ピン数が制限されているＬＳＩについても、多重
化された論理回路の動作の一致を確認することが可能と
なる。
【００１５】
【発明の効果】以上説明したように、本発明の多重化さ
れた論理回路のエラーチェック方式は、各ＬＳＩの論理
回路の内部状態を示す内部状態信号を対応するパリティ
生成回路または選択回路に入力してパリティ生成回路ま
たは選択回路において複数の信号群に分け、パリティ生
成回路の場合は、各信号群毎にパリティ信号を生成して
一致回路に入力し、選択回路の場合は、同期して動作し
同一内容の信号を出力する制御回路からの選択信号によ
って指定された信号群を選択結果信号として一致回路に
入力し、一致回路において入力した信号の一致性を検出
するように構成することにより、多重化された論理回路
の動作の一致を確認するために必要なＬＳＩのピン数を
少ない数で間に合うようにすることができという効果が
あり、従って、ピン数が制限されているＬＳＩについて
も、多重化された論理回路の動作の一致を確認すること
が可能となるという効果がある。
れた論理回路のエラーチェック方式は、各ＬＳＩの論理
回路の内部状態を示す内部状態信号を対応するパリティ
生成回路または選択回路に入力してパリティ生成回路ま
たは選択回路において複数の信号群に分け、パリティ生
成回路の場合は、各信号群毎にパリティ信号を生成して
一致回路に入力し、選択回路の場合は、同期して動作し
同一内容の信号を出力する制御回路からの選択信号によ
って指定された信号群を選択結果信号として一致回路に
入力し、一致回路において入力した信号の一致性を検出
するように構成することにより、多重化された論理回路
の動作の一致を確認するために必要なＬＳＩのピン数を
少ない数で間に合うようにすることができという効果が
あり、従って、ピン数が制限されているＬＳＩについて
も、多重化された論理回路の動作の一致を確認すること
が可能となるという効果がある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】本発明の第二の実施例を示すブロック図であ
る。
る。
【図３】従来のエラーチェック方式の一例を示すブロッ
ク図である。
ク図である。
１・２・１１・１２・２１・２２ ＬＳＩ ３・４・１３・１４・２３・２４ 論理回路 ５・１５・２５ 一致回路 ６・７ パリティ生成回路 １６・１７ 制御回路 １８・１９ 選択回路 １００・１１０・１２０ 論理信号 １０１・１０２・１１１・１１２・１２１・１２２
内部状態信号 １０３・１１３・１２３ エラー報告信号 １０４・１０５ パリティ信号 １１６・１１７ 選択信号 １１８・１１９ 選択結果信号
内部状態信号 １０３・１１３・１２３ エラー報告信号 １０４・１０５ パリティ信号 １１６・１１７ 選択信号 １１８・１１９ 選択結果信号
Claims (2)
- 【請求項１】 複数のＬＳＩのそれぞれに設けられ同期
して同一の動作を行う論理回路と、前記複数のＬＳＩの
それぞれに設けられ自己の所属する前記ＬＳＩの前記論
理回路から出力する内部状態信号を入力して複数の信号
群に分けて各信号群毎にパリティ信号を生成するパリテ
ィ生成回路と、前記複数のＬＳＩのそれぞれの前記パリ
ティ生成回路から出力するパリティ信号を入力してそれ
らが一致することを検出する一致回路とを備えることを
特徴とするエラーチェック方式。 - 【請求項２】 複数のＬＳＩのそれぞれに設けられ同期
して同一の動作を行う論理回路と、前記複数のＬＳＩの
それぞれに設けられ同期して動作して同一内容の選択信
号を出力する制御回路と、前記複数のＬＳＩのそれぞれ
に設けられ自己の所属する前記ＬＳＩの前記論理回路か
ら出力する内部状態信号を入力して複数の信号群に分割
してそのうちの前記選択信号によって指定された信号群
を出力する選択回路と、前記複数のＬＳＩのそれぞれの
前記選択回路からの出力信号を入力してそれらが一致す
ることを検出する一致回路とを備えることを特徴とする
エラーチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153149A JPH05341003A (ja) | 1992-06-12 | 1992-06-12 | 多重化された論理回路のエラーチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153149A JPH05341003A (ja) | 1992-06-12 | 1992-06-12 | 多重化された論理回路のエラーチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05341003A true JPH05341003A (ja) | 1993-12-24 |
Family
ID=15556095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4153149A Withdrawn JPH05341003A (ja) | 1992-06-12 | 1992-06-12 | 多重化された論理回路のエラーチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05341003A (ja) |
-
1992
- 1992-06-12 JP JP4153149A patent/JPH05341003A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006328B1 (en) | System using integrated circuit chips with provision for error detection | |
| US6385755B1 (en) | Information processing system and logic LSI, detecting a fault in the system or the LSI, by using internal data processed in each of them | |
| US5577199A (en) | Majority circuit, a controller and a majority LSI | |
| JPS61128180A (ja) | 自己試験装置 | |
| JPH0934856A (ja) | ロック・ステップ作動回路の同期を有効にする方法および装置 | |
| JPH0442691B2 (ja) | ||
| JPH05341003A (ja) | 多重化された論理回路のエラーチェック方式 | |
| US5483543A (en) | Test sequence generation method | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| KR920003884B1 (ko) | Tmr 논리 회로 | |
| JP2006038831A (ja) | スキャン試験回路を備えた半導体集積回路 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPH11125662A (ja) | 半導体集積回路及びフルスキャン実行方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH06274360A (ja) | エラーチェック回路 | |
| JPH01229985A (ja) | 集積回路 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH01193942A (ja) | 信号処理回路の自己診断方式 | |
| JPS62240873A (ja) | テスト容易化回路 | |
| JPS6117983A (ja) | 原子炉緊急停止装置 | |
| JPH0683905A (ja) | 等価信号検出方式 | |
| DasGupta | Dual-Mode Combinational Logic for Function-Independent Fault Testing | |
| JPS6234436A (ja) | デ−タ障害検出回路 | |
| JPH05265875A (ja) | データ化け防止方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |