JPH053412A - カレント・ミラー回路 - Google Patents
カレント・ミラー回路Info
- Publication number
- JPH053412A JPH053412A JP3000616A JP61691A JPH053412A JP H053412 A JPH053412 A JP H053412A JP 3000616 A JP3000616 A JP 3000616A JP 61691 A JP61691 A JP 61691A JP H053412 A JPH053412 A JP H053412A
- Authority
- JP
- Japan
- Prior art keywords
- trs
- current mirror
- bases
- transistor
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】それぞれのベースが互いに接続されエミッタ接
地された第１及び第２のトランジスタ３，５と、第１の
トランジスタのコレクタ出力が陰極に接続されたダイオ
ード列１，２と、ダイオード列の陽極がベースに接続さ
れエミッタが前記第１及び第２のトランジスタのベース
に接続されコレクタ接地された第３のトランジスタ４と
を備え、第１のトランジスタのコレクタ出力が入力端子
１２に接続され、第２のトランジスタのコレクタ出力が
出力端子１３に接続されている。 【効果】入力端子の直流電位を下げることができ、電源
電圧の低い場合でも大きなダイナミックレンジが得られ
る。
地された第１及び第２のトランジスタ３，５と、第１の
トランジスタのコレクタ出力が陰極に接続されたダイオ
ード列１，２と、ダイオード列の陽極がベースに接続さ
れエミッタが前記第１及び第２のトランジスタのベース
に接続されコレクタ接地された第３のトランジスタ４と
を備え、第１のトランジスタのコレクタ出力が入力端子
１２に接続され、第２のトランジスタのコレクタ出力が
出力端子１３に接続されている。 【効果】入力端子の直流電位を下げることができ、電源
電圧の低い場合でも大きなダイナミックレンジが得られ
る。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に適したカレ
ント・ミラー回路に関する。
ント・ミラー回路に関する。
【０００２】
【従来の技術】カレント・ミラー回路は、種々提案され
ているが、その中で図２に示す回路は、最も一般的に用
いられるカレント・ミラー回路として知られている。
ているが、その中で図２に示す回路は、最も一般的に用
いられるカレント・ミラー回路として知られている。
【０００３】この回路は、トランジスタ１０１，１０２
の互いのベースを接続することにより構成される。
の互いのベースを接続することにより構成される。
【０００４】この回路は、少い素子数で、容易にカレン
ト・ミラー動作が得られることが知られている。
ト・ミラー動作が得られることが知られている。
【０００５】
【発明が解決しようとする課題】上述した、従来のカレ
ント・ミラー回路は、入力端子の直流電位は、トランジ
スタのベース−エミッタ間電圧に等しく約０．７Ｖであ
る。ここで、回路の電源電圧が低い場合、例えば、１．
５Ｖ程度で動作させようとすると、この入力電圧は無視
できなくなるという欠点があった。
ント・ミラー回路は、入力端子の直流電位は、トランジ
スタのベース−エミッタ間電圧に等しく約０．７Ｖであ
る。ここで、回路の電源電圧が低い場合、例えば、１．
５Ｖ程度で動作させようとすると、この入力電圧は無視
できなくなるという欠点があった。
【０００６】本発明の目的は、このような欠点を除き回
路の動作電圧範囲を広げることの出来るカレント・ミラ
ー回路を提供することにある。
路の動作電圧範囲を広げることの出来るカレント・ミラ
ー回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のカレント・ミラ
ー回路は、それぞれのベースが互いに接続されエミッタ
接地された第１及び第２のトランジスタと、前記第１の
トランジスタのコレクタ出力が陰極に接続されたダイオ
ード列と、前記ダイオード列の陽極がベースに接続され
エミッタが前記第１及び第２のトランジスタのベースに
接続されコレクタ接地された第３のトランジスタとを有
し、前記第１のトランジスタのコレクタ出力が入力端子
に接続され、前記第２のトランジスタのコレクタ出力が
出力端子に接続されて構成されている。
ー回路は、それぞれのベースが互いに接続されエミッタ
接地された第１及び第２のトランジスタと、前記第１の
トランジスタのコレクタ出力が陰極に接続されたダイオ
ード列と、前記ダイオード列の陽極がベースに接続され
エミッタが前記第１及び第２のトランジスタのベースに
接続されコレクタ接地された第３のトランジスタとを有
し、前記第１のトランジスタのコレクタ出力が入力端子
に接続され、前記第２のトランジスタのコレクタ出力が
出力端子に接続されて構成されている。
【０００８】
【実施例】次に、本発明について図面を用いて詳細に説
明する。図１は、本発明の一実施例を示す回路図であ
る。この回路は、トランジスタ３，５でカレント・ミラ
ー対を構成し、入力端子１２に接続された、トランジス
タ１，２で構成されたダイオード列の陰極はさらにトラ
ンジスタ３のコレクタ出力に接続され、低電流源１０に
よりバイアスされる。又、トランジスタ４のエミッタは
トランジスタ３と５のベースに接続され、低電流源１１
とともにバイアス回路を構成し、トランジスタ５のコレ
クタ出力は、出力端子１３に導出されている。
明する。図１は、本発明の一実施例を示す回路図であ
る。この回路は、トランジスタ３，５でカレント・ミラ
ー対を構成し、入力端子１２に接続された、トランジス
タ１，２で構成されたダイオード列の陰極はさらにトラ
ンジスタ３のコレクタ出力に接続され、低電流源１０に
よりバイアスされる。又、トランジスタ４のエミッタは
トランジスタ３と５のベースに接続され、低電流源１１
とともにバイアス回路を構成し、トランジスタ５のコレ
クタ出力は、出力端子１３に導出されている。
【０００９】この構成において、入力端子の直流電位
は、トランジスタ１，２，３，４のベース−エミッタ間
電圧をＶBE1 ，ＶBE2 ，ＶBE3 ，ＶBE4 とすると、（Ｖ
BE3 ＋ＶBE4 ）−（ＶBE1 ＋ＶBE2 ）となる。
は、トランジスタ１，２，３，４のベース−エミッタ間
電圧をＶBE1 ，ＶBE2 ，ＶBE3 ，ＶBE4 とすると、（Ｖ
BE3 ＋ＶBE4 ）−（ＶBE1 ＋ＶBE2 ）となる。
【００１０】従って、低電流源１０，１１の値を適当に
設定することにより、入力端子の直流電位をトランジス
タ３の飽和電圧程度に下げることが可能となる。
設定することにより、入力端子の直流電位をトランジス
タ３の飽和電圧程度に下げることが可能となる。
【００１１】
【発明の効果】以上説明したように本発明は、入力端子
の直流電位を下げることができ、電源電圧の低い場合で
も大きなダイナミックレンジが得られるという効果があ
る。
の直流電位を下げることができ、電源電圧の低い場合で
も大きなダイナミックレンジが得られるという効果があ
る。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例のカレント・ミラー回路を示す回路図で
ある。
ある。
１〜５，１０１，１０２ トランジスタ １０，１１ 低電流源 １２ 入力端子 １３ 出力端子 １４ 電源端子
Claims (1)
- 【特許請求の範囲】 【請求項１】 それぞれのベースが互いに接続されエミ
ッタ接地された第１及び第２のトランジスタと、前記第
１のトランジスタのコレクタ出力が陰極に接続されたダ
イオード列と、前記ダイオード列の陽極がベースに接続
されエミッタが前記第１及び第２のトランジスタのベー
スに接続されコレクタ接地された第３のトランジスタと
を有し、前記第１のトランジスタのコレクタ出力が入力
端子に接続され、前記第２のトランジスタのコレクタ出
力が出力端子に接続されたことを特徴とするカレント・
ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000616A JPH053412A (ja) | 1991-01-08 | 1991-01-08 | カレント・ミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000616A JPH053412A (ja) | 1991-01-08 | 1991-01-08 | カレント・ミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053412A true JPH053412A (ja) | 1993-01-08 |
Family
ID=11478665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000616A Pending JPH053412A (ja) | 1991-01-08 | 1991-01-08 | カレント・ミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240057112A (ko) * | 2022-10-24 | 2024-05-02 | 국립한국해양대학교산학협력단 | 마그네슘이 제거된 해수를 이용한 육각쌍뿔형 고순도 바테라이트 탄산칼슘의 제조방법 |
-
1991
- 1991-01-08 JP JP3000616A patent/JPH053412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240057112A (ko) * | 2022-10-24 | 2024-05-02 | 국립한국해양대학교산학협력단 | 마그네슘이 제거된 해수를 이용한 육각쌍뿔형 고순도 바테라이트 탄산칼슘의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563295B2 (en) | Low temperature coefficient reference current generator | |
| KR940006365B1 (ko) | 전류 미러 회로 | |
| US4119869A (en) | Constant current circuit | |
| CN114690830B (zh) | 带隙基准电路、开关电源及电源管理芯片 | |
| JPH053412A (ja) | カレント・ミラー回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| KR940003081Y1 (ko) | 차동증폭기 | |
| JPH03283907A (ja) | 電圧フォロワ回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPS59225414A (ja) | 起動回路 | |
| JPH08179843A (ja) | 定電流発生回路 | |
| JPH0749722A (ja) | 定電流回路 | |
| JPH0675650A (ja) | 基準電圧発生回路 | |
| JPH0622300B2 (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH0869335A (ja) | 基準電流回路 |