JPH0622300B2 - 電流―電圧変換回路および電流―電流変換回路 - Google Patents
電流―電圧変換回路および電流―電流変換回路Info
- Publication number
- JPH0622300B2 JPH0622300B2 JP1039810A JP3981089A JPH0622300B2 JP H0622300 B2 JPH0622300 B2 JP H0622300B2 JP 1039810 A JP1039810 A JP 1039810A JP 3981089 A JP3981089 A JP 3981089A JP H0622300 B2 JPH0622300 B2 JP H0622300B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current
- collector
- differential pair
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
- H03F3/45551—Measuring at the input circuit of the differential amplifier
- H03F3/45556—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
- H03F3/45493—Measuring at the loading circuit of the differential amplifier
- H03F3/45511—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45061—Indexing scheme relating to differential amplifiers the common mode reference signal being taken or deducted from the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体集積回路内に形成される電流−電圧変
換回路に係り、特に低電圧（例えば１．０Ｖ以下）でも
十分動作する電流−電圧変換回路に関する。
換回路に係り、特に低電圧（例えば１．０Ｖ以下）でも
十分動作する電流−電圧変換回路に関する。
（従来の技術） 従来、差動的な入力信号電流を差動的な出力信号電圧に
変換するための電流−電圧変換回路は、例えば米国特許
第 3,671,877号公報に開示されており、これは第６図に
示すように構成されている。
変換するための電流−電圧変換回路は、例えば米国特許
第 3,671,877号公報に開示されており、これは第６図に
示すように構成されている。
即ち、６１および６２は直流成分Ｉと差動的な交流成分
（＋Δｉあるいは−Δｉ）とを含んだ差動的な入力信号
電流（Ｉ＋Δｉ）および（Ｉ−Δｉ）を供給する入力信
号電流源、６３および６４は対応して入力信号電流源６
１および６２にベースが接続され、各コレクタがＶcc電
源電位に接続され、各エミッタが共通接続された差動対
をなすＮＰＮトランジスタ、６５はこの差動対トランジ
スタ６３および６４のエミッタ共通接続点と接地電位と
の間にコレクタ・エミッタ間が接続され、コレクタ・ベ
ース相互が接続された定電流源用のＮＰＮトランジス
タ、６６および６７はこの定電流源用トランジスタ６５
とベース相互・エミッタ相互が共通接続され、各コレク
タが対応して入力信号電流源６１および６２に接続され
たＮＰＮトランジスタであり、これらのトランジスタ６
５〜６７はカレントミラー回路６８を形成している。
（＋Δｉあるいは−Δｉ）とを含んだ差動的な入力信号
電流（Ｉ＋Δｉ）および（Ｉ−Δｉ）を供給する入力信
号電流源、６３および６４は対応して入力信号電流源６
１および６２にベースが接続され、各コレクタがＶcc電
源電位に接続され、各エミッタが共通接続された差動対
をなすＮＰＮトランジスタ、６５はこの差動対トランジ
スタ６３および６４のエミッタ共通接続点と接地電位と
の間にコレクタ・エミッタ間が接続され、コレクタ・ベ
ース相互が接続された定電流源用のＮＰＮトランジス
タ、６６および６７はこの定電流源用トランジスタ６５
とベース相互・エミッタ相互が共通接続され、各コレク
タが対応して入力信号電流源６１および６２に接続され
たＮＰＮトランジスタであり、これらのトランジスタ６
５〜６７はカレントミラー回路６８を形成している。
しかし、この第６図の電流−電圧変換回路は、Ｖcc電源
電位と接地電位との間に、差動対トランジスタ６３およ
び６４のコレクタ・エミッタ間と定電流源用トランジス
タ６５のベース・エミッタ間とが直列に挿入されてお
り、差動対トランジスタ６３および６４のエミッタ共通
接続点の電位は定電流源用トランジスタ６５のベース・
エミッタ間電圧ＶBE（約０．７Ｖ）となっており、この
差動対トランジスタ６３および６４が動作するために
は、そのベースにエミッタ電位（約０．７Ｖ）よりもさ
らに約０．７Ｖ高い約１．４Ｖの電圧が必要となる。
電位と接地電位との間に、差動対トランジスタ６３およ
び６４のコレクタ・エミッタ間と定電流源用トランジス
タ６５のベース・エミッタ間とが直列に挿入されてお
り、差動対トランジスタ６３および６４のエミッタ共通
接続点の電位は定電流源用トランジスタ６５のベース・
エミッタ間電圧ＶBE（約０．７Ｖ）となっており、この
差動対トランジスタ６３および６４が動作するために
は、そのベースにエミッタ電位（約０．７Ｖ）よりもさ
らに約０．７Ｖ高い約１．４Ｖの電圧が必要となる。
従って、第６図の電流−電圧変換回路は、特に例えば
１．０Ｖ以下の低電圧での動作を必要とする回路には使
用することができない。
１．０Ｖ以下の低電圧での動作を必要とする回路には使
用することができない。
（発明が解決しようとする課題） 上記したように従来の電流−電圧変換回路は、Ｖcc電源
電位と接地電位との間に、差動対トランジスタのコレク
タ・エミッタ間と定電流源用トランジスタのベース・エ
ミッタ間とが直列に挿入されているので、特に例えば
１．０Ｖ以下の低電圧での動作を必要とする回路には使
用することができないという問題がある。
電位と接地電位との間に、差動対トランジスタのコレク
タ・エミッタ間と定電流源用トランジスタのベース・エ
ミッタ間とが直列に挿入されているので、特に例えば
１．０Ｖ以下の低電圧での動作を必要とする回路には使
用することができないという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、例えば１．０Ｖ以下の低い電源電圧まで動作
が可能であり、しかも、比較的簡易な回路構成により差
動入力信号電流を差動出力信号電圧に変換することが可
能な電流−電圧変換回路を提供することにある。
の目的は、例えば１．０Ｖ以下の低い電源電圧まで動作
が可能であり、しかも、比較的簡易な回路構成により差
動入力信号電流を差動出力信号電圧に変換することが可
能な電流−電圧変換回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の電流−電圧変換回路は、それぞれ直流成分と交
流成分とを含んだ差動的な入力信号電流を供給する第１
の入力信号電流源および第２の入力信号電流源と、この
２個の入力信号電流源に対応してベースが接続され、各
コレクタが共通接続され、各エミッタが共通接続されて
第１の電源電位に接続される差動対をなす第１のバイポ
ーラトランジスタおよび第２のバイポーラトランジスタ
と、前記２個の入力信号電流源と前記第１の電源電位と
の間にそれぞれのコレクタ・エミッタ間が接続され、前
記差動対をなす２個のトランジスタと同一極性の第３の
バイポーラトランジスタおよび第４のバイポーラトラン
ジスタと、第２の電源電位と上記差動対をなす２個のト
ランジスタのコレクタ共通接点との間にエミッタ・コレ
クタ間が接続され、ベース・コレクタ相互が接続され、
上記差動対をなす２個のトランジスタとは逆極性の定電
流源用の第５のバイポーラトランジスタと、この第５の
バイポーラトランジスタとベース相互・エミッタ相互が
接続され、コレクタが前記第３のバイポーラトランジス
タおよび第４のバイポーラトランジスタの各ベースに接
続され、上記第５のバイポーラトランジスタと同一極性
の第６のバイポーラトランジスタとを具備し、前記差動
対をなす２個のトランジスタのベース相互間から差動出
力信号電圧が取り出されることを特徴とする。
流成分とを含んだ差動的な入力信号電流を供給する第１
の入力信号電流源および第２の入力信号電流源と、この
２個の入力信号電流源に対応してベースが接続され、各
コレクタが共通接続され、各エミッタが共通接続されて
第１の電源電位に接続される差動対をなす第１のバイポ
ーラトランジスタおよび第２のバイポーラトランジスタ
と、前記２個の入力信号電流源と前記第１の電源電位と
の間にそれぞれのコレクタ・エミッタ間が接続され、前
記差動対をなす２個のトランジスタと同一極性の第３の
バイポーラトランジスタおよび第４のバイポーラトラン
ジスタと、第２の電源電位と上記差動対をなす２個のト
ランジスタのコレクタ共通接点との間にエミッタ・コレ
クタ間が接続され、ベース・コレクタ相互が接続され、
上記差動対をなす２個のトランジスタとは逆極性の定電
流源用の第５のバイポーラトランジスタと、この第５の
バイポーラトランジスタとベース相互・エミッタ相互が
接続され、コレクタが前記第３のバイポーラトランジス
タおよび第４のバイポーラトランジスタの各ベースに接
続され、上記第５のバイポーラトランジスタと同一極性
の第６のバイポーラトランジスタとを具備し、前記差動
対をなす２個のトランジスタのベース相互間から差動出
力信号電圧が取り出されることを特徴とする。
（作用） 入力信号電流源の差動的な交流成分が差動対をなす２個
のトランジスタのベース電流となり、この差動対トラン
ジスタのベース相互間から差動出力信号電圧が取り出さ
れるようになる。この場合、第２の電源電位・第１の電
源電位間の電源電圧が例えば１．０Ｖ以下の低電圧であ
っても、この１．０Ｖよりも定電流源用トランジスタの
ベース・エミッタ間電圧ＶBE（約０．７Ｖ）だけ小さい
約０．３Ｖの電圧が差動対トランジスタのコレクタ・エ
ミッタ間電圧にかかっているので、この差動対トランジ
スタのベース・エミッタ間に約０．７Ｖの電圧をかける
ことにより、この差動対トランジスタが差動することが
可能になる。従って、この電流−電圧変換回路は、例え
ば１．０Ｖ以下の低電圧での動作を必要とする回路にも
使用することが可能になる。
のトランジスタのベース電流となり、この差動対トラン
ジスタのベース相互間から差動出力信号電圧が取り出さ
れるようになる。この場合、第２の電源電位・第１の電
源電位間の電源電圧が例えば１．０Ｖ以下の低電圧であ
っても、この１．０Ｖよりも定電流源用トランジスタの
ベース・エミッタ間電圧ＶBE（約０．７Ｖ）だけ小さい
約０．３Ｖの電圧が差動対トランジスタのコレクタ・エ
ミッタ間電圧にかかっているので、この差動対トランジ
スタのベース・エミッタ間に約０．７Ｖの電圧をかける
ことにより、この差動対トランジスタが差動することが
可能になる。従って、この電流−電圧変換回路は、例え
ば１．０Ｖ以下の低電圧での動作を必要とする回路にも
使用することが可能になる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、半導体集積回路内に形成された電流−電圧変
換回路を示しており、１および２は直流成分Ｉと差動的
な交流成分（＋Δｉあるは−Δｉ）とを含んだ差動的な
入力信号電流を供給する入力信号電流源、Ｑ１およびＱ
２は対応して入力信号電流源１および２にベースが接続
され、各コレクタが共通接続され、各エミッタが共通接
続されて低電位側の電源電位（本例では接地電位）に接
続される差動対をなすＮＰＮトランジスタ、Ｒはこの差
動対トランジスタＱ１およびＱ２のエミッタ共通接続点
と接地電位との間に必要に応じて挿入された抵抗、Ｑ３
およびＱ４は対応して入力信号電流源１および２と接地
電位との間にコレクタ・エミッタ間が接続されているＮ
ＰＮトランジスタ、Ｑ５は高電位側の電源電位（本例で
はＶcc電源電位）と差動対トランジスタＱ１およびＱ２
のコレクタ共通接続点との間にエミッタ・コレクタ間が
接続され、ベース・コレクタ相互が接続された定電流源
用のＰＮＰトランジスタ、Ｑ６はこの定電流源用トラン
ジスタＱ５とベース相互・エミッタ相互が接続され、コ
レクタがＮＰＮトランジスタＱ３およびＱ４の各ベース
に接続されたＰＮＰトランジスタであり、これらのＰＮ
ＰトランジスタＱ５およびＱ６はカレントミラー回路Ｃ
Ｍ１を形成している。そして、差動対をなす２個のトラ
ンジスタＱ１およびＱ２のベース相互間から差動出力信
号電圧が取出されるようになっている。
換回路を示しており、１および２は直流成分Ｉと差動的
な交流成分（＋Δｉあるは−Δｉ）とを含んだ差動的な
入力信号電流を供給する入力信号電流源、Ｑ１およびＱ
２は対応して入力信号電流源１および２にベースが接続
され、各コレクタが共通接続され、各エミッタが共通接
続されて低電位側の電源電位（本例では接地電位）に接
続される差動対をなすＮＰＮトランジスタ、Ｒはこの差
動対トランジスタＱ１およびＱ２のエミッタ共通接続点
と接地電位との間に必要に応じて挿入された抵抗、Ｑ３
およびＱ４は対応して入力信号電流源１および２と接地
電位との間にコレクタ・エミッタ間が接続されているＮ
ＰＮトランジスタ、Ｑ５は高電位側の電源電位（本例で
はＶcc電源電位）と差動対トランジスタＱ１およびＱ２
のコレクタ共通接続点との間にエミッタ・コレクタ間が
接続され、ベース・コレクタ相互が接続された定電流源
用のＰＮＰトランジスタ、Ｑ６はこの定電流源用トラン
ジスタＱ５とベース相互・エミッタ相互が接続され、コ
レクタがＮＰＮトランジスタＱ３およびＱ４の各ベース
に接続されたＰＮＰトランジスタであり、これらのＰＮ
ＰトランジスタＱ５およびＱ６はカレントミラー回路Ｃ
Ｍ１を形成している。そして、差動対をなす２個のトラ
ンジスタＱ１およびＱ２のベース相互間から差動出力信
号電圧が取出されるようになっている。
上記構成の電流−電圧変換回路においては、入力信号電
流源１および２の差動的な交流成分△ｉが差動対をなす
２個のトランジスタＱ１およびＱ２のベース電流とな
り、この△ｉによって２個のトランジスタＱ１およびＱ
２に変化電流ｉが生じ、この２個のトランジスタＱ１お
よびＱ２のベース相互間から差動出力信号電圧Δｖが取
出されるようになる。
流源１および２の差動的な交流成分△ｉが差動対をなす
２個のトランジスタＱ１およびＱ２のベース電流とな
り、この△ｉによって２個のトランジスタＱ１およびＱ
２に変化電流ｉが生じ、この２個のトランジスタＱ１お
よびＱ２のベース相互間から差動出力信号電圧Δｖが取
出されるようになる。
この場合、ＮＰＮトランジスタの形状寸法は全て等し
く、カレントミラー回路ＣＭ１を理想状態であるとする
と、入力信号電流源１および２の差動的な交流成分Δｉ
と、このΔｉによって差動対をなす２個のトランジスタ
Ｑ１およびＱ２に生じた変化電流ｉｉとの関係は次式で
示される。
く、カレントミラー回路ＣＭ１を理想状態であるとする
と、入力信号電流源１および２の差動的な交流成分Δｉ
と、このΔｉによって差動対をなす２個のトランジスタ
Ｑ１およびＱ２に生じた変化電流ｉｉとの関係は次式で
示される。
ｉｉ＝β・Δｉ ここで、βは差動対をなすＮＰＮトランジスタＱ１およ
びＱ２のエミッタ接地電流増幅率である。
びＱ２のエミッタ接地電流増幅率である。
また、上記構成の電流−電圧変換回路においては、Ｖcc
電源電位が例えば１．０Ｖ以下の低電圧であっても、こ
の１．０Ｖよりも定電流源用トランジスタＱ５のベース
・エミッタ間電圧ＶBE（約０．７Ｖ）だけ小さい約０．
３Ｖの電圧が差動対トランジスタＱ１およびＱ２のコレ
クタ・エミッタ間電圧にかかっているので、この差動対
トランジスタＱ１およびＱ２のベース・エミッタ間に約
０．７Ｖの電圧をかけることにより、この差動対トラン
ジスタＱ１およびＱ２の動作が可能になる。
電源電位が例えば１．０Ｖ以下の低電圧であっても、こ
の１．０Ｖよりも定電流源用トランジスタＱ５のベース
・エミッタ間電圧ＶBE（約０．７Ｖ）だけ小さい約０．
３Ｖの電圧が差動対トランジスタＱ１およびＱ２のコレ
クタ・エミッタ間電圧にかかっているので、この差動対
トランジスタＱ１およびＱ２のベース・エミッタ間に約
０．７Ｖの電圧をかけることにより、この差動対トラン
ジスタＱ１およびＱ２の動作が可能になる。
なお、第１図の電流−電圧変換回路において、トランジ
スタＱ３およびＱ４の各エミッタにそれぞれ抵抗を挿入
してもよく、トランジスタＱ５およびＱ６の各エミッタ
にそれぞれ抵抗を挿入してもよく、また、トランジスタ
Ｑ５およびＱ６のエミッタ面積比は１：１であっても
１：Ｎ（≧２）であってもよい。
スタＱ３およびＱ４の各エミッタにそれぞれ抵抗を挿入
してもよく、トランジスタＱ５およびＱ６の各エミッタ
にそれぞれ抵抗を挿入してもよく、また、トランジスタ
Ｑ５およびＱ６のエミッタ面積比は１：１であっても
１：Ｎ（≧２）であってもよい。
第２図は、第１図の電流−電圧変換回路の変形例を示し
ており、第１図の電流−電圧変換回路と比べて、コレク
タ・ベース相互が接続されたＮＰＮトランジスタＱ７の
コレクタ・エミッタ間がカレントミラー回路（第１のカ
レントミラー回路）ＣＭ１の出力側トランジスタＱ６の
コレクタと接地電位との間に付加接続され、このＮＰＮ
トランジスタＱ７とＮＰＮトランジスタＱ３およびＱ４
が第２のカレントミラー回路ＣＭ２を形成している点が
異なり、その他は同じであるので第１図中と同一符号を
付している。
ており、第１図の電流−電圧変換回路と比べて、コレク
タ・ベース相互が接続されたＮＰＮトランジスタＱ７の
コレクタ・エミッタ間がカレントミラー回路（第１のカ
レントミラー回路）ＣＭ１の出力側トランジスタＱ６の
コレクタと接地電位との間に付加接続され、このＮＰＮ
トランジスタＱ７とＮＰＮトランジスタＱ３およびＱ４
が第２のカレントミラー回路ＣＭ２を形成している点が
異なり、その他は同じであるので第１図中と同一符号を
付している。
第２図の電流−電圧変換回路においては、基本的な動作
は第１図の回路と同様であるが、ＮＰＮトランジスタＱ
７を付加接続し、このＮＰＮトランジスタＱ７にＮＰＮ
トランジスタＱ３およびＱ４をカレントミラー接続して
いるので、第１図の回路に比べて、ＮＰＮトランジスタ
の動作電流を増すことができ、ＮＰＮトランジスタのベ
ース電流の影響を無視でき、これによりＮＰＮトランジ
スタＱ１およびＱ２のエミッタ接地電流増幅率β依存性
を低下することができる。
は第１図の回路と同様であるが、ＮＰＮトランジスタＱ
７を付加接続し、このＮＰＮトランジスタＱ７にＮＰＮ
トランジスタＱ３およびＱ４をカレントミラー接続して
いるので、第１図の回路に比べて、ＮＰＮトランジスタ
の動作電流を増すことができ、ＮＰＮトランジスタのベ
ース電流の影響を無視でき、これによりＮＰＮトランジ
スタＱ１およびＱ２のエミッタ接地電流増幅率β依存性
を低下することができる。
第３図は、第１図の電流−電圧変換回路の応用例に係る
電流−電流変換回路を示しており、第２図の電流−電圧
変換回路と比べて、差動対（第１の差動対）をなす２個
のトランジスタＱ１およびＱ２のベース相互間から取出
される差動出力信号電圧が各ベース相互間に入力し、各
エミッタが共通接続されて接地電位に接続され、各コレ
クタから差動出力信号電流が取出される第２の差動対を
なす２個のＮＰＮトランジスタＱ８およびＱ９が付加接
続され、抵抗Ｒが省略されている点が異なり、その他は
同じであるので第２図中と同一符号を付している。
電流−電流変換回路を示しており、第２図の電流−電圧
変換回路と比べて、差動対（第１の差動対）をなす２個
のトランジスタＱ１およびＱ２のベース相互間から取出
される差動出力信号電圧が各ベース相互間に入力し、各
エミッタが共通接続されて接地電位に接続され、各コレ
クタから差動出力信号電流が取出される第２の差動対を
なす２個のＮＰＮトランジスタＱ８およびＱ９が付加接
続され、抵抗Ｒが省略されている点が異なり、その他は
同じであるので第２図中と同一符号を付している。
第３図の電流−電流変換回路において、ＮＰＮトランジ
スタの形状寸法は全て等しく、第１のカレントミラー回
路ＣＭ１を理想状態であるとすると、入力信号電流源１
および２の差動的な交流成分Δｉと、このΔｉによって
第１の差動対をなす２個のトランジスタＱ１およびＱ２
に生じた変化電流ｉとの関係を調べてみる。第１の差動
対をなす２個のトランジスタＱ１およびＱ２と第２の差
動対をなす２個のトランジスタＱ８およびＱ９とは形状
寸法が等してので、第１の差動対をなす２個のトランジ
スタＱ１およびＱ２のベース相互間から取出される差動
出力信号電圧によって第２の差動対をなす２個のトラン
ジスタＱ８およびＱ９に生じる変化電流ｉ０はｉに等し
くなる。つまり、 ｉ０＝ｉ＝（β／２）・Δｉ となる。従って、第２の差動対をなす２個のＮＰＮトラ
ンジスタＱ８およびＱ９の各コレクタから取出される差
動出力信号電流（Ｉ０＋ｉ０）、（Ｉ０−ｉ０）は次式
で示される。
スタの形状寸法は全て等しく、第１のカレントミラー回
路ＣＭ１を理想状態であるとすると、入力信号電流源１
および２の差動的な交流成分Δｉと、このΔｉによって
第１の差動対をなす２個のトランジスタＱ１およびＱ２
に生じた変化電流ｉとの関係を調べてみる。第１の差動
対をなす２個のトランジスタＱ１およびＱ２と第２の差
動対をなす２個のトランジスタＱ８およびＱ９とは形状
寸法が等してので、第１の差動対をなす２個のトランジ
スタＱ１およびＱ２のベース相互間から取出される差動
出力信号電圧によって第２の差動対をなす２個のトラン
ジスタＱ８およびＱ９に生じる変化電流ｉ０はｉに等し
くなる。つまり、 ｉ０＝ｉ＝（β／２）・Δｉ となる。従って、第２の差動対をなす２個のＮＰＮトラ
ンジスタＱ８およびＱ９の各コレクタから取出される差
動出力信号電流（Ｉ０＋ｉ０）、（Ｉ０−ｉ０）は次式
で示される。
Ｉ０＋ｉ０＝（Ｉ／２）＋（β／２）・Δｉ Ｉ０−ｉ０＝（Ｉ／２）−（β／２）・Δｉ また、第１の差動対をなす２個のトランジスタＱ１およ
びＱ２のベース相互間から取出される差動出力信号電圧
Δｖ、つまり、一方のトランジスタＱ２のベース電位に
対する他方のトランジスタＱ１のベースの微少信号電圧
Δｖは、トランジスタＱ１の小信号エミッタ抵抗ｒｅ１
とトランジスタＱ２の小信号エミッタ抵抗ｒｅ２とが等
しいと、 Δｖ＝２・ｒｅ１・ｉ ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。ここで、ＶＴは熱電圧である。また、トランジ
スタＱ８の小信号エミッタ抵抗ｒｅ８とトランジスタＱ
９の小信号エミッタ抵抗ｒｅ９とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ ｒｅ８＝ｒｅ９ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ ＝ｒｅ１＝ｒｅ２ となり、 ｉ０＝ｉ＝（β／２）・Δｉ である。つまり、電流変換利得Ｇｉは、 Ｇｉ＝ｉ０／Δｉ＝β／２ となり・大きな電流変換利得が得られる。
びＱ２のベース相互間から取出される差動出力信号電圧
Δｖ、つまり、一方のトランジスタＱ２のベース電位に
対する他方のトランジスタＱ１のベースの微少信号電圧
Δｖは、トランジスタＱ１の小信号エミッタ抵抗ｒｅ１
とトランジスタＱ２の小信号エミッタ抵抗ｒｅ２とが等
しいと、 Δｖ＝２・ｒｅ１・ｉ ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。ここで、ＶＴは熱電圧である。また、トランジ
スタＱ８の小信号エミッタ抵抗ｒｅ８とトランジスタＱ
９の小信号エミッタ抵抗ｒｅ９とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ ｒｅ８＝ｒｅ９ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ ＝ｒｅ１＝ｒｅ２ となり、 ｉ０＝ｉ＝（β／２）・Δｉ である。つまり、電流変換利得Ｇｉは、 Ｇｉ＝ｉ０／Δｉ＝β／２ となり・大きな電流変換利得が得られる。
第４図は、第３図の電流−電流変換回路の変形例を示し
ており、第３図の電流−電流変換回路と比べて、第２の
差動対をなす２個のＮＰＮトランジスタＱ８およびＱ９
のエミッタ共通接続点と接地電位との間に定電（２・Ｉ
０）を流す定電流源３が挿入されている点と、第１の差
動対をなす２個のトランジスタＱ１およびＱ２のエミッ
タ共通接続点と接地電位との間に抵抗Ｒが接続されてい
る点が異なり、その他は同じてあるので第３図中と同一
符号を付している。
ており、第３図の電流−電流変換回路と比べて、第２の
差動対をなす２個のＮＰＮトランジスタＱ８およびＱ９
のエミッタ共通接続点と接地電位との間に定電（２・Ｉ
０）を流す定電流源３が挿入されている点と、第１の差
動対をなす２個のトランジスタＱ１およびＱ２のエミッ
タ共通接続点と接地電位との間に抵抗Ｒが接続されてい
る点が異なり、その他は同じてあるので第３図中と同一
符号を付している。
第４図の電流−電流変換回路においては、基本的な動作
は第３図の回路と同様である。即ち、第１の差動対をな
す２個のトランジスタＱ１およびＱ２のベース相互間か
ら取出される差動出力信号電圧Δｖは、トランジスタＱ
１の小信号エミッタ抵抗ｒｅ１とトランジスタＱ２の小
信号エミッタ抵抗ｒｅ２とが等しいと、 Δｖ＝２・ｒｅ１・ｉ となり、 ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。また、トランジスタＱ８の小信号エミッタ抵抗
ｒｅ８とトランジスタＱ９の小信号エミッタ抵抗ｒｅ９
とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ である。しかし、エミッタ抵抗ｒｅ８およびｒｅ９は、
第３図の回路とは異なり、 ｒｅ８＝ｒｅ９＝ＶＴ／Ｉ０ となる、ここで、Ｉ０は定電流源３の定電流（２・
Ｉ０）の１／２であり、つまり、差動出力信号電流（Ｉ
０＋ｉ０）、（Ｉ０−ｉ０）の直流成分Ｉ０であり、説
明の簡単化のために、 Ｉ０＝Ｉ／２ とすると、 ｒｅ８＝ｒｅ９ ＝２・ＶＴ／Ｉ＝ｒｅ１＝ｒｅ２ となり、第２の差動対をなす２個のトランジスタＱ８お
よびＱ９に生じる変化電流ｉ０および電流変換利得Ｇｉ
は、第３図の回路と同様に、 ｉ０＝ｉ＝（β／２）・Δｉ Ｇｉ＝ｉ０／Δｉ＝β／２ となる。
は第３図の回路と同様である。即ち、第１の差動対をな
す２個のトランジスタＱ１およびＱ２のベース相互間か
ら取出される差動出力信号電圧Δｖは、トランジスタＱ
１の小信号エミッタ抵抗ｒｅ１とトランジスタＱ２の小
信号エミッタ抵抗ｒｅ２とが等しいと、 Δｖ＝２・ｒｅ１・ｉ となり、 ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。また、トランジスタＱ８の小信号エミッタ抵抗
ｒｅ８とトランジスタＱ９の小信号エミッタ抵抗ｒｅ９
とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ である。しかし、エミッタ抵抗ｒｅ８およびｒｅ９は、
第３図の回路とは異なり、 ｒｅ８＝ｒｅ９＝ＶＴ／Ｉ０ となる、ここで、Ｉ０は定電流源３の定電流（２・
Ｉ０）の１／２であり、つまり、差動出力信号電流（Ｉ
０＋ｉ０）、（Ｉ０−ｉ０）の直流成分Ｉ０であり、説
明の簡単化のために、 Ｉ０＝Ｉ／２ とすると、 ｒｅ８＝ｒｅ９ ＝２・ＶＴ／Ｉ＝ｒｅ１＝ｒｅ２ となり、第２の差動対をなす２個のトランジスタＱ８お
よびＱ９に生じる変化電流ｉ０および電流変換利得Ｇｉ
は、第３図の回路と同様に、 ｉ０＝ｉ＝（β／２）・Δｉ Ｇｉ＝ｉ０／Δｉ＝β／２ となる。
第５図は、第３図の電流−電流変換回路の他の変形例を
示しており、第３図の電流−電流変換回路と比べて、第
２の差動対をなす２個のトランジスタとしてＰＮＰトラ
ンジスタＱ８′およびＱ９′が用いられ、この２個のト
ランジスタＱ８′およびＱ９′のエミッタ共通接続点と
Ｖcc電源電位との間に定電流（２・Ｉ０）を流す定電流
源３′が挿入されている点が異なり、その他は同じであ
るので第３図中と同一符号を付している。
示しており、第３図の電流−電流変換回路と比べて、第
２の差動対をなす２個のトランジスタとしてＰＮＰトラ
ンジスタＱ８′およびＱ９′が用いられ、この２個のト
ランジスタＱ８′およびＱ９′のエミッタ共通接続点と
Ｖcc電源電位との間に定電流（２・Ｉ０）を流す定電流
源３′が挿入されている点が異なり、その他は同じであ
るので第３図中と同一符号を付している。
第５図の電流−電流変換回路においては、基本的な動作
は第３図の回路と同様である。即ち、第１の差動対をな
す２個のトランジスタＱ１およびＱ２のベース相互間か
ら取出される差動出力信号電圧Δｖは、トランジスタＱ
１の小信号エミッタ抵抗ｒｅ１とトランジスタＱ２の小
信号エミッタ抵抗ｒｅ２とが等しいと、 Δｖ＝２・ｅｒ１・ｉ となり、 ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。また、トランジスタＱ８′の小信号エミッタ抵
抗ｒｅ８とトランジスタＱ９′の小信号エミッタ抵抗ｒ
ｅ９とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ である。しかし、エミッタ抵抗ｒｅ８とｒｅ９は、第３
図の回路とは異なり、 ｒｅ８＝ｒｅ９＝ＶＴ／Ｉ０ となる、ここで、Ｉ０は定電流源３′の定電流（２・Ｉ
０）の１／２であり、つまり、差動出力信号電流（Ｉ０
＋ｉ０）、（Ｉ０−ｉ０）の直流成分Ｉ０であり、 Ｉ０＝Ｉ／２ とすると、 ｒｅ８＝ｒｅ９ ２・ＶＴ／Ｉ＝ｒｅ１・ｒｅ２ となり、第２の差動対をなす２個のトランジスタＱ８′
およびＱ９′に生じる変化電流ｉ０および電流変換利得
Ｇｉは、第３図あるいは第４図の回路と同様に、 ｉ０＝ｉ＝（β／２）・Δｉ Ｇｉ＝ｉ０／Δｉ＝β／２ となる。
は第３図の回路と同様である。即ち、第１の差動対をな
す２個のトランジスタＱ１およびＱ２のベース相互間か
ら取出される差動出力信号電圧Δｖは、トランジスタＱ
１の小信号エミッタ抵抗ｒｅ１とトランジスタＱ２の小
信号エミッタ抵抗ｒｅ２とが等しいと、 Δｖ＝２・ｅｒ１・ｉ となり、 ｒｅ１＝ｒｅ２ ＝ＶＴ／（Ｉ／２）＝２・ＶＴ／Ｉ である。また、トランジスタＱ８′の小信号エミッタ抵
抗ｒｅ８とトランジスタＱ９′の小信号エミッタ抵抗ｒ
ｅ９とが等しいと、 Δｖ＝２・ｒｅ８・ｉ０ である。しかし、エミッタ抵抗ｒｅ８とｒｅ９は、第３
図の回路とは異なり、 ｒｅ８＝ｒｅ９＝ＶＴ／Ｉ０ となる、ここで、Ｉ０は定電流源３′の定電流（２・Ｉ
０）の１／２であり、つまり、差動出力信号電流（Ｉ０
＋ｉ０）、（Ｉ０−ｉ０）の直流成分Ｉ０であり、 Ｉ０＝Ｉ／２ とすると、 ｒｅ８＝ｒｅ９ ２・ＶＴ／Ｉ＝ｒｅ１・ｒｅ２ となり、第２の差動対をなす２個のトランジスタＱ８′
およびＱ９′に生じる変化電流ｉ０および電流変換利得
Ｇｉは、第３図あるいは第４図の回路と同様に、 ｉ０＝ｉ＝（β／２）・Δｉ Ｇｉ＝ｉ０／Δｉ＝β／２ となる。
なお、上記各実施例におけるＶcc電源電位を接地電位に
置き換えると共に接地電位を負のＶEE電源電位に置き換
えてもよく、また、上記各実施例における高電位側の電
源電位と低電位側の電源電位とを入れ換えると共にＰＮ
ＰトランジスタとＮＰＮトランジスタとを入れ替えても
よい。
置き換えると共に接地電位を負のＶEE電源電位に置き換
えてもよく、また、上記各実施例における高電位側の電
源電位と低電位側の電源電位とを入れ換えると共にＰＮ
ＰトランジスタとＮＰＮトランジスタとを入れ替えても
よい。
［発明の効果］ 上述したように本発明の電流−電圧変換回路によれば、
例えば１．０Ｖ以下の低い電源電圧まで動作が可能であ
り、しかも、比較的簡易な回路構成により差動入力信号
電流を差動出力信号電圧に変換することが可能になる。
例えば１．０Ｖ以下の低い電源電圧まで動作が可能であ
り、しかも、比較的簡易な回路構成により差動入力信号
電流を差動出力信号電圧に変換することが可能になる。
第１図は本発明の電流−電圧変換回路の一実施例を示す
回路図、第２図は第１図の電流−電圧変換回路の変形例
を示す回路図、第３図は第１図の電流−電圧変換回路の
応用例に係る電流−電流変換回路の一例を示す回路図、
第４図は第３図の電流−電流変換回路の変形例を示す回
路図、第５図は第３図の電流−電流変換回路の他の変形
例を示す回路図、第６図は従来の電流−電圧変換回路を
示す回路図である。 １，２……入力信号電流源、３，３′……定電流源、Ｑ
１〜Ｑ９，Ｑ８′，Ｑ９′……トランジスタ。
回路図、第２図は第１図の電流−電圧変換回路の変形例
を示す回路図、第３図は第１図の電流−電圧変換回路の
応用例に係る電流−電流変換回路の一例を示す回路図、
第４図は第３図の電流−電流変換回路の変形例を示す回
路図、第５図は第３図の電流−電流変換回路の他の変形
例を示す回路図、第６図は従来の電流−電圧変換回路を
示す回路図である。 １，２……入力信号電流源、３，３′……定電流源、Ｑ
１〜Ｑ９，Ｑ８′，Ｑ９′……トランジスタ。
Claims (4)
- 【請求項１】それぞれ直流成分と交流成分とを含んだ差
動的な入力信号電流を供給する第１の入力信号電流源お
よび第２の入力信号電流源と、 この２個の入力信号電流源に対応してそれぞれベースが
接続され、各コレクタが共通接続され、各エミッタが供
給接続されて第１の電源電位に接続される差動対をなす
第１のバイポーラトランジスタおよび第２のバイポーラ
トランジスタと、 前記２個の入力信号電流源と前記第１の電源電位との間
にそれぞれのコレクタ・エミッタ間が接続され、前記差
動対をなす２個のトランジスタと同一極性の第３のバイ
ポーラトランジスタおよび第４のバイポーラトランジス
タと、 第２の電源電位と前記差動対をなす２個のトランジスタ
のコレクタ共通接続点との間にエミッタ・コレクタ間が
接続され、ベース・コレクタ相互が接続され、前記差動
対をなす２個のトランジスタとは逆極性の定電流源用の
第５のバイポーラトランジスタと、 この第５のバイポーラトランジスタとベース相互・エミ
ッタ相互が接続され、コレクタが前記第３のバイポーラ
トランジスタおよび第４のバイポーラトランジスタの各
ベースに接続され、前記第５のバイポーラトランジスタ
と同一極性の第６のバイポーラトランジスタとを具備
し、 前記差動対をなす２個のトランジスタのベース相互間か
ら差動出力信号電圧が取出されことを特徴とする電流−
電圧変換回路。 - 【請求項２】コレクタ・ベース相互が接続され、コレク
タ・エミッタ間が前記第６のバイポーラトランジスタの
コレクタと前記第１の電源電位との間に接続され、前記
第３のバイポーラトランジスタおよび第４のバイポーラ
トランジスタと同一極性の第７のバイポーラトランジス
タを具備することを特徴とする請求項１記載の電流−電
圧変換回路。 - 【請求項３】それぞれ直流成分と交流成分とを含んだ差
動的な入力信号電流を供給する第１の入力信号電流源お
よび第２の入力信号電流源と、 この２個の入力信号電流源に対応してそれぞれベースが
接続され、各コレクタが共通接続され、各エミッタが供
給接続されて第１の電源電圧に接続される差動対をなす
第１のバイポーラトランジスタおよび第２のバイポーラ
トランジスタと、 前記２個の入力信号電流源と前記第１の電源電位との間
にそれぞれのコレクタ・エミッタ間が接続され、前記差
動対をなす２個のトランジスタと同一極性の第３のバイ
ポーラトランジスタおよび第４のバイポーラトランジス
タと、 第２の電源電位と前記差動対をなす２個のトランジスタ
のコレクタ共通接続点との間にエミッタ・コレクタ間が
接続され、ベース・コレクタ相互が接続され、前記差動
対をなす２個のトランジスタとは逆極性の定電流源用の
第５のバイポーラトランジスタと、 この第５のバイポーラトランジスタとベース相互・エミ
ッタ相互が接続され、コレクタが前記第３のバイポーラ
トランジスタおよび第４のバイポーラトランジスタの各
ベースに接続され、前記第５のバイポーラトランジスタ
と同一極性の第６のバイポーラトランジスタと、 前記差動対をなす２個のトランジスタのベース相互間か
ら取出される差導出力信号電圧が各ベース相互間に入力
され、各エミッタが共通接続されて直接にあるいは定電
流源を介して前記第１の電源電位または第２の電源電位
に接続され、各コレクタから差動出力信号電流が取出さ
れる第８のバイポーラトランジスタおよび第９のバイポ
ーラトランジスタとを具備することを特徴とする電流−
電流変換回路。 - 【請求項４】コレクタ・ベース相互が接続され、コレク
タ・エミッタ間が前記第６のバイポーラトランジスタの
コレクタと前記第１の電源電位との間に接続され、前記
第３のバイポーラトランジスタおよび第４のバイポーラ
トランジスタと同一極性の第７のバイポーラトランジス
タを具備することを特徴とする請求項３記載の電流−電
流変換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039810A JPH0622300B2 (ja) | 1989-02-20 | 1989-02-20 | 電流―電圧変換回路および電流―電流変換回路 |
| US07/476,836 US5014019A (en) | 1989-02-20 | 1990-02-08 | Amplifier circuit operable at low power source voltage |
| DE69010933T DE69010933T2 (de) | 1989-02-20 | 1990-02-20 | Schaltungsanordnung für Verstärker mit kleiner Betriebsspannung. |
| KR1019900002075A KR930007795B1 (ko) | 1989-02-20 | 1990-02-20 | 저전압동작형 증폭회로 |
| EP90301811A EP0384710B1 (en) | 1989-02-20 | 1990-02-20 | Amplifier circuit operable at low power source voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039810A JPH0622300B2 (ja) | 1989-02-20 | 1989-02-20 | 電流―電圧変換回路および電流―電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02218205A JPH02218205A (ja) | 1990-08-30 |
| JPH0622300B2 true JPH0622300B2 (ja) | 1994-03-23 |
Family
ID=12563321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039810A Expired - Fee Related JPH0622300B2 (ja) | 1989-02-20 | 1989-02-20 | 電流―電圧変換回路および電流―電流変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5014019A (ja) |
| EP (1) | EP0384710B1 (ja) |
| JP (1) | JPH0622300B2 (ja) |
| KR (1) | KR930007795B1 (ja) |
| DE (1) | DE69010933T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19909492A1 (de) * | 1999-03-04 | 2000-09-07 | Philips Corp Intellectual Pty | Differenzverstärker |
| GB0125827D0 (en) | 2001-10-27 | 2001-12-19 | Koninkl Philips Electronics Nv | Balanced transconductor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6915478A (ja) * | 1969-10-13 | 1971-04-15 | ||
| US3887879A (en) * | 1974-04-11 | 1975-06-03 | Rca Corp | Current mirror |
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| US4147944A (en) * | 1977-10-25 | 1979-04-03 | National Semiconductor Corporation | Comparator with signal related adaptive bias |
| US4429283A (en) * | 1981-11-12 | 1984-01-31 | Rca Corporation | Differential current amplifier |
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| US4607232A (en) * | 1985-04-01 | 1986-08-19 | Raytheon Company | Low voltage amplifier circuit |
-
1989
- 1989-02-20 JP JP1039810A patent/JPH0622300B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-08 US US07/476,836 patent/US5014019A/en not_active Expired - Lifetime
- 1990-02-20 KR KR1019900002075A patent/KR930007795B1/ko not_active Expired - Fee Related
- 1990-02-20 EP EP90301811A patent/EP0384710B1/en not_active Expired - Lifetime
- 1990-02-20 DE DE69010933T patent/DE69010933T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69010933D1 (de) | 1994-09-01 |
| JPH02218205A (ja) | 1990-08-30 |
| KR930007795B1 (ko) | 1993-08-19 |
| KR900013707A (ko) | 1990-09-06 |
| DE69010933T2 (de) | 1995-02-09 |
| US5014019A (en) | 1991-05-07 |
| EP0384710A1 (en) | 1990-08-29 |
| EP0384710B1 (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0473806B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| JPH0450765B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0257372B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JPS6117622Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPS645369Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0347010B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0346574Y2 (ja) | ||
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0732336B2 (ja) | スイツチング電流発生回路 | |
| JPS58201414A (ja) | 利得制御回路 | |
| JPH0744410B2 (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |