JPH05342041A - パーソナルコンピュータシステム起動方式 - Google Patents
パーソナルコンピュータシステム起動方式Info
- Publication number
- JPH05342041A JPH05342041A JP4151058A JP15105892A JPH05342041A JP H05342041 A JPH05342041 A JP H05342041A JP 4151058 A JP4151058 A JP 4151058A JP 15105892 A JP15105892 A JP 15105892A JP H05342041 A JPH05342041 A JP H05342041A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- personal computer
- cpu
- slot device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】 オプションスロット装置にシステム起動時に
実行すべき自己診断テストプログラムを内蔵するメモリ
ＩＣと、パーソナルコンピュータのＣＰＵからオプショ
ンスロット装置のメモリＩＣに対して送出するメモリＩ
Ｃアクセス信号を検出してＣＰＵに対してバスサイクル
専有信号を送出する信号検出ＩＣとを設け、パーソナル
コンピュータのＣＰＵがこのバスサイクル専有信号を受
信したとき、パーソナルコンピュータ内のメモリＩＣに
対するアクセスを停止してオプションスロット装置のメ
モリＩＣに対してのみアクセスする。 【効果】 パーソナルコンピュータのメモリＩＣの有無
に無関係に、オプションスロット装置のメモリＩＣによ
ってシステム起動時における自己診断テストプログラム
を実行することが可能になる。
実行すべき自己診断テストプログラムを内蔵するメモリ
ＩＣと、パーソナルコンピュータのＣＰＵからオプショ
ンスロット装置のメモリＩＣに対して送出するメモリＩ
Ｃアクセス信号を検出してＣＰＵに対してバスサイクル
専有信号を送出する信号検出ＩＣとを設け、パーソナル
コンピュータのＣＰＵがこのバスサイクル専有信号を受
信したとき、パーソナルコンピュータ内のメモリＩＣに
対するアクセスを停止してオプションスロット装置のメ
モリＩＣに対してのみアクセスする。 【効果】 パーソナルコンピュータのメモリＩＣの有無
に無関係に、オプションスロット装置のメモリＩＣによ
ってシステム起動時における自己診断テストプログラム
を実行することが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タのシステム起動を行うためのパーソナルコンピュータ
システム起動方式に関する。
タのシステム起動を行うためのパーソナルコンピュータ
システム起動方式に関する。
【０００２】
【従来の技術】パーソナルコンピュータのシステム起動
を行うための従来の起動方式は、パーソナルコンピュー
タに実装しているプログラム内蔵メモリＩＣが内蔵して
いるシステム起動用のプログラムを用いてシステムの起
動を行うという方式を採用している。
を行うための従来の起動方式は、パーソナルコンピュー
タに実装しているプログラム内蔵メモリＩＣが内蔵して
いるシステム起動用のプログラムを用いてシステムの起
動を行うという方式を採用している。
【０００３】
【発明が解決しようとする課題】上述したような従来の
パーソナルコンピュータのシステム起動方式は、パーソ
ナルコンピュータに実装しているプログラム内蔵メモリ
ＩＣが内蔵しているシステム起動用のプログラムを用い
なければならないため、オプションスロット装置によっ
てシステム起動用プログラムを実行させることができな
いという欠点を有している。
パーソナルコンピュータのシステム起動方式は、パーソ
ナルコンピュータに実装しているプログラム内蔵メモリ
ＩＣが内蔵しているシステム起動用のプログラムを用い
なければならないため、オプションスロット装置によっ
てシステム起動用プログラムを実行させることができな
いという欠点を有している。
【０００４】
【課題を解決するための手段】本発明のパーソナルコン
ピュータシステム起動方式は、パーソナルコンピュータ
内にシステム起動時に実行すべき自己診断テストプログ
ラムを内蔵するメモリＩＣとＣＰＵとを設け、オプショ
ンスロット装置に前記自己診断テストプログラムを内蔵
するメモリＩＣと前記パーソナルコンピュータのＣＰＵ
から前記メモリＩＣに対して送出するメモリＩＣアクセ
ス信号を検出して前記ＣＰＵに対してバスサイクル専有
信号を送出する信号検出ＩＣとを設け、前記オプション
スロット装置を接続した場合、前記パーソナルコンピュ
ータの前記ＣＰＵが前記バスサイクル専有信号を受信し
たとき前記パーソナルコンピュータ内の前記メモリＩＣ
に対するアクセスを停止して前記オプションスロット装
置の前記メモリＩＣに対してのみアクセスすることを含
むものである。
ピュータシステム起動方式は、パーソナルコンピュータ
内にシステム起動時に実行すべき自己診断テストプログ
ラムを内蔵するメモリＩＣとＣＰＵとを設け、オプショ
ンスロット装置に前記自己診断テストプログラムを内蔵
するメモリＩＣと前記パーソナルコンピュータのＣＰＵ
から前記メモリＩＣに対して送出するメモリＩＣアクセ
ス信号を検出して前記ＣＰＵに対してバスサイクル専有
信号を送出する信号検出ＩＣとを設け、前記オプション
スロット装置を接続した場合、前記パーソナルコンピュ
ータの前記ＣＰＵが前記バスサイクル専有信号を受信し
たとき前記パーソナルコンピュータ内の前記メモリＩＣ
に対するアクセスを停止して前記オプションスロット装
置の前記メモリＩＣに対してのみアクセスすることを含
むものである。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を適用したパーソ
ナルコンピュータおよびオプションスロット装置を示す
ブロック図、図２は図１のオプションスロット装置の動
作を示すフローチャートである。
ナルコンピュータおよびオプションスロット装置を示す
ブロック図、図２は図１のオプションスロット装置の動
作を示すフローチャートである。
【０００７】図１において、パーソナルコンピュータ１
は、システム起動時に自己診断テストを実行しなければ
ならないが、そのための自己診断テストプログラムは、
メモリＩＣ１４内に内蔵している。中央演算処理装置
（ＣＰＵ）１１は、パーソナルコンピュータ１が起動さ
れたとき、メモリＩＣ１４にアクススするが、同時に、
オプションスロット装置２に設けてあるメモリＩＣ２２
に対してもアクセスする。メモリＩＣ２２は、メモリＩ
Ｃ１４と同様に、パーソナルコンピュータ１のシステム
起動時に実行するための自己診断テストプログラムを内
蔵している。オプションスロット装置２に設けてある信
号検出ＩＣ２１は、ＣＰＵ１１からメモリＩＣ２２に対
して送出するメモリＩＣアクセス信号１３を検出し、Ｃ
ＰＵ１１に対してバスサイクル専有信号１２を送出す
る。
は、システム起動時に自己診断テストを実行しなければ
ならないが、そのための自己診断テストプログラムは、
メモリＩＣ１４内に内蔵している。中央演算処理装置
（ＣＰＵ）１１は、パーソナルコンピュータ１が起動さ
れたとき、メモリＩＣ１４にアクススするが、同時に、
オプションスロット装置２に設けてあるメモリＩＣ２２
に対してもアクセスする。メモリＩＣ２２は、メモリＩ
Ｃ１４と同様に、パーソナルコンピュータ１のシステム
起動時に実行するための自己診断テストプログラムを内
蔵している。オプションスロット装置２に設けてある信
号検出ＩＣ２１は、ＣＰＵ１１からメモリＩＣ２２に対
して送出するメモリＩＣアクセス信号１３を検出し、Ｃ
ＰＵ１１に対してバスサイクル専有信号１２を送出す
る。
【０００８】バスサイクル専有信号１２を入力したと
き、ＣＰＵ１１は、オプションスロット装置２にバスサ
イクルの専有を許可し、同時に、メモリＩＣ１４に対す
るバスサイクルの使用を停止する。すなわち、ＣＰＵ１
１およびメモリＩＣ１４間のデータ信号１５のアクセス
を停止し、ＣＰＵ１１およびメモリＩＣ２２のデータ信
号２４のみをアクセスする。これにより、ＣＰＵ１１
は、オプションスロット装置２に設けてあるメモリＩＣ
２２に対してのみアクセスが可能となり、パーソナルコ
ンピュータ１のメモリＩＣ１４の有無に無関係に、オプ
ションスロット装置２のメモリＩＣ２２によってシステ
ム起動時における自己診断テストプログラムを実行す
る。
き、ＣＰＵ１１は、オプションスロット装置２にバスサ
イクルの専有を許可し、同時に、メモリＩＣ１４に対す
るバスサイクルの使用を停止する。すなわち、ＣＰＵ１
１およびメモリＩＣ１４間のデータ信号１５のアクセス
を停止し、ＣＰＵ１１およびメモリＩＣ２２のデータ信
号２４のみをアクセスする。これにより、ＣＰＵ１１
は、オプションスロット装置２に設けてあるメモリＩＣ
２２に対してのみアクセスが可能となり、パーソナルコ
ンピュータ１のメモリＩＣ１４の有無に無関係に、オプ
ションスロット装置２のメモリＩＣ２２によってシステ
ム起動時における自己診断テストプログラムを実行す
る。
【０００９】オプションスロット装置２の動作は、図２
に示すように、パーソナルコンピュータ１のＰＯＷＥＲ
−ＯＮ／ＲＥＳＥＴスイッチが押下されてシステム動作
が開始されると（ステップ１００）、パーソナルコンピ
ュータ１は、自己診断テストプログラムを実行するため
に、ＣＰＵ１１からメモリＩＣ１４およびメモリＩＣ２
２に対してメモリＩＣアクセス信号１３を送出してアク
セスする（ステップ１０１）。オプションスロット装置
２の信号検出ＩＣ２１は、このメモリＩＣアクセス信号
１３を検出し（ステップ１０２）、ＣＰＵ１１に対して
バスサイクル専有信号１２を送出する（ステップ１０
３）。信号検出ＩＣ２１は、メモリＩＣ２２以外に対す
るアクセスのときは、バスサイクル専有信号１２の送出
を行わないように制御する。バスサイクル専有信号１２
を入力したＣＰＵ１１は、オプションスロット装置２に
バスサイクルの専有を許可し、同時に、メモリＩＣ１４
に対するバスサイクルの使用を停止する。以後、オプシ
ョンスロット装置２のメモリＩＣ２２に対してのみアク
セスし（ステップ１０４）、メモリＩＣ２２が内蔵して
いる自己診断テストプログラムをデータ信号２４として
入力してそれを実行する（ステップ１０５）。
に示すように、パーソナルコンピュータ１のＰＯＷＥＲ
−ＯＮ／ＲＥＳＥＴスイッチが押下されてシステム動作
が開始されると（ステップ１００）、パーソナルコンピ
ュータ１は、自己診断テストプログラムを実行するため
に、ＣＰＵ１１からメモリＩＣ１４およびメモリＩＣ２
２に対してメモリＩＣアクセス信号１３を送出してアク
セスする（ステップ１０１）。オプションスロット装置
２の信号検出ＩＣ２１は、このメモリＩＣアクセス信号
１３を検出し（ステップ１０２）、ＣＰＵ１１に対して
バスサイクル専有信号１２を送出する（ステップ１０
３）。信号検出ＩＣ２１は、メモリＩＣ２２以外に対す
るアクセスのときは、バスサイクル専有信号１２の送出
を行わないように制御する。バスサイクル専有信号１２
を入力したＣＰＵ１１は、オプションスロット装置２に
バスサイクルの専有を許可し、同時に、メモリＩＣ１４
に対するバスサイクルの使用を停止する。以後、オプシ
ョンスロット装置２のメモリＩＣ２２に対してのみアク
セスし（ステップ１０４）、メモリＩＣ２２が内蔵して
いる自己診断テストプログラムをデータ信号２４として
入力してそれを実行する（ステップ１０５）。
【００１０】
【発明の効果】以上説明したように、本発明のパーソナ
ルコンピュータシステム起動方式は、オプションスロッ
ト装置にシステム起動時に実行すべき自己診断テストプ
ログラムを内蔵するメモリＩＣと、パーソナルコンピュ
ータのＣＰＵからオプションスロット装置のメモリＩＣ
に対して送出するメモリＩＣアクセス信号を検出してＣ
ＰＵに対してバスサイクル専有信号を送出する信号検出
ＩＣとを設け、パーソナルコンピュータのＣＰＵがこの
バスサイクル専有信号を受信したとき、パーソナルコン
ピュータ内のメモリＩＣに対するアクセスを停止してオ
プションスロット装置のメモリＩＣに対してのみアクセ
スするようにすることにより、パーソナルコンピュータ
のメモリＩＣの有無に無関係に、オプションスロット装
置のメモリＩＣによってシステム起動時における自己診
断テストプログラムを実行することが可能になるという
効果がある。
ルコンピュータシステム起動方式は、オプションスロッ
ト装置にシステム起動時に実行すべき自己診断テストプ
ログラムを内蔵するメモリＩＣと、パーソナルコンピュ
ータのＣＰＵからオプションスロット装置のメモリＩＣ
に対して送出するメモリＩＣアクセス信号を検出してＣ
ＰＵに対してバスサイクル専有信号を送出する信号検出
ＩＣとを設け、パーソナルコンピュータのＣＰＵがこの
バスサイクル専有信号を受信したとき、パーソナルコン
ピュータ内のメモリＩＣに対するアクセスを停止してオ
プションスロット装置のメモリＩＣに対してのみアクセ
スするようにすることにより、パーソナルコンピュータ
のメモリＩＣの有無に無関係に、オプションスロット装
置のメモリＩＣによってシステム起動時における自己診
断テストプログラムを実行することが可能になるという
効果がある。
【図１】本発明の一実施例を適用したパーソナルコンピ
ュータおよびオプションスロット装置を示すブロック図
である。
ュータおよびオプションスロット装置を示すブロック図
である。
【図２】図１のオプションスロット装置の動作を示すフ
ローチャートである。
ローチャートである。
１ パーソナルコンピュータ ２ オプションスロット装置 １１ 中央演算処理装置（ＣＰＵ） １２ バスサイクル専有信号 １３ メモリＩＣアクセス信号 １４ メモリＩＣ １５ データ信号 ２１ 信号検出ＩＣ ２２ メモリＩＣ ２４ データ信号 １００〜１０５ ステップ
Claims (2)
- 【請求項１】 パーソナルコンピュータのシステム起動
時に実行すべき自己診断テストプログラムを内蔵するメ
モリＩＣと前記パーソナルコンピュータのＣＰＵから前
記メモリＩＣに対して送出するメモリＩＣアクセス信号
を検出して前記ＣＰＵに対してバスサイクル専有信号を
送出する信号検出ＩＣとをオプションスロット装置に設
け、前記パーソナルコンピュータの前記ＣＰＵが前記バ
スサイクル専有信号を受信したとき前記パーソナルコン
ピュータ内のメモリＩＣに対するアクセスを停止して前
記オプションスロット装置の前記メモリＩＣに対しての
みアクセスすることを含むことを特徴とするパーソナル
コンピュータシステム起動方式。 - 【請求項２】 パーソナルコンピュータ内にシステム起
動時に実行すべき自己診断テストプログラムを内蔵する
メモリＩＣとＣＰＵとを設け、オプションスロット装置
に前記自己診断テストプログラムを内蔵するメモリＩＣ
と前記パーソナルコンピュータのＣＰＵから前記メモリ
ＩＣに対して送出するメモリＩＣアクセス信号を検出し
て前記ＣＰＵに対してバスサイクル専有信号を送出する
信号検出ＩＣとを設け、前記オプションスロット装置を
接続した場合、前記パーソナルコンピュータの前記ＣＰ
Ｕが前記バスサイクル専有信号を受信したとき前記パー
ソナルコンピュータ内の前記メモリＩＣに対するアクセ
スを停止して前記オプションスロット装置の前記メモリ
ＩＣに対してのみアクセスすることを含むことを特徴と
するパーソナルコンピュータシステム起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151058A JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151058A JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342041A true JPH05342041A (ja) | 1993-12-24 |
| JP2944305B2 JP2944305B2 (ja) | 1999-09-06 |
Family
ID=15510380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4151058A Expired - Lifetime JP2944305B2 (ja) | 1992-06-11 | 1992-06-11 | パーソナルコンピュータシステム起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944305B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496337A (en) * | 1978-01-13 | 1979-07-30 | Sharp Corp | Electronic computer device |
| JPS63269235A (ja) * | 1987-04-27 | 1988-11-07 | Fujitsu Ltd | Ｃｐｕシステム試験方式 |
| JPH03250353A (ja) * | 1990-02-28 | 1991-11-08 | Sony Corp | バス制御装置 |
-
1992
- 1992-06-11 JP JP4151058A patent/JP2944305B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496337A (en) * | 1978-01-13 | 1979-07-30 | Sharp Corp | Electronic computer device |
| JPS63269235A (ja) * | 1987-04-27 | 1988-11-07 | Fujitsu Ltd | Ｃｐｕシステム試験方式 |
| JPH03250353A (ja) * | 1990-02-28 | 1991-11-08 | Sony Corp | バス制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944305B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398333A (en) | Personal computer employing reset button to enter ROM-based diagnostics | |
| EP0468625B1 (en) | Personal computer system with protected storage for interface and system utility programs | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| WO1999057632A2 (en) | Initializing and restarting operating systems | |
| US5634132A (en) | Operating system independent support for mixed voltage devices | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JP2944305B2 (ja) | パーソナルコンピュータシステム起動方式 | |
| JPH0410654B2 (ja) | ||
| CN110286952B (zh) | 电子设备的信息处理方法及电子设备 | |
| EP0661632A1 (en) | Booting of operating systems in computers | |
| JPS61198337A (ja) | 自己診断装置 | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JPH04305758A (ja) | 情報処理装置 | |
| KR20000025197A (ko) | 시스템 진단을 위한 컴퓨터 부팅 방법 | |
| JPH05143197A (ja) | 演算処理装置 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPH0589049A (ja) | コマンド実行装置 | |
| JPS63138438A (ja) | メモリダンプ方式 | |
| JP2000132536A (ja) | コンピュータ | |
| JPH11102309A (ja) | デバッグ装置とプロセッサと記録媒体 | |
| JPH031269A (ja) | マルチプロセッサ・カード・システム | |
| KR19990030951A (ko) | Ｓｍｍ에서의 하드웨어 진단 방법 | |
| JPH01237852A (ja) | 異常監視タイマ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |