JPH05342094A - コンピュータ装置 - Google Patents
コンピュータ装置Info
- Publication number
- JPH05342094A JPH05342094A JP4145496A JP14549692A JPH05342094A JP H05342094 A JPH05342094 A JP H05342094A JP 4145496 A JP4145496 A JP 4145496A JP 14549692 A JP14549692 A JP 14549692A JP H05342094 A JPH05342094 A JP H05342094A
- Authority
- JP
- Japan
- Prior art keywords
- program
- ipl
- rom
- application
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 電気的消去可能なＲＯＭにアプリケーション
プログラムを書き込んだ形で動作するコンピュータ装置
において、ＩＰＬプログラム格納用の専用ＲＯＭを持つ
ことを不要としながら、ＩＰＬプログラムの破壊等の異
常が発生してもアプリケーションプログラムをシステム
上にリロードすることを可能にする。 【構成】 ＩＰＬメモリカード上のプログラム格納アド
レスはリセット起動アドレスと同一に設定されている。
したがって、ＩＰＬメモリカードが接続されているとき
は、コネクタを介して供給されるＩＰＬＯＮ信号によっ
て、アプリケーションＲＯＭチップセレクト信号が抑止
され、ハードウェアリセット後は、ＩＰＬプログラムが
ＩＰＬメモリカードから自動的に読み込まれ、実行され
る。
プログラムを書き込んだ形で動作するコンピュータ装置
において、ＩＰＬプログラム格納用の専用ＲＯＭを持つ
ことを不要としながら、ＩＰＬプログラムの破壊等の異
常が発生してもアプリケーションプログラムをシステム
上にリロードすることを可能にする。 【構成】 ＩＰＬメモリカード上のプログラム格納アド
レスはリセット起動アドレスと同一に設定されている。
したがって、ＩＰＬメモリカードが接続されているとき
は、コネクタを介して供給されるＩＰＬＯＮ信号によっ
て、アプリケーションＲＯＭチップセレクト信号が抑止
され、ハードウェアリセット後は、ＩＰＬプログラムが
ＩＰＬメモリカードから自動的に読み込まれ、実行され
る。
Description
【０００１】
【産業上の利用分野】本発明は、機器内部に設けられた
電気的消去可能なＲＯＭにアプリケーションプログラム
を書き込んだ形で動作するコンピュータ装置に関する。
電気的消去可能なＲＯＭにアプリケーションプログラム
を書き込んだ形で動作するコンピュータ装置に関する。
【０００２】
【従来の技術】機器内部に設けられた電気的消去可能な
ＲＯＭにアプリケーションプログラムを書き込んだ形で
動作する機器には、図４に示すようにプログラム変更用
の制御プログラム（以下ＩＰＬプログラムと呼ぶ）を格
納するための専用ＲＯＭを使用するもの、あるいは図５
に示すように、あらかじめアプリケーションプログラム
格納用ＲＯＭ（以下アプリケーションＲＯＭと呼ぶ）に
ＩＰＬプログラムをビルトインしておくものがある。
ＲＯＭにアプリケーションプログラムを書き込んだ形で
動作する機器には、図４に示すようにプログラム変更用
の制御プログラム（以下ＩＰＬプログラムと呼ぶ）を格
納するための専用ＲＯＭを使用するもの、あるいは図５
に示すように、あらかじめアプリケーションプログラム
格納用ＲＯＭ（以下アプリケーションＲＯＭと呼ぶ）に
ＩＰＬプログラムをビルトインしておくものがある。
【０００３】後者の場合のアプリケーションプログラム
変更手順を図６のフローチャートに示す。同図に示すよ
うに、この場合、ステップＳ１でプログラム変更要求が
有ると判定されると、ステップＳ２でＩＰＬプログラム
を内部ワークＲＡＭに転送し、ついでステップＳ３でア
プリケーションＲＯＭの内容を消去する。さらに、ステ
ップＳ４で入力デバイスを介して、変更されたアプリケ
ーションプログラムをロードし、ステップＳ５で逐次ア
プリケーションＲＯＭに書き込む。これにより、アプリ
ケーションプログラムの変更が可能になる。
変更手順を図６のフローチャートに示す。同図に示すよ
うに、この場合、ステップＳ１でプログラム変更要求が
有ると判定されると、ステップＳ２でＩＰＬプログラム
を内部ワークＲＡＭに転送し、ついでステップＳ３でア
プリケーションＲＯＭの内容を消去する。さらに、ステ
ップＳ４で入力デバイスを介して、変更されたアプリケ
ーションプログラムをロードし、ステップＳ５で逐次ア
プリケーションＲＯＭに書き込む。これにより、アプリ
ケーションプログラムの変更が可能になる。
【０００４】
【発明が解決しようとする課題】電気的消去可能なＲＯ
Ｍにアプリケーションプログラムを書き込んだ形で動作
する従来のコンピュータ装置においては、図４の方式と
した場合には、通常のアプリケーションプログラムの他
にＩＰＬプログラム格納用の専用ＲＯＭを持つ必要があ
るのでコストが上昇するという問題がある。一方、図５
の方式とした場合には、内部ワークＲＡＭにＩＰＬプロ
グラムを転送し、アプリケーションＲＯＭの内容を消去
した時点で何等かのシステム異常が発生し、ＲＡＭ上の
プログラムが破壊された場合、アプリケーションプログ
ラムをシステム上に再びロードすることができなくなる
という問題がある。
Ｍにアプリケーションプログラムを書き込んだ形で動作
する従来のコンピュータ装置においては、図４の方式と
した場合には、通常のアプリケーションプログラムの他
にＩＰＬプログラム格納用の専用ＲＯＭを持つ必要があ
るのでコストが上昇するという問題がある。一方、図５
の方式とした場合には、内部ワークＲＡＭにＩＰＬプロ
グラムを転送し、アプリケーションＲＯＭの内容を消去
した時点で何等かのシステム異常が発生し、ＲＡＭ上の
プログラムが破壊された場合、アプリケーションプログ
ラムをシステム上に再びロードすることができなくなる
という問題がある。
【０００５】本発明は、上記問題に鑑みなされたもので
あり、電気的消去可能なＲＯＭにアプリケーションプロ
グラムを書き込んだ形で動作するコンピュータ装置にお
いて、ＩＰＬプログラム格納用の専用ＲＯＭを持つこと
を不要としながら、ＩＰＬプログラムの破壊等の異常が
発生してもアプリケーションプログラムをシステム上に
リロードすることを可能にすることにある。
あり、電気的消去可能なＲＯＭにアプリケーションプロ
グラムを書き込んだ形で動作するコンピュータ装置にお
いて、ＩＰＬプログラム格納用の専用ＲＯＭを持つこと
を不要としながら、ＩＰＬプログラムの破壊等の異常が
発生してもアプリケーションプログラムをシステム上に
リロードすることを可能にすることにある。
【０００６】
【課題を解決するための手段】本発明のコンピュータ装
置は、アプリケーションプログラムおよびアプリケーシ
ョンプログラム変更用の制御プログラムを格納した電気
的消去可能なＲＯＭと、外部メモリからシステムのリセ
ット起動アドレスと同一のアドレスに書き込まれている
アプリケーションプログラム変更用の他の制御プログラ
ムを読み込む際に前記ＲＯＭを選択するためのチップセ
レクト信号の出力を抑止する手段とを備えたことを特徴
とする。
置は、アプリケーションプログラムおよびアプリケーシ
ョンプログラム変更用の制御プログラムを格納した電気
的消去可能なＲＯＭと、外部メモリからシステムのリセ
ット起動アドレスと同一のアドレスに書き込まれている
アプリケーションプログラム変更用の他の制御プログラ
ムを読み込む際に前記ＲＯＭを選択するためのチップセ
レクト信号の出力を抑止する手段とを備えたことを特徴
とする。
【０００７】
【作用】ＩＰＬプログラムを格納した外接カードがコン
ピュータ装置のコネクタに接続されると所定の信号がこ
のコネクタを介してコンピュータ装置に供給される。こ
の状態でコンピュータ装置がリセット起動されると内蔵
のアプリケーションＲＯＭを選択するためのチップセレ
クト信号の出力が抑止され、自動的に外接カードからＩ
ＰＬプログラムが読み込まれ、実行される。
ピュータ装置のコネクタに接続されると所定の信号がこ
のコネクタを介してコンピュータ装置に供給される。こ
の状態でコンピュータ装置がリセット起動されると内蔵
のアプリケーションＲＯＭを選択するためのチップセレ
クト信号の出力が抑止され、自動的に外接カードからＩ
ＰＬプログラムが読み込まれ、実行される。
【０００８】
【実施例】以下に本発明の実施例を図面を参照して説明
する。図１は本発明のコンピュータ装置の実施例のブロ
ック図である。同図に示すように、コンピュータ装置に
は外接ＩＰＬメモリカードがコネクタを介して接続可能
である。このコネクタにはＩＰＬメモリカードが接続さ
れているか否かを判定するための検出信号としてローア
クティブの信号ＩＰＬＯＮが供給される。この信号は、
ＣＰＵから出力されるアプリケーションＲＯＭを選択す
るためのアプリケーションＲＯＭチップセレクト信号と
ともに図２に示すゲート回路に入力される。
する。図１は本発明のコンピュータ装置の実施例のブロ
ック図である。同図に示すように、コンピュータ装置に
は外接ＩＰＬメモリカードがコネクタを介して接続可能
である。このコネクタにはＩＰＬメモリカードが接続さ
れているか否かを判定するための検出信号としてローア
クティブの信号ＩＰＬＯＮが供給される。この信号は、
ＣＰＵから出力されるアプリケーションＲＯＭを選択す
るためのアプリケーションＲＯＭチップセレクト信号と
ともに図２に示すゲート回路に入力される。
【０００９】このゲート回路からは、ローアクティブの
信号ＩＰＬＯＮが“Ｈ”レベルのときにはローアクティ
ブのチップセレクト信号ＲＯＳ１がアクティブ出力され
るが、信号ＩＰＬＯＮが“Ｌ”レベルのときにはチップ
セレクト信号ＲＯＳ１は非アクティブとなり、アプリケ
ーションＲＯＭは選択されない。即ちＩＰＬメモリカー
ドが接続されているときは、アプリケーションＲＯＭは
選択されずＩＰＬメモリカードが選択される。
信号ＩＰＬＯＮが“Ｈ”レベルのときにはローアクティ
ブのチップセレクト信号ＲＯＳ１がアクティブ出力され
るが、信号ＩＰＬＯＮが“Ｌ”レベルのときにはチップ
セレクト信号ＲＯＳ１は非アクティブとなり、アプリケ
ーションＲＯＭは選択されない。即ちＩＰＬメモリカー
ドが接続されているときは、アプリケーションＲＯＭは
選択されずＩＰＬメモリカードが選択される。
【００１０】上記のＩＰＬメモリカード上のプログラム
格納アドレスはリセット起動アドレスと同一となるよう
に設定されている。したがって、ＩＰＬメモリカードが
接続されているときは、コネクタを介して供給されるＩ
ＰＬＯＮ信号によって、アプリケーションＲＯＭチップ
セレクト信号が抑止され、ハードウェアリセット後は、
図３に示すように、ＩＰＬプログラムが自動的に起動さ
れることになる。
格納アドレスはリセット起動アドレスと同一となるよう
に設定されている。したがって、ＩＰＬメモリカードが
接続されているときは、コネクタを介して供給されるＩ
ＰＬＯＮ信号によって、アプリケーションＲＯＭチップ
セレクト信号が抑止され、ハードウェアリセット後は、
図３に示すように、ＩＰＬプログラムが自動的に起動さ
れることになる。
【００１１】このように、本発明のコンピュータ装置で
は、プログラム変更のためのＩＰＬプログラムを内部に
標準的にビルトインするためのメモリコストが低減され
るとともに、従来の機器において生じていたＩＰＬプロ
グラムの破壊によるアプリケーションプログラムの変更
不能状態の発生が防止される。
は、プログラム変更のためのＩＰＬプログラムを内部に
標準的にビルトインするためのメモリコストが低減され
るとともに、従来の機器において生じていたＩＰＬプロ
グラムの破壊によるアプリケーションプログラムの変更
不能状態の発生が防止される。
【００１２】
【発明の効果】本発明のコンピュータ装置は、アプリケ
ーションプログラムおよびアプリケーションプログラム
変更用の制御プログラムを格納した電気的消去可能なＲ
ＯＭと、外部メモリからシステムのリセット起動アドレ
スと同一のアドレスに書き込まれているアプリケーショ
ンプログラム変更用の他の制御プログラムを読み込む際
に前記ＲＯＭを選択するためのチップセレクト信号の出
力を抑止する手段とを備えている。従って、ＩＰＬプロ
グラム格納用の専用ＲＯＭを持つことを不要としなが
ら、ＩＰＬプログラムの破壊等の異常が発生してもアプ
リケーションプログラムをシステム上にリロードするこ
とが可能になる。
ーションプログラムおよびアプリケーションプログラム
変更用の制御プログラムを格納した電気的消去可能なＲ
ＯＭと、外部メモリからシステムのリセット起動アドレ
スと同一のアドレスに書き込まれているアプリケーショ
ンプログラム変更用の他の制御プログラムを読み込む際
に前記ＲＯＭを選択するためのチップセレクト信号の出
力を抑止する手段とを備えている。従って、ＩＰＬプロ
グラム格納用の専用ＲＯＭを持つことを不要としなが
ら、ＩＰＬプログラムの破壊等の異常が発生してもアプ
リケーションプログラムをシステム上にリロードするこ
とが可能になる。
【図１】本発明のコンピュータ装置のブロック図であ
る。
る。
【図２】図１のコンピュータ装置のアプリケーションＲ
ＯＭチップセレクト信号を抑止するためのゲート回路の
回路図である。
ＯＭチップセレクト信号を抑止するためのゲート回路の
回路図である。
【図３】外接メモリカードによるＩＰＬプログラム起動
の説明図である。
の説明図である。
【図４】ＩＰＬプログラムを格納するための専用ＲＯＭ
を使用しているコンピュータ装置のブロック図である。
を使用しているコンピュータ装置のブロック図である。
【図５】あらかじめアプリケーショプログラム格納用Ｒ
ＯＭにＩＰＬプログラムをビルトインする場合の説明図
である。
ＯＭにＩＰＬプログラムをビルトインする場合の説明図
である。
【図６】図５のコンピュータ装置におけるアプリケーシ
ョンプログラムの変更手順を示すフローチャートであ
る。
ョンプログラムの変更手順を示すフローチャートであ
る。
Claims (1)
- 【請求項１】 アプリケーションプログラムおよびアプ
リケーションプログラム変更用の制御プログラムを格納
した電気的消去可能なＲＯＭと、外部メモリからシステ
ムのリセット起動アドレスと同一のアドレスに書き込ま
れているアプリケーションプログラム変更用の他の制御
プログラムを読み込む際に前記ＲＯＭを選択するための
チップセレクト信号の出力を抑止する手段とを備えたこ
とを特徴とするコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145496A JPH05342094A (ja) | 1992-06-05 | 1992-06-05 | コンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145496A JPH05342094A (ja) | 1992-06-05 | 1992-06-05 | コンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342094A true JPH05342094A (ja) | 1993-12-24 |
Family
ID=15386607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145496A Pending JPH05342094A (ja) | 1992-06-05 | 1992-06-05 | コンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342094A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876989A (ja) * | 1994-08-31 | 1996-03-22 | Teac Corp | プロクラム駆動する電子機器及びプログラムの書換え方法 |
| US5933595A (en) * | 1996-06-20 | 1999-08-03 | Sharp Kabushiki Kaisha | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory |
| JP2001216164A (ja) * | 2000-02-02 | 2001-08-10 | Canon Inc | プロセッサシステム及びその起動方法 |
| JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
-
1992
- 1992-06-05 JP JP4145496A patent/JPH05342094A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876989A (ja) * | 1994-08-31 | 1996-03-22 | Teac Corp | プロクラム駆動する電子機器及びプログラムの書換え方法 |
| US5933595A (en) * | 1996-06-20 | 1999-08-03 | Sharp Kabushiki Kaisha | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory |
| JP2001216164A (ja) * | 2000-02-02 | 2001-08-10 | Canon Inc | プロセッサシステム及びその起動方法 |
| JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6546517B1 (en) | Semiconductor memory | |
| US20030145191A1 (en) | Computer system and method of controlling the same | |
| US6839835B2 (en) | Method of loading initial program in processor system | |
| US6564177B1 (en) | Electronic device | |
| JPH05342094A (ja) | コンピュータ装置 | |
| US6625060B2 (en) | Microcomputer with efficient program storage | |
| JPS59107491A (ja) | Ｉｃカ−ド | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JPS5824811B2 (ja) | 情報処理システムにおける端末装置のリセット制御方式 | |
| JP3019346B2 (ja) | データ処理装置 | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JP2558335B2 (ja) | 記憶装置への書き込み制御装置 | |
| JPH02100743A (ja) | 電子機器 | |
| JPH09269896A (ja) | ファームｃｐｕのブート方法 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JPH03268300A (ja) | データ処理装置 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| KR19990050051A (ko) | 퍼스널 컴퓨터의 부팅방법 | |
| JPH0527873A (ja) | コンピユータシステムのリセツト装置 | |
| JP2000207235A (ja) | 情報処理装置 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPS63269235A (ja) | Ｃｐｕシステム試験方式 | |
| JPS6381545A (ja) | リフレツシユ制御方式 |