JPH05342476A - 売上データ処理装置 - Google Patents
売上データ処理装置Info
- Publication number
- JPH05342476A JPH05342476A JP17600992A JP17600992A JPH05342476A JP H05342476 A JPH05342476 A JP H05342476A JP 17600992 A JP17600992 A JP 17600992A JP 17600992 A JP17600992 A JP 17600992A JP H05342476 A JPH05342476 A JP H05342476A
- Authority
- JP
- Japan
- Prior art keywords
- main body
- memory
- card
- ram
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】 装置本体に内蔵された本体メモリと別個に着
脱自在に設けられたメモリカードに売上データを記憶保
持させる他、本体メモリの内容をクリアする際の誤動作
等によって不用意にメモリカードの内容が消去されない
ようにその内容を保護する。 【構成】 ＣＰＵ１１は売上データの登録時に、入力さ
れた売上データに基づいて本体ＲＡＭ２０とＲＡＭカー
ド１８の内容を更新する為、ＲＡＭカード１８には本体
ＲＡＭ２０と同一内容のデータが記憶される。本体ＲＡ
Ｍ２０をクリアする際、ＣＰＵ１１はＲＡＭカード１８
がコネクタ２３に接続されているかを判別し、接続され
ていれば、エラー報知を行わせ、ＲＡＭカード１８の取
り外しを促す。
脱自在に設けられたメモリカードに売上データを記憶保
持させる他、本体メモリの内容をクリアする際の誤動作
等によって不用意にメモリカードの内容が消去されない
ようにその内容を保護する。 【構成】 ＣＰＵ１１は売上データの登録時に、入力さ
れた売上データに基づいて本体ＲＡＭ２０とＲＡＭカー
ド１８の内容を更新する為、ＲＡＭカード１８には本体
ＲＡＭ２０と同一内容のデータが記憶される。本体ＲＡ
Ｍ２０をクリアする際、ＣＰＵ１１はＲＡＭカード１８
がコネクタ２３に接続されているかを判別し、接続され
ていれば、エラー報知を行わせ、ＲＡＭカード１８の取
り外しを促す。
Description
【０００１】
【産業上の利用分野】この発明は電子式キャッシュレジ
スタやＰＯＳ（ポイントオブセールス）システム等の売
上データ処理装置に関する。
スタやＰＯＳ（ポイントオブセールス）システム等の売
上データ処理装置に関する。
【０００２】
【従来の技術】一般に、電子式キャッシュレジスタ（Ｅ
ＣＲ）には、部門別合計器やＰＬＵ（プライスルックア
ップ）別合計器等の各種合計器を構成するＲＡＭが設け
られており、入力された売上データに基づいて部門別登
録処理やＰＬＵ別登録処理等を行うと、その登録処理に
基づいて各種合計器の内容が更新されたり、その登録結
果がレシートやジャーナルに印字出力される。また、装
置本体を小型化してコストを低減させるためにジャーナ
ル印字専用のプリンタを設けずにＲＡＭ内にジャーナル
メモリを設けたＥＣＲにおいては、登録結果をジャーナ
ルメモリに順次貯えておき、精算時にジャーナルメモリ
の内容を印字出力させていた。
ＣＲ）には、部門別合計器やＰＬＵ（プライスルックア
ップ）別合計器等の各種合計器を構成するＲＡＭが設け
られており、入力された売上データに基づいて部門別登
録処理やＰＬＵ別登録処理等を行うと、その登録処理に
基づいて各種合計器の内容が更新されたり、その登録結
果がレシートやジャーナルに印字出力される。また、装
置本体を小型化してコストを低減させるためにジャーナ
ル印字専用のプリンタを設けずにＲＡＭ内にジャーナル
メモリを設けたＥＣＲにおいては、登録結果をジャーナ
ルメモリに順次貯えておき、精算時にジャーナルメモリ
の内容を印字出力させていた。
【０００３】
【発明が解決しようとする課題】このようにＥＣＲ本体
には各種合計器やジャーナルメモリを構成するメモリが
内蔵されているが、売上データを単にメモリに記憶する
だけの構成では、プログラムのバグ等によりＣＰＵが暴
走した場合はメモリが読み出し不能となり、また誤操作
等によりメモリオールクリアが行われると、メモリの内
容が全て消去されてしまい、以降、売上データを確認で
きなくなるおそれがあった。この発明の課題は、装置本
体に内蔵された本体メモリと別個に着脱自在に設けられ
たメモリカードに売上データを記憶保持させることがで
きると共に、本体メモリの内容をクリアする際に誤動作
等によって不用意にメモリカードの内容が消去されない
ようにその内容を保護できるようにすることである。
には各種合計器やジャーナルメモリを構成するメモリが
内蔵されているが、売上データを単にメモリに記憶する
だけの構成では、プログラムのバグ等によりＣＰＵが暴
走した場合はメモリが読み出し不能となり、また誤操作
等によりメモリオールクリアが行われると、メモリの内
容が全て消去されてしまい、以降、売上データを確認で
きなくなるおそれがあった。この発明の課題は、装置本
体に内蔵された本体メモリと別個に着脱自在に設けられ
たメモリカードに売上データを記憶保持させることがで
きると共に、本体メモリの内容をクリアする際に誤動作
等によって不用意にメモリカードの内容が消去されない
ようにその内容を保護できるようにすることである。
【０００４】
【課題を解決するための手段】第１の発明の手段は次の
通りである。本体メモリ１Ａ（図１（Ａ）の機能ブロッ
ク図を参照、以下同じ）は装置本体に内蔵され各種売上
データを記憶する本体ＲＡＭ等で、各種売上合計器やジ
ャーナルメモリ等を構成する。メモリカード２Ａは装置
本体に着脱自在に設けられ売上データを記憶するバック
アップ用のＲＡＭカード等である。制御手段３Ａは登録
処理に応じて売上データを本体メモリ１Ａおよびメモリ
カード２Ａに記憶させる。メモリカード保護手段４Ａは
本体メモリ１Ａをクリアする際に、メモリカード２Ａが
装置本体に装着されているか否かを判別し、装着されて
いる場合はエラー報知を行なってメモリカード２Ａの取
り外しを促す。第２の発明の手段は次の通りである。本
体メモリ１Ｂ（図１（Ｂ）の機能ブロック図を参照、以
下同じ）は装置本体に内蔵され各種売上データを記憶す
る本体ＲＡＭ等である。メモリカード２Ｂは装置本体に
着脱自在に設けられ売上データを記憶すると共に本体メ
モリ１Ｂとは異なるアドレスが付与されたＲＡＭカード
等である。制御手段３Ｂは登録処理に応じて売上データ
を本体メモリ１Ｂおよびメモリカード２Ｂに記憶させ
る。メモリカード保護手段４Ｂは本体メモリ１Ｂに対す
るクリア指令が入力された際に、クリア対象のエリアが
メモリカード２Ｂのアドレス範囲か否かを判別し、メモ
リカード２Ｂのアドレス範囲となった場合はクリア指令
を無効とする。第３の発明の手段は次の通りである。本
体メモリ１Ｃ（図１（Ｃ）の機能ブロック図を参照、以
下同じ）は装置本体に内蔵され各種売上データを記憶す
る本体ＲＡＭ等である。メモリカード２Ｃは装置本体に
着脱自在に設けられ売上データを記憶するＲＡＭカード
等である。制御手段３Ｃは登録処理に応じて売上データ
を本体メモリ１Ｃおよびメモリカード２Ｃに記憶させ
る。モード切替手段４Ｃは少なくとも登録位置およびメ
モリカードクリア位置にモードを切り替える。メモリカ
ード保護手段５Ｃはメモリカード２Ｃに対するクリア指
令が入力された際に、モード切替手段４Ｃがメモリカー
ドクリア位置に切り替えられているか否かを判別し、他
のモード位置である場合はエラー報知を行うと共にクリ
ア指令を無効とする。
通りである。本体メモリ１Ａ（図１（Ａ）の機能ブロッ
ク図を参照、以下同じ）は装置本体に内蔵され各種売上
データを記憶する本体ＲＡＭ等で、各種売上合計器やジ
ャーナルメモリ等を構成する。メモリカード２Ａは装置
本体に着脱自在に設けられ売上データを記憶するバック
アップ用のＲＡＭカード等である。制御手段３Ａは登録
処理に応じて売上データを本体メモリ１Ａおよびメモリ
カード２Ａに記憶させる。メモリカード保護手段４Ａは
本体メモリ１Ａをクリアする際に、メモリカード２Ａが
装置本体に装着されているか否かを判別し、装着されて
いる場合はエラー報知を行なってメモリカード２Ａの取
り外しを促す。第２の発明の手段は次の通りである。本
体メモリ１Ｂ（図１（Ｂ）の機能ブロック図を参照、以
下同じ）は装置本体に内蔵され各種売上データを記憶す
る本体ＲＡＭ等である。メモリカード２Ｂは装置本体に
着脱自在に設けられ売上データを記憶すると共に本体メ
モリ１Ｂとは異なるアドレスが付与されたＲＡＭカード
等である。制御手段３Ｂは登録処理に応じて売上データ
を本体メモリ１Ｂおよびメモリカード２Ｂに記憶させ
る。メモリカード保護手段４Ｂは本体メモリ１Ｂに対す
るクリア指令が入力された際に、クリア対象のエリアが
メモリカード２Ｂのアドレス範囲か否かを判別し、メモ
リカード２Ｂのアドレス範囲となった場合はクリア指令
を無効とする。第３の発明の手段は次の通りである。本
体メモリ１Ｃ（図１（Ｃ）の機能ブロック図を参照、以
下同じ）は装置本体に内蔵され各種売上データを記憶す
る本体ＲＡＭ等である。メモリカード２Ｃは装置本体に
着脱自在に設けられ売上データを記憶するＲＡＭカード
等である。制御手段３Ｃは登録処理に応じて売上データ
を本体メモリ１Ｃおよびメモリカード２Ｃに記憶させ
る。モード切替手段４Ｃは少なくとも登録位置およびメ
モリカードクリア位置にモードを切り替える。メモリカ
ード保護手段５Ｃはメモリカード２Ｃに対するクリア指
令が入力された際に、モード切替手段４Ｃがメモリカー
ドクリア位置に切り替えられているか否かを判別し、他
のモード位置である場合はエラー報知を行うと共にクリ
ア指令を無効とする。
【０００５】
【作用】第１の発明の手段の作用は次の通りである。い
ま、入力された売上データに基づいて登録処理が行われ
ると、制御手段３Ａは売上データを本体メモリ１Ａおよ
びメモリカード２Ａに記憶させる為、売上データは本体
メモリ１Ａとメモリカード２Ａとの両方に記憶される。
ここで、本体メモリ１Ａをクリアする際、装置本体にメ
モリカード２Ａが装着されている場合、メモリカード保
護手段４Ａはエラー報知を行ってメモリカードの取り外
しを促す。第２の発明の手段の作用は次の通りである。
第２の発明においても登録処理に伴って制御手段３Ｂは
売上データを本体メモリ１Ｂおよびメモリカード２Ｂに
記憶させる。ここで、本体メモリ１Ｂに対するクリア指
令が入力された際、ＣＰＵの暴走等によってクリア対象
のエリアがメモリカード２Ｂのアドレス範囲となった場
合、メモリカード保護手段４Ｂはそのクリア指令を無効
とする。第３の発明の手段の作用は次の通りである。第
３の発明においても登録処理に伴って制御手段３Ｃは売
上データを本体メモリ１Ｃおよびメモリカード２Ｃに記
憶させる。ここで、メモリカード２Ｃに対するクリア指
令が入力された際に、メモリカード保護手段５Ｃはモー
ド切替手段４Ｃがメモリカードクリア位置に切り替えら
れているか否かを判別し、他のモード位置である場合は
エラー報知を行うと共にクリア指令を無効とする。した
がって、本体装置に着脱自在に設けられたメモリカード
に本体メモリと同様に売上データを記憶保持させること
ができると共に、本体メモリの内容をクリアする際に誤
動作等によって不用意にメモリカードの内容が消去され
ないようにその内容を保護することができる。
ま、入力された売上データに基づいて登録処理が行われ
ると、制御手段３Ａは売上データを本体メモリ１Ａおよ
びメモリカード２Ａに記憶させる為、売上データは本体
メモリ１Ａとメモリカード２Ａとの両方に記憶される。
ここで、本体メモリ１Ａをクリアする際、装置本体にメ
モリカード２Ａが装着されている場合、メモリカード保
護手段４Ａはエラー報知を行ってメモリカードの取り外
しを促す。第２の発明の手段の作用は次の通りである。
第２の発明においても登録処理に伴って制御手段３Ｂは
売上データを本体メモリ１Ｂおよびメモリカード２Ｂに
記憶させる。ここで、本体メモリ１Ｂに対するクリア指
令が入力された際、ＣＰＵの暴走等によってクリア対象
のエリアがメモリカード２Ｂのアドレス範囲となった場
合、メモリカード保護手段４Ｂはそのクリア指令を無効
とする。第３の発明の手段の作用は次の通りである。第
３の発明においても登録処理に伴って制御手段３Ｃは売
上データを本体メモリ１Ｃおよびメモリカード２Ｃに記
憶させる。ここで、メモリカード２Ｃに対するクリア指
令が入力された際に、メモリカード保護手段５Ｃはモー
ド切替手段４Ｃがメモリカードクリア位置に切り替えら
れているか否かを判別し、他のモード位置である場合は
エラー報知を行うと共にクリア指令を無効とする。した
がって、本体装置に着脱自在に設けられたメモリカード
に本体メモリと同様に売上データを記憶保持させること
ができると共に、本体メモリの内容をクリアする際に誤
動作等によって不用意にメモリカードの内容が消去され
ないようにその内容を保護することができる。
【０００６】
【第１実施例】以下、図２〜図７を参照して第１実施例
を説明する。ＣＰＵ１１はＲＯＭ１２内の各種プログラ
ムにしたがってこのＥＣＲの全体動作を制御するもの
で、ＣＰＵ１１にはその周辺デバイスとしてキー入力部
１３、表示部１４、印字部１５、ドロア１６、ブザー１
７、ＲＡＭカード１８が接続されており、それらの入出
力動作を制御する。キー入力部１３は通常備えられてい
る各種のキーを有し、キー入力部１３から入力された売
上データは入力制御部１９を介してＣＰＵ１１に取り込
まれたのち、本体ＲＡＭ２０およびＲＡＭカード１８に
登録されたり、表示制御部２１、印字制御部２２に与え
られ、表示部１４から表示出力させたり、印字部１５か
ら印字出力させる。ＲＡＭカード１８はコネクタ２３を
介してＥＣＲ本体に着脱自在に取り付け可能であると共
に本体ＲＡＭ２０と同一内容のデータを記憶するバック
アップ用のメモリで、売上データが登録処理される毎
に、ＣＰＵ１１は本体ＲＡＭ２０と共にＲＡＭカード１
８の内容を更新する。
を説明する。ＣＰＵ１１はＲＯＭ１２内の各種プログラ
ムにしたがってこのＥＣＲの全体動作を制御するもの
で、ＣＰＵ１１にはその周辺デバイスとしてキー入力部
１３、表示部１４、印字部１５、ドロア１６、ブザー１
７、ＲＡＭカード１８が接続されており、それらの入出
力動作を制御する。キー入力部１３は通常備えられてい
る各種のキーを有し、キー入力部１３から入力された売
上データは入力制御部１９を介してＣＰＵ１１に取り込
まれたのち、本体ＲＡＭ２０およびＲＡＭカード１８に
登録されたり、表示制御部２１、印字制御部２２に与え
られ、表示部１４から表示出力させたり、印字部１５か
ら印字出力させる。ＲＡＭカード１８はコネクタ２３を
介してＥＣＲ本体に着脱自在に取り付け可能であると共
に本体ＲＡＭ２０と同一内容のデータを記憶するバック
アップ用のメモリで、売上データが登録処理される毎
に、ＣＰＵ１１は本体ＲＡＭ２０と共にＲＡＭカード１
８の内容を更新する。
【０００７】図３はキー入力部１３に設けられたモード
切替スイッチＭＳの動作範囲を説明する為の図で、この
モード切替スイッチＭＳは各切替位置に応じて精算
（Ｚ）モード、点検（Ｘ）モード、登録モード、設定モ
ードの他、ＲＡＭカードクリアモードに切り替えるコン
トロールロックである。ここで、オペレータキーの動作
範囲はＺモード位置から登録モード位置までであるが、
管理者キーはＺモード位置から設定モード位置まで動作
可能であり、オーナーキーは全ての切替位置まで動作可
能となっており、ＲＡＭカードクリア位置まで切り替え
可能なキーはオーナーキーのみとなっている。
切替スイッチＭＳの動作範囲を説明する為の図で、この
モード切替スイッチＭＳは各切替位置に応じて精算
（Ｚ）モード、点検（Ｘ）モード、登録モード、設定モ
ードの他、ＲＡＭカードクリアモードに切り替えるコン
トロールロックである。ここで、オペレータキーの動作
範囲はＺモード位置から登録モード位置までであるが、
管理者キーはＺモード位置から設定モード位置まで動作
可能であり、オーナーキーは全ての切替位置まで動作可
能となっており、ＲＡＭカードクリア位置まで切り替え
可能なキーはオーナーキーのみとなっている。
【０００８】図４は本体ＲＡＭ２０、ＲＡＭカード１８
の構成を示した図で、本体ＲＡＭ２０、ＲＡＭカード１
８は全く同様の構成となっている。即ち、本体ＲＡＭ２
０は部門別合計器２０−１、ＰＬＵ別合計器２０−２、
プログラムエリア２０−３、日別集計エリア２０−４、
期間集計エリア２０−５、ジャーナルメモリ２０−６を
有し、これに対応してＲＡＭカード１８も部門別合計器
１８−１、ＰＬＵ別合計器１８−２、プログラムエリア
１８−３、日別集計エリア１８−４、期間集計エリア１
８−５、ジャーナルメモリ１８−６を有する構成となっ
ている。
の構成を示した図で、本体ＲＡＭ２０、ＲＡＭカード１
８は全く同様の構成となっている。即ち、本体ＲＡＭ２
０は部門別合計器２０−１、ＰＬＵ別合計器２０−２、
プログラムエリア２０−３、日別集計エリア２０−４、
期間集計エリア２０−５、ジャーナルメモリ２０−６を
有し、これに対応してＲＡＭカード１８も部門別合計器
１８−１、ＰＬＵ別合計器１８−２、プログラムエリア
１８−３、日別集計エリア１８−４、期間集計エリア１
８−５、ジャーナルメモリ１８−６を有する構成となっ
ている。
【０００９】次に、本実施例の動作を図５〜図７に示す
フローチャートを参照して説明する。図５は登録処理時
の動作を示したフローチャートである。先ず、キー入力
待ち状態において（ステップＡ１）、通常のキー操作手
順にしたがって部門別登録操作が行われたり（ステップ
Ａ２）、ＰＬＵ別登録操作が行われると（ステップＡ
３）、それに応じて表示・印字処理を実行し（ステップ
Ａ４）、本体ＲＡＭ２０内に対応する合計器が存在する
ことを条件に（ステップＡ５）、その合計器の内容を更
新する為の演算処理を行う（ステップＡ６）。次に、Ｅ
ＣＲ本体にＲＡＭカード１８がコネクタ２３を介して接
続されているか否かをチェックし（ステップＡ７）、接
続されていれば上述の場合と同様にＲＡＭカード１８内
に該当する合計器が存在することを条件に（ステップＡ
８）、その合計器の内容を更新する為の演算処理を行う
（ステップＡ９）。その後、ステップＡ１０に進み、そ
の他の処理（小計演算等）を行う。一方、ステップＡ７
でＲＡＭカード１８が接続されていないことが検出され
ると、ブザー１７を駆動してエラー報知を行い、オペレ
ータにＲＡＭカード１８をＥＣＲ本体に接続すべきこと
を促す（ステップＡ１１）。そして、ステップＡ１０に
進み、その他の処理が行われる。
フローチャートを参照して説明する。図５は登録処理時
の動作を示したフローチャートである。先ず、キー入力
待ち状態において（ステップＡ１）、通常のキー操作手
順にしたがって部門別登録操作が行われたり（ステップ
Ａ２）、ＰＬＵ別登録操作が行われると（ステップＡ
３）、それに応じて表示・印字処理を実行し（ステップ
Ａ４）、本体ＲＡＭ２０内に対応する合計器が存在する
ことを条件に（ステップＡ５）、その合計器の内容を更
新する為の演算処理を行う（ステップＡ６）。次に、Ｅ
ＣＲ本体にＲＡＭカード１８がコネクタ２３を介して接
続されているか否かをチェックし（ステップＡ７）、接
続されていれば上述の場合と同様にＲＡＭカード１８内
に該当する合計器が存在することを条件に（ステップＡ
８）、その合計器の内容を更新する為の演算処理を行う
（ステップＡ９）。その後、ステップＡ１０に進み、そ
の他の処理（小計演算等）を行う。一方、ステップＡ７
でＲＡＭカード１８が接続されていないことが検出され
ると、ブザー１７を駆動してエラー報知を行い、オペレ
ータにＲＡＭカード１８をＥＣＲ本体に接続すべきこと
を促す（ステップＡ１１）。そして、ステップＡ１０に
進み、その他の処理が行われる。
【００１０】図６は本体ＲＡＭ２０に対するクリア指令
が入力された際の動作を示したフローチャートである。
先ず、ＣＰＵ１１は本体ＲＡＭ２０に対するクリア指令
がキー入力部１３から入力されると、ＥＣＲ本体にＲＡ
Ｍカード１８が接続されているか否かをチェックする
（ステップＢ１）。その結果、ＲＡＭカード１８が接続
されていなければ、本体ＲＡＭ２０の内容をクリアする
処理を行う（ステップＢ２）。一方、ＲＡＭカード１８
が接続されたままの状態で本体ＲＡＭ２０に対するクリ
ア指令が入力されると、ブザー１７を駆動させてエラー
報知を行い、ＲＡＭカード１８をＥＣＲ本体から取り外
すべきことを促す（ステップＢ３）。そして、ステップ
Ｂ１に戻り、ＲＡＭカード１８が取り外されるまでブザ
ー音は鳴り続け、その間、本体ＲＡＭ２０のクリア処理
は行われず、待機状態となる。
が入力された際の動作を示したフローチャートである。
先ず、ＣＰＵ１１は本体ＲＡＭ２０に対するクリア指令
がキー入力部１３から入力されると、ＥＣＲ本体にＲＡ
Ｍカード１８が接続されているか否かをチェックする
（ステップＢ１）。その結果、ＲＡＭカード１８が接続
されていなければ、本体ＲＡＭ２０の内容をクリアする
処理を行う（ステップＢ２）。一方、ＲＡＭカード１８
が接続されたままの状態で本体ＲＡＭ２０に対するクリ
ア指令が入力されると、ブザー１７を駆動させてエラー
報知を行い、ＲＡＭカード１８をＥＣＲ本体から取り外
すべきことを促す（ステップＢ３）。そして、ステップ
Ｂ１に戻り、ＲＡＭカード１８が取り外されるまでブザ
ー音は鳴り続け、その間、本体ＲＡＭ２０のクリア処理
は行われず、待機状態となる。
【００１１】この結果、本体ＲＡＭ２０に対するクリア
指令が入力されても何らかの原因で不用意にＲＡＭカー
ド１８の内容がクリアされるようなことはなく、ＲＡＭ
カード１８の内容を確実に保護することが可能となる。
指令が入力されても何らかの原因で不用意にＲＡＭカー
ド１８の内容がクリアされるようなことはなく、ＲＡＭ
カード１８の内容を確実に保護することが可能となる。
【００１２】図７はＲＡＭカード１８に対するクリア指
令が入力された際の動作を示したフローチャートであ
る。先ず、ＣＰＵ１１はＲＡＭカード１８に対するクリ
ア指令がキー入力部１３から入力されると、モード切替
スイッチＭＳの現在のセット位置をチェックし、ＲＡＭ
カードクリア位置にセットされているか否かを調べる
（ステップＣ１）。ここで、ＲＡＭカードクリア位置に
セットされていれば、ＲＡＭカード１８に対するクリア
処理を実行するが（ステップＣ２）、他のモード位置に
セットされていればエラー報知を行い（ステップＣ
３）、ＲＡＭカード１８に対するクリア指令を無効とす
る。
令が入力された際の動作を示したフローチャートであ
る。先ず、ＣＰＵ１１はＲＡＭカード１８に対するクリ
ア指令がキー入力部１３から入力されると、モード切替
スイッチＭＳの現在のセット位置をチェックし、ＲＡＭ
カードクリア位置にセットされているか否かを調べる
（ステップＣ１）。ここで、ＲＡＭカードクリア位置に
セットされていれば、ＲＡＭカード１８に対するクリア
処理を実行するが（ステップＣ２）、他のモード位置に
セットされていればエラー報知を行い（ステップＣ
３）、ＲＡＭカード１８に対するクリア指令を無効とす
る。
【００１３】したがって、通常のオペレータ（キャッシ
ャ）や管理者はＲＡＭカード１８をクリアすることはで
きず、オーナのみが、ＲＡＭカード１８のクリアを行う
ことが出来るので、誤操作によって不用意にＲＡＭカー
ド１８がクリアされることはなく、ＲＡＭカード１８の
内容を確実に保護することが可能となる。
ャ）や管理者はＲＡＭカード１８をクリアすることはで
きず、オーナのみが、ＲＡＭカード１８のクリアを行う
ことが出来るので、誤操作によって不用意にＲＡＭカー
ド１８がクリアされることはなく、ＲＡＭカード１８の
内容を確実に保護することが可能となる。
【００１４】
【第２実施例】以下、図８、図９を参照して第２実施例
を説明する。図８は本体ＲＡＭ２０、ＲＡＭカード１８
のアドレス範囲を示し、本体ＲＡＭ２０、ＲＡＭカード
１８はそれぞれ異なるアドレスが割り当てられており、
ＣＰＵ１１はデータの書き込み（クリアを含む）や読み
出し時に対象となるアドレスエリアを指定し、その指定
エリアに対してデータの書き込み／読み出し動作を行
う。
を説明する。図８は本体ＲＡＭ２０、ＲＡＭカード１８
のアドレス範囲を示し、本体ＲＡＭ２０、ＲＡＭカード
１８はそれぞれ異なるアドレスが割り当てられており、
ＣＰＵ１１はデータの書き込み（クリアを含む）や読み
出し時に対象となるアドレスエリアを指定し、その指定
エリアに対してデータの書き込み／読み出し動作を行
う。
【００１５】図９は本体ＲＡＭ２０に対するクリア指令
が入力された際の動作を示したフローチャートである。
先ず、ＣＰＵ１１は本体ＲＡＭ２０に対するクリア指令
がキー入力部１３から入力されると、クリア対象のエリ
アが本体ＲＡＭ２０のアドレス範囲か否かをチェックす
る（ステップＤ１）。ここで、本体ＲＡＭ２０のアドレ
ス範囲であれば本体ＲＡＭ２０に対するクリア処理を実
行するが（ステップＤ２）、何んらかの原因でＲＡＭカ
ード１８のアドレス範囲となってしまった場合にはその
クリア指令を無効とする。
が入力された際の動作を示したフローチャートである。
先ず、ＣＰＵ１１は本体ＲＡＭ２０に対するクリア指令
がキー入力部１３から入力されると、クリア対象のエリ
アが本体ＲＡＭ２０のアドレス範囲か否かをチェックす
る（ステップＤ１）。ここで、本体ＲＡＭ２０のアドレ
ス範囲であれば本体ＲＡＭ２０に対するクリア処理を実
行するが（ステップＤ２）、何んらかの原因でＲＡＭカ
ード１８のアドレス範囲となってしまった場合にはその
クリア指令を無効とする。
【００１６】なお、上記第１実施例では本体ＲＡＭ２０
とＲＡＭカード１８とを同一のメモリ構成としたが、こ
れに限らず、ＲＡＭカード１８には重要な売上データ例
えばジャーナルデータのみを記憶させるようにしてもよ
い。即ち、本体メモリとメモリカードとは必ずしも同一
のデータを記憶させることを要しない。また、メモリカ
ードはＲＡＭに限らず他の記憶手段を用いてもよい。
とＲＡＭカード１８とを同一のメモリ構成としたが、こ
れに限らず、ＲＡＭカード１８には重要な売上データ例
えばジャーナルデータのみを記憶させるようにしてもよ
い。即ち、本体メモリとメモリカードとは必ずしも同一
のデータを記憶させることを要しない。また、メモリカ
ードはＲＡＭに限らず他の記憶手段を用いてもよい。
【００１７】
【発明の効果】この発明によれば、装置本体に内蔵され
た本体メモリと別個に着脱自在に設けられたメモリカー
ドに売上データを記憶保持させることができると共に、
本体メモリの内容をクリアする際に誤動作等によって不
用意にメモリカードの内容が消去されないようにその内
容を保護することができるので、本体メモリの内容が消
去されたり、壊れた場合もメモリカードによってその内
容を修復でき、メモリ内容を確実に保護することが可能
となる。
た本体メモリと別個に着脱自在に設けられたメモリカー
ドに売上データを記憶保持させることができると共に、
本体メモリの内容をクリアする際に誤動作等によって不
用意にメモリカードの内容が消去されないようにその内
容を保護することができるので、本体メモリの内容が消
去されたり、壊れた場合もメモリカードによってその内
容を修復でき、メモリ内容を確実に保護することが可能
となる。
【図１】（Ａ）は第１の発明の機能ブロック図。（Ｂ）
は第２の発明の機能ブロック図。（Ｃ）は第３の発明の
機能ブロック図。
は第２の発明の機能ブロック図。（Ｃ）は第３の発明の
機能ブロック図。
【図２】実施例に係るＥＣＲの構成を示したブロック
図。
図。
【図３】オペレータキー、管理者キー、オーナーキーに
対応するモード切替スイッチＭＳの動作範囲を説明する
為の図。
対応するモード切替スイッチＭＳの動作範囲を説明する
為の図。
【図４】本体ＲＡＭ２０、ＲＡＭカード１８の構成を示
した図。
した図。
【図５】登録処理を示したフローチャート。
【図６】本体ＲＡＭ２０に対するクリア指令が入力され
た際の動作を示したフローチャート。
た際の動作を示したフローチャート。
【図７】ＲＡＭカード１８に対するクリア指令が入力さ
れた際の動作を示したフローチャート。
れた際の動作を示したフローチャート。
【図８】第２実施例において、本体ＲＡＭ２０、ＲＡＭ
カード１８に割り当てられたアドレス範囲を示した図。
カード１８に割り当てられたアドレス範囲を示した図。
【図９】第２実施例において、本体ＲＡＭ２０に対する
クリア指令が入力された際の動作を示したフローチャー
ト。
クリア指令が入力された際の動作を示したフローチャー
ト。
１１ ＣＰＵ １２ ＲＯＭ １３ キー入力部 １７ ブザー １８ ＲＡＭカード ２０ 本体ＲＡＭ ２３ コネクタ
Claims (3)
- 【請求項１】装置本体に内蔵され各種売上データを記憶
する本体メモリと、 装置本体に着脱自在に設けられ売上データを記憶するメ
モリカードと、 登録処理に応じて売上データを前記本体メモリおよびメ
モリカードに記憶させる制御手段と、 前記本体メモリをクリアする際に、前記メモリカードが
装置本体に装着されているか否かを判別し、前記メモリ
カードが装着されている場合はエラー報知を行なってメ
モリカードの取り外しを促すメモリカード保護手段と、 を具備したことを特徴とする売上データ処理装置。 - 【請求項２】装置本体に内蔵され各種売上データを記憶
する本体メモリと、 装置本体に着脱自在に設けられ売上データを記憶すると
共に本体メモリとは異なるアドレスが付与されたメモリ
カードと、 登録処理に応じて売上データを前記本体メモリおよびメ
モリカードに記憶させる制御手段と、 前記本体メモリに対するクリア指令が入力された際に、
クリア対象のエリアが前記メモリカードのアドレス範囲
か否かを判別し、メモリカードのアドレス範囲となった
場合は前記クリア指令を無効とするメモリカード保護手
段と、 を具備したことを特徴とする売上データ処理装置。 - 【請求項３】装置本体に内蔵され各種売上データを記憶
する本体メモリと、 装置本体に着脱自在に設けられ売上データを記憶するメ
モリカードと、 登録処理に応じて売上データを前記本体メモリおよびメ
モリカードに記憶させる制御手段と、 少なくとも登録位置およびメモリカードクリア位置にモ
ードを切り替えるモード切替手段と、 前記メモリカードに対するクリア指令が入力された際
に、前記モード切替手段がメモリカードクリア位置に切
り替えられているか否かを判別し、他のモード位置であ
る場合はエラー報知を行うと共に前記クリア指令を無効
とするメモリカード保護手段と、 を具備したことを特徴とする売上データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17600992A JPH05342476A (ja) | 1992-06-11 | 1992-06-11 | 売上データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17600992A JPH05342476A (ja) | 1992-06-11 | 1992-06-11 | 売上データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342476A true JPH05342476A (ja) | 1993-12-24 |
Family
ID=16006127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17600992A Pending JPH05342476A (ja) | 1992-06-11 | 1992-06-11 | 売上データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3404604A1 (en) * | 2017-05-19 | 2018-11-21 | Casio Computer Co., Ltd. | Sales data processing apparatus and computer-readable storage medium |
-
1992
- 1992-06-11 JP JP17600992A patent/JPH05342476A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3404604A1 (en) * | 2017-05-19 | 2018-11-21 | Casio Computer Co., Ltd. | Sales data processing apparatus and computer-readable storage medium |
| CN108966295A (zh) * | 2017-05-19 | 2018-12-07 | 卡西欧计算机株式会社 | 销售数据处理装置以及计算机可读取的记录介质 |
| CN108966295B (zh) * | 2017-05-19 | 2020-10-30 | 卡西欧计算机株式会社 | 销售数据处理装置以及计算机可读取的记录介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10162245A (ja) | 非接触通信式記憶媒体のデータ書換機能を有する商品販売データ登録処理装置及びこの装置を用いた万引防止システム | |
| JPH05342476A (ja) | 売上データ処理装置 | |
| JPH08227356A (ja) | データ処理装置 | |
| JP3005910B2 (ja) | データ処理装置 | |
| JP2900035B2 (ja) | 売上データ処理装置 | |
| JPH05241970A (ja) | 電子機器のデータ保護装置 | |
| JPH04172582A (ja) | 電子機器 | |
| JPH0731339Y2 (ja) | 売上データ処理装置 | |
| JP2840171B2 (ja) | 情報処理装置 | |
| JP3269150B2 (ja) | 売上データ処理装置 | |
| JPH01222398A (ja) | Ｐｏｓ端末機 | |
| JPH06301563A (ja) | データ処理装置 | |
| JPS59170961A (ja) | デ−タ設定方式 | |
| JPS56164467A (en) | Cash register | |
| JPH08115471A (ja) | 電子式キャッシュレジスタ | |
| JPH01144190A (ja) | 電子キャッシュレジスタ | |
| KR19990004314A (ko) | 금전 등록기의 부품 연결 상태 확인 장치 | |
| JPH04134592A (ja) | データ処理装置 | |
| JPS62296298A (ja) | 電子式キヤツシユレジスタ | |
| JPS59140579A (ja) | 商品販売デ−タ処理装置 | |
| JPH04155496A (ja) | 商品販売データ処理装置 | |
| JPH0123836B2 (ja) | ||
| JPS59173873A (ja) | 電子式キヤツシユレジスタ | |
| JPS6142041A (ja) | Ｐｏｓタ−ミナル | |
| JPH01193997A (ja) | 電子キャッシュレジスタ |