JPH05343317A

JPH05343317A - 半導体装置の製造方法

Info

Publication number: JPH05343317A
Application number: JP14574792A
Authority: JP
Inventors: Takako Okada; 多佳子岡田; Shigeru Kanbayashi; 茂神林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-06-05
Filing date: 1992-06-05
Publication date: 1993-12-24

Abstract

(57)【要約】【目的】本発明は、表面の凹凸を緩和し、欠陥のない
結晶性の良好な半導体装置表面を形成することを目的と
する。【構成】本発明では、垂直方向の段差が５０nm以下の
微小な凹凸表面を有する半導体基板３１表面の自然酸化
膜３２を除去し、清浄な状態にし、この基板表面に膜厚
８０nm以下のアモルファス薄膜３３を堆積し、このアモ
ルファス薄膜表面を非酸化性雰囲気中で自由表面状態に
維持しつつ加熱し、固相成長により基板を結晶種として
単結晶化し、単結晶シリコン薄膜３４を形成するように
している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
にかかり、特に表面の凹凸あるいは段差の低減方法に関
する。

【０００２】

【従来の技術】半導体装置の高密度化、微細化は進む一
方であり、素子の３次元化の検討も進められている。現
在すでに、一定量の面積を必要とするキャパシタに対し
ては立体化が実現されており、ＭＯＳＦＥＴ等のトラン
ジスタ形成領域の上にキャパシタを積層する積層型キャ
パシタ構造や、基板表面に形成されたトレンチ（溝）の
内壁にキャパシタを形成するトレンチ型キャパシタ構造
等が実用化されている。このような立体化には、層間
絶縁膜を形成して、コンタクトホールを形成した後、薄
膜形成を行いこれをＲＩＥ（反応性イオンエッチング）
によりパターニングするか、または選択的エピタキシャ
ル成長法により薄膜パターンを形成する方法のいずれか
が用いられている。選択的エピタキシャル成長法は、必
要な領域にのみ選択的に薄膜形成を行う方法であるた
め、パターニングのためのエッチング工程を必要とせず
有効な方法である。しかしながら、シラン系ガス等の反
応性ガスを用い、基板表面で分解反応を起こして所望の
半導体薄膜を成長させる方法であるため、この方法では
表面反応が起こるために表面の十分な清浄化が必要とさ
れており、一般的に１０００℃以上の高温の熱工程を必
要とする。このため微細な素子への適用には制約が多い
という問題がある。

【０００３】これに対し前者のＲＩＥ法には、ＳｉＣｌ
₄／Ｃｌ₂等のガスを用い、このガスを高周波電力Ｒ_f
によってイオン化して、基板表面に衝突させ、基板から
原子を叩き出してエッチングする方法である。この方法
や室温あるいは低温で反応を生起せしめることができ、
高精度のパターニングを行うことが可能であるため、微
細素子に広く適用することができる。しかしながら、Ｒ
ＩＥを用いると、基板表面に約２０nmの凹凸による段差
が生じたり、結晶欠陥が発生したり、異物質の堆積が起
こったりして、これらは電気的特性の劣化の原因となっ
ている。

【０００４】

【発明が解決しようとする課題】このため、現在では、
ＲＩＥによってエッチングを行った後、電気的特性を回
復させるために種々の清浄化方法が導入されている。

【０００５】例えば表面堆積物に対しては、湿式エッチ
ングによる剥離が行われている。反応ガスによっては炭
素系堆積物が生じることもあるが、これらは硫酸を用い
た酸性溶液で洗浄することによって剥離することができ
る。また、結晶欠陥に対しては９００℃程度の熱工程で
回復させることができる。

【０００６】そしてさらに、表面の凹凸の除去には、Ｃ
Ｆ₄／Ｏ₂などのガスを用いた平滑化のためのケミカル
ドライエッチング（ＣＤＥ）が用いられる。この方法で
は平面部分で凹凸を約３nm程度に減少させることができ
る。ところがトレンチ構造の場合のように垂直側面が現
れる場合には幾つかの問題が生じてくる。例えば平滑化
ＣＤＥは異方性に乏しいためＲＩＥによって垂直にエッ
チングした表面がＣＤＥによって湾曲するという現象で
ある。構造によっては均一にエッチングされず、凹凸面
すべてを清浄化するには多量のエッチングが必要とな
る。あるいはＲＩＥの後にＣＤＥを行うことでエッチン
グによるパターン変換差が増加するという欠点がある。
今後の微細素子形成には形状の制御が従来以上に重要で
あるため、ＣＤＥによる清浄化の欠点は非常に大きい。
そのため、平滑化ＣＤＥに代わる低温で形状制御の容易
な表面清浄化方法が望まれている。

【０００７】このような平滑化ＣＤＥを用いた表面の平
坦化および清浄化に代えて、本発明では、欠陥の発生も
なく清浄な平坦表面を得る方法を提供することを目的と
する。

【０００８】

【課題を解決するための手段】本発明の方法では、段差
が５０nm以下の微小な凹凸を表面に有する半導体基板の
表面の自然酸化膜を除去し、清浄な状態にし、この基板
表面に膜厚８０nm以下の非晶質薄膜を堆積し、この非晶
質薄膜表面を非酸化性雰囲気中で自由表面状態に維持し
つつ加熱し、固相成長により基板を結晶種として単結晶
化し、単結晶半導体薄膜を形成するようにしている。

【０００９】望ましくは、非晶質半導体薄膜を、該薄膜
の主構成元素の平均原子間隔が該元素の単結晶における
平均原子間隔の１．０２倍以上となるように堆積し、前
記非晶質薄膜に熱処理を施すことにより固相成長を行い
単結晶を形成する。

【００１０】すなわち本発明は、非晶質半導体薄膜を、
その堆積温度において単結晶の平均原子間隔の１．０２
倍以上となるような堆積速度で成膜し、熱処理等の再結
晶化エネルギー付与によって再結晶化の直前まで原子間
隔の緩んだ状態を維持しておき、熱処理時点で一気に再
結晶化させることを特徴とするもので、このような状態
を形成する方法としていくつかの方法がある。この単結
晶における原子間距離の１．０２倍以上となる平均原子
間距離を持つ非晶質膜を得るには、熱処理の温度におけ
る堆積速度および膜厚が大きく支配するものであり、例
えばシリコンの場合には、温度及びガス組成を変化させ
て種々の実験を行った結果、成膜速度Ｒが下式を満たす
条件下で成膜を行った場合に、上記Ｈ₂平均原子間距離
が１．０２倍以上の膜が得られることがわかった。

【００１１】ｌｏｇＲ（Ａ/ ｍｉｎ）≧−１０６１４/ Ｔ（Ｋ）＋１４．８５７また、単結晶における原子間距離の１．０２倍以上とな
る平均原子間距離を持つ非晶質膜を得るにはその他、熱
処理の温度における不純物濃度、熱処理の下地材質、非
晶質膜の膜質等が挙げられる。

【００１２】なお、非晶質薄膜を形成した後、一旦温度
を降下し、再び熱処理を行うようにしてもよいが、熱処
理等の再結晶化エネルギーの付与に際して、非晶質薄膜
が単結晶における原子間距離の１．０２倍以上となる平
均原子間距離をもつように、表面を清浄状態にするなど
の条件を整える必要がある。また、再結晶化エネルギー
は熱エネルギーの他、エレクトロンビームの照射や紫外
光の照射など、熱エネルギー以外のエネルギーによって
もよい。

【００１３】

【作用】従来から固相成長方法は、単結晶半導体膜を得
る方法の１つとして提案されているが、従来の固相成長
法では、結晶化した膜中に双晶やその他の欠陥が生じて
しまい、基板の凹凸がほとんどそのまま結晶化膜に伝達
されてしまうという問題があった。従来の方法では固相
成長前に非晶質半導体膜を大気にさらすため表面に自然
酸化膜が形成され、表面の原子が酸素との結合により、
固定されてしまっている。また大気にさらすことがなく
ても固相成長のための熱処理雰囲気において表面原子が
酸化され、固定されて、原子が押さえ付けられた状態で
固相成長せしめられるのが通常であった。

【００１４】従来、この固相成長時の熱処理雰囲気につ
いてあまり議論されたことはなく、通常の真空度１０^-3
Torr程度までの真空下や、不活性ガス雰囲気中で熱処理
が行われることもあったが、真空度１０^-3Torr程度まで
の真空下や、通常の不活性ガス雰囲気中にも、微量の酸
素が含有されており、薄い自然酸化膜が形成されてい
た。

【００１５】本発明はこのような点に着目し、双晶やそ
の他の欠陥が生ぜしめることなく、かつ基板表面の凹凸
を緩和し表面の平坦な単結晶層を形成するものである。

【００１６】そこで本発明者らは、熱処理雰囲気を高真
空にしたり、特に高純度に制御された不活性雰囲気を用
いるようにしたりして、雰囲気から酸素を完全に近い状
態に遮断して熱処理を行うことにより、自由表面を維持
し、欠陥のない単結晶膜を形成することに成功した。ま
た、非晶質薄膜の形成と固相成長とを別のチャンバーで
行う場合には、固相成長に先立ち還元性雰囲気中で自然
酸化膜を除去しておくようにすることが必要である。

【００１７】すなわち、本発明の方法では、垂直方向の
段差が５０nm以下の微小な凹凸表面を有する半導体基板
表面の自然酸化膜を除去して、清浄な状態にし、この基
板表面に膜厚８０nm以下の非晶質薄膜を堆積し、この非
晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持
しつつ加熱し、固相成長により基板を結晶種として単結
晶化し、単結晶半導体薄膜を形成するようにしているた
め、原子が自由に移動することによりこの微小な凹凸を
消滅せしめ、良好な膜形成を行うことができる。すな
わちこの発明では、薄膜の非晶質膜を用い、非晶質膜表
面に酸化膜その他の層が出来ない雰囲気で固相成長を行
うことにより表面の凹凸を消滅せしめるようにしてい
る。

【００１８】初めに、非晶質膜の堆積の前に、基板上に
２nm程度成長している自然酸化膜をシラン系ガスあるい
はフッ素系ガスを用いて還元し、除去しておき、次に８
０nm以下の薄膜の非晶質半導体薄膜を凹凸基板上に堆積
する。この非晶質膜表面を高真空雰囲気等で自由表面に
保ち、基板を加熱して固相成長させると、非常に結晶性
良く単結晶化し、これと同時に、２〜３０nmあった基板
の凹凸が５nm以下に大きく緩和された。この原因はまだ
解明されていないが、高真空雰囲気においては非晶質薄
膜表面でマイグレ―ションが非常に激しく起こり、膜全
体が影響されるためと考えられる。すなわち、半導体基
板上に非晶質膜を堆積し、一旦空気中に晒して結晶化さ
せると、自然酸化膜が非晶質膜上に成長するが、この状
態で低温下で非晶質膜を結晶化させると、自然酸化膜の
膜厚は高々２nm程度であるが、シリコン等の膜構成原子
がこの酸化膜によって上部から抑えられ自由な動きが妨
げられる。そのため固相成長の際に、一部原子に格子の
不整合が起きると結晶欠陥を生じさせて不整合を緩和さ
せる。

【００１９】ところが、非晶質膜を高速で堆積する際、
表面を清浄にし、膜厚を薄くしておくと、原子が一応結
合しているが、原子間の結合が緩んだ状態を作り出すこ
とができる。これが結果的には、本発明の骨子である平
均原子間距離の寸法増大につながるわけである。そして
非晶質膜表面に酸化膜が無い状態にし、平均原子間距離
の増大を保ったまま、熱処理等のエネルギー付与を行う
と表面の原子は動き易くなる。さらに、非晶質膜が、所
謂「種」になる単結晶に接触していると、その「種」結
晶から、不随意に再結晶化する部分が発生する迄に、一
気に高速で再結晶化するようにすれば、表面の凹凸を消
滅せしめかつ結晶性の良好な単結晶を得ることができる
ことを見いだした。

【００２０】このように非晶質膜表面の酸化膜の形成を
抑制し、結果として平均原子間距離の増大を保った状態
にし、固相成長させると、非晶質膜の表面は非常に動き
易い状態となる。ＴＥＭによって、この原子の動きによ
り表面形状が大きく変化することが確認される。表面形
状の変化を観察すると、表面積を減少させる方向に結晶
化している。非晶質半導体薄膜を極薄にし、６００℃以
下の低温で固相成長させると、膜中の原子全体が表面原
子と同様に動き易くなる。そのために、原子が自由に動
いて格子の不整合、歪などを緩和し、結晶性の非常によ
い単結晶薄膜が得られたものと考えられる。また表面積
を減少させるために表面マイグレ―ションによって、基
板凹凸が緩和されたものとも考えられる。

【００２１】この表面原子を動き易い状態にする、すな
わち、１０^-4Torr以下の真空度に保つ、あるいは酸素、
水などの分圧を１０^-4Torr以下に希釈できるように不活
性ガス（アルゴン、ヘリウム、窒素など）を流しながら
固相成長を進めた。さらに、本発明のもう一つのポイン
トである表面のシリコン原子の自由移動度を固相成長の
界面まで届くようにするため、非晶質膜の膜厚は８０nm
以下にした。この方法はＲＩＥダメ―ジの除去に有効で
あるが、ＲＩＥダメ―ジ以外の工程で半導体基板が凹凸
を生じた場合にも同様に適用できる。このようにして表
面マイグレ―ションの効果で５０nm以下の基板上の凹凸
が５nm以下に緩和される。ここで、この熱処理を、高純
度のアルゴン、窒素、ヘリウムなどの不活性ガス雰囲気
で行うようにすれば酸素濃度が極めて微量となり、表面
酸化膜の形成を抑制することができ、膜質の良好な単結
晶薄膜を形成することが可能となる。またこの熱処理温
度を、４５０度乃至６００℃とすることにより、不純物
の拡散をほとんど皆無とすることができ、界面特性を良
好にすることができる。

【００２２】さらに非晶質薄膜堆積工程と熱処理工程
を、同一チャンバー内で真空を破ることなく連続的に行
うようにすれば、極めて容易に、表面の凹凸がなく良好
な単結晶薄膜からなる表面を形成することが可能とな
る。

【００２３】このように、本発明では、結晶欠陥を生じ
ないようにしながら結晶化を進めるためには、この不整
合、歪等を緩和するために非晶質膜中の原子を低温下で
も自由に動けるようにすればよいとし、図１に部分拡大
説明図を示すようにシリコン基板１上の非晶質膜３を単
結晶の平均原子間距離よりも平均原子間距離が大きくな
るように保つとともに非晶質膜表面を清浄なまま単結晶
膜を固相成長させることにより、表面の原子を自由にし
ておくようにし、歪などのもとになる過剰な原子を表面
から逃がしたり、不足した原子を表面から補うようにす
ることがポイントである。したがって表面を自由表面と
するだけでなく、この表面状態が結晶成長界面まで伝わ
る膜厚８０nm以下望ましくは数十nm以下に非晶質半導体
膜を形成することも重要なポイントである。これにより
８００℃以下で固相成長を行うときの歪等を表面から逃
がし、欠陥のない単結晶層を形成することを可能にし
た。またこの膜の膜厚の下限は、成膜限界を考慮すると
特にないが、理論的に超薄膜が形成可能であるとすると
格子半径の数倍以上であるのが望ましい。

【００２４】このように原子の自由な移動を可能にしつ
つ、熱処理を行うことにより、原子位置の歪による欠陥
の発生を抑制し、表面が平坦で膜質の良好な単結晶薄膜
を形成するようにしている。

【００２５】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００２６】この例ではシリコン基板表面の凹凸を平坦
化する。

【００２７】図２(a) に示すように、表面に凹凸のある
シリコン基板３１を希フッ酸で処理し自然酸化膜３２を
除去した後（図２(b) ）真空炉内に入れる。

【００２８】まず反応炉内を真空引きし、１０^-6Torr以
下の真空度とし、シリコン表面に自然酸化膜が成長しな
いように注意しながら、窒素ガスを流しつつ、基板温度
を５００−５５０℃に上昇させ、窒素ガスを止めてシラ
ンガスを炉内に導入した。このシランガスの熱分解反応
により、基板全面に膜厚１２nm程度のアモルファスシリ
コン膜３３を堆積する（図２(c) ）。ここでは、膜厚が
所望の値になった所でシランガスの導入を止め、アモル
ファス膜の堆積を止める。

【００２９】続いて、継続して装置内を真空引きし、１
０^-4Torr以下の真空にして、基板温度を６００℃程度ま
で昇温することにより、アモルファスシリコン膜３３は
基板を結晶種として結晶化され単結晶シリコン膜３４と
なる（図２(d) ）。この結晶化膜の膜質は非常に良好
で、転移の殆ど無い状態であった。また、元々基板に見
られた凹凸は、５nm以下に減少した。

【００３０】この方法は、ＭＯＳＦＥＴのゲート表面の
平坦化に極めて有効である。このゲート表面の平坦化に
適用した例を図３(a) に示す。

【００３１】ここでは、前記実施例で示したような表面
平坦化方法を用い、図２(d) に示したように表面の平坦
化を行った後、素子分離を行い、ＣＶＤ法によりゲート
絶縁膜３５を形成しさらにゲート電極３６を形成し、ヒ
素拡散によりソースドレイン拡散層３７を形成し、ソー
スドレイン電極３８を形成した。

【００３２】このようにして形成されたＭＯＳＦＥＴの
エレクトロンモビリテイは０．３μm レベルで、不純物
濃度４×１０¹⁷cm^-3の場合Ｖg ＝３Ｖ印加で、３６０cm
²／VSであった。比較のために凹凸緩和をさせずに同じ
工程を経て形成した図３(b)に示すようなＭＯＳＦＥＴ
の場合、２５０cm²／VSであり、本発明の方法によれば
４０％の向上がみられた。この凹凸緩和の効果は素子サ
イズが小さくなるほど顕著となる。また液体窒素温度で
動作させると、モビリティは凹凸緩和の素子で、緩和な
しの場合の４倍以上に増大した。

【００３３】また、ゲート絶縁膜をＣＶＤ法に代えてＬ
ＰＤ（Liquid Phase Deposition ）によって形成した場
合、あるいはゲート絶縁膜をＴａ₂Ｏ₅にした場合、あ
るいはＳｉ₃Ｎ₄／ＳｉＯ₂にした場合も同様の効果を
得ることができた。

【００３４】このように、シリコン基板の表面は、鏡面
研磨されているものの、〜１nmの凹凸が存在している。
この凹凸はキャリアの表面散乱を増加させ、キャリアの
モビリティを低下させる。

【００３５】従来ＭＯＳＦＥＴを作る場合には、ゲート
絶縁膜の形成に先立ち、熱酸化を行いチャネル領域の凹
凸を緩和させるという方法がとられている。しかし熱酸
化を多用すると、ソース／ドレインに導入されている不
純物が拡散し、ソース／ドレインが深くなったり、チャ
ネルが狭まったり、また応力発生の原因になるという問
題がある。しかしながら前記方法によればこのような問
題はなく極めて信頼性の高いＭＯＳＦＥＴを得ることが
できる。

【００３６】ところでまた、従来のＣＦ4 ／Ｏ2 ガスに
よるＣＤＥ法を用いた平滑化方法によれば、図８に示す
ようになり、前記本発明実施例の方法と比較した場合、
表面荒れは小さくなるがＣＤＥ後の表面は元々の基板表
面から大きく後退する。

【００３７】比較のための従来の固相成長法を用いて同
様の平坦化を行う方法を図９に示す。図９(a) に示すよ
うな基板表面に凹凸のあるシリコン基板３１をアモルフ
ァスシリコン堆積装置に入れる。この時、基板表面を洗
浄した後に空気中に基板を晒すと、若干の自然酸化膜３
２が形成される。そして堆積装置内を真空引きし、アモ
ルファスシリコン膜３３を堆積する。これを再び堆積装
置から空気中に出すと、アモルファスシリコン膜３３上
にも自然酸化膜３２が成長している（図９(b)）。この
状態で基板を加熱して、この膜を固相成長すると、アモ
ルファスシリコン膜３３は双晶その他の転移の多い単結
晶シリコン膜３４Ｋになってしまった（図９(c) ）。

【００３８】前述の本発明の実施例に基づいて、基板の
凹凸を変化させてアモルファスシリコン膜３３を単結晶
化した場合に、結晶化した表面で凹凸の値を測定した結
果を図４に示す。凹凸は１０〜５０nmまでＲＩＥで形成
し、ＴＥＭで平均的値を測定している。固相成長後の凹
凸はＴＥＭ及び、ＳＴＭを用いて測定した。横軸は初期
の表面の凹凸の段差、縦軸は固相成長後の表面の凹凸の
段差を示す。元の基板凹凸が５０nm以下の領域では、本
方法の固相成長を利用した表面再構築により、表面荒れ
が５nm以下に抑制できた。また、アモルファス膜の膜厚
を変化させ、結晶化膜表面の荒れを測定した結果を図５
に示す。この図は、基板凹凸２０nm程度のシリコン基板
を用いた場合の結果である。アモルファスシリコン膜厚
が８０nmを越えると、表面荒れが急激に増加する。この
原因は、ＴＥＭによる結晶性観察の結果、膜厚が８０nm
以上では基板を種とした固相成長と同時に、アモルファ
ス膜表面でも結晶核形成が起こり、これを核として球状
に結晶成長が生じてマイグレ―ションにより表面形状が
荒れたためであると考えられる。また、これらの結晶化
膜中の欠陥密度を測定した結果を図６に示す。欠陥密度
もアモルファスシリコン膜厚が８０nmを越えると急激に
増加した。この原因は前述のアモルファス表面での結晶
核生成と、加えて膜厚が厚いことにより表面マイグレ―
ションによる格子の不整合の修正が十分行われなかった
ためと考えられる。これらの結果から、アモルファスは
８０nm以下とする必要が有ることが分かった。

【００３９】次に、本発明の第２の実施例としてＭＯＳ
型半導体装置等で用いられる、シリコン基板の深い溝に
適用した例を図７に示す。

【００４０】まず、シリコン基板４１にＣＶＤ法を用い
てシリコン酸化膜（ＣＶＤ膜）４２を堆積した後にレジ
ストＲを塗布する（図７(a) ）。

【００４１】続いて露光現像して所望領域のレジストを
剥離した後（図７(b) ）、レジストをマスクとしてＣＶ
Ｄ膜４２をエッチングし（図７(c) ）、残るレジストを
剥離する（図７(d) ）。

【００４２】そしてさらにこのＣＶＤ膜４２をマスクと
してＲＩＥによりシリコン基板をエッチングしトレンチ
Ｔを形成する（図７(e) ）。ここでＲＩＥによってエッ
チングされたシリコン面には２０〜３０nmの凹凸が生じ
ている。ＲＩＥに用いるガスによっては炭素系堆積膜が
シリコン面に堆積するので、この膜を酸溶液で溶解した
後、ＣＶＤ膜を剥離する。そしてフッ酸処理によってシ
リコン基板表面に約２nm程度成長していた自然酸化膜を
還元し、ほぼ除去したのち、さらに酸化膜が形成されな
いようにして、基板を真空反応炉内に入れる。そして真
空度を１０^-4Torr以下にした後に基板温度を上昇させ、
次に、基板を４５０〜５００℃に加熱して、ジシランガ
スを炉内に導入した。ジシランガスの熱分解反応によ
り、アモルファスシリコン膜４３が基板上に堆積した
（図７(f) ）。アモルファスシリコン膜が３０nm堆積し
たところでジシランガスの導入を止めた。同じ反応炉内
で真空度を１０^-4Torr以下とし、基板温度を５８０℃に
上昇させ、アモルファスシリコン膜を基板を種に固相成
長させた（図７(g) ）。これにより、アモルファスシリ
コン膜部分は非常に膜質の良い単結晶シリコン膜３４と
なった。同時にＲＩＥによって荒らされた表面が、固相
成長に伴う表面マイグレ―ションで平坦化された。この
階段で基板を真空反応炉から取り出す。

【００４３】図１０は、従来の平滑化ＣＤＥを用いて、
ＲＩＥ表面を平滑化した例であり、図７(e) に示したト
レンチＴの形成工程の後にＣＤＥを行うと、トレンチの
内壁面が大きく湾曲してしまった。しかも溝の中の面内
でエッチングが不均一に起こり、特に溝の下側のコ―ナ
―でエッチングが進みにくく荒れが残ってしまう上、溝
の幅が大きく増大してしまう。この現象は溝の深さが深
くなればなるほど顕著になった。

【００４４】これに対し、本発明では、アモルファスシ
リコン膜が溝内に比較的均一に堆積し５μｍ深さの溝で
も底部まで堆積できた。固相成長後はＴＥＭ観察による
と、５nm程度の凹凸となっており、凹凸も十分緩和でき
た。また、殆ど欠陥の無い単結晶膜が出来た。

【００４５】

【発明の効果】本発明によれば、半導体基板表面の凹凸
を非晶質膜の固相成長を利用して再結晶化することによ
り、十分に凹凸を緩和し、欠陥のない良好な単結晶薄膜
表面を得ることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の原理を示す説
明図

【図２】本発明の第１の実施例の半導体装置の製造工程
図

【図３】本発明の第１の実施例の方法を用いて形成した
ＭＯＳＦＥＴおよび従来例のＭＯＳＦＥＴを示す比較図

【図４】本発明の第１の実施例における初期の基板表面
の凹凸と固相成長後の基板表面の凹凸との関係を示す図

【図５】本発明の第１の実施例におけるアモルファスシ
リコン膜の膜厚と固相成長後の基板表面の凹凸との関係
を示す図

【図６】本発明の第１の実施例におけるアモルファスシ
リコン膜の膜厚と固相成長後の単結晶層の欠陥密度との
関係を示す図

【図７】本発明の第２の実施例の半導体装置の製造工程
図

【図８】第１の実施例の比較例（従来例）を示す図

【図９】従来例の半導体薄膜の形成工程図

【図１０】第２の実施例の比較例（従来例）を示す図

【符号の説明】

１シリコン基板３アモルファスシリコン層４単結晶シリコン層３１シリコン基板３２シリコン酸化膜３３アモルファスシリコン層３４単結晶シリコン層３５ゲート絶縁膜３６ゲート電極３７ソースドレイン領域３８ソースドレイン電極４１シリコン基板４２シリコン酸化膜４３アモルファスシリコン層４４単結晶シリコン層

Claims

【特許請求の範囲】

【請求項１】段差が５０nm以下の微小な凹凸を表面に
有する半導体基板の表面の自然酸化膜を除去し、清浄な
状態にする清浄化工程と前記基板表面に膜厚８０nm以下
の非晶質半導体薄膜を堆積する非晶質薄膜堆積工程と前
記非晶質半導体薄膜表面を非酸化性雰囲気中で自由表面
状態に維持しつつ加熱し、固相成長により前記基板を結
晶種として単結晶化し、単結晶半導体薄膜を形成する熱
処理工程とを含み、前記半導体基板表面を平坦化するようにしたことを特徴
とする半導体装置の形成方法。
【請求項２】段差が５０nm以下の微小な凹凸を表面に
有する半導体基板の表面に、非晶質半導体薄膜を、該薄
膜の主構成元素の平均原子間隔が該元素の単結晶におけ
る平均原子間隔の１．０２倍以上となるように堆積する
非晶質薄膜堆積工程と前記非晶質半導体薄膜の前記平均
原子間隔を前記主構成元素の単結晶における平均原子間
隔の１．０２倍以上に維持しつつ加熱し、固相成長によ
り前記基板を結晶種として単結晶化し、単結晶半導体薄
膜を形成する熱処理工程とを含み、前記半導体基板表面を平坦化するようにしたことを特徴
とする半導体装置の形成方法。
【請求項３】段差が５０nm以下の微小な凹凸を表面に
有する半導体基板の表面に、シリコン原子の平均原子間
隔が、単結晶シリコンにおけるシリコン原子の平均原子
間隔の１．０２倍以上となるように成膜速度Ｒが下式を
満たす条件下で非晶質シリコン薄膜を堆積する工程と、ｌｏｇＲ（Ａ/ ｍｉｎ）≧−１０６１４/ Ｔ（Ｋ）＋１４．８５７前記非晶質シリコン薄膜の前記平均原子間隔をシリコン
の単結晶における平均原子間隔の１．０２倍以上に維持
しつつ加熱し、固相成長により前記基板を結晶種として
単結晶化し、単結晶シリコン薄膜を形成する熱処理工程
とを含み、前記半導体基板表面を平坦化するようにしたことを特徴
とする半導体装置の形成方法。