JPH05343376A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05343376A JPH05343376A JP14557492A JP14557492A JPH05343376A JP H05343376 A JPH05343376 A JP H05343376A JP 14557492 A JP14557492 A JP 14557492A JP 14557492 A JP14557492 A JP 14557492A JP H05343376 A JPH05343376 A JP H05343376A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- substrates
- compound film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、半導体素子を
形成した半導体基板を気泡の発生が起こりやすい接着剤
を用いることなく、強固に他の支持基板に接着でき、薄
層化できる半導体装置の製造方法の提供を目的とする。 【構成】 表面に半導体素子を形成したSi基板３の表面
側にシリコンの化合物膜11、シリコンを含む有機シリコ
ン塗布ガラス膜12、シリコンの化合物膜11の被膜を積層
して形成するとともに、支持基板６上にシリコンの化合
物膜11の被膜を形成し、前記両者の基板3,6 を洗浄した
後、該両者の基板3,6 上に形成した被膜同士を対向させ
て両者の基板3,6 を接着し、前記Si基板３の裏面側より
該Si基板３を薄層化し、前記シリコンの化合物膜11の選
択エッチング液を用いて、接着した両者の基板3,6 をエ
ッチングし、前記シリコンの化合物膜11を除去すること
で、薄層化されたSi基板３を支持基板６より分離する工
程を含むことで構成する。
形成した半導体基板を気泡の発生が起こりやすい接着剤
を用いることなく、強固に他の支持基板に接着でき、薄
層化できる半導体装置の製造方法の提供を目的とする。 【構成】 表面に半導体素子を形成したSi基板３の表面
側にシリコンの化合物膜11、シリコンを含む有機シリコ
ン塗布ガラス膜12、シリコンの化合物膜11の被膜を積層
して形成するとともに、支持基板６上にシリコンの化合
物膜11の被膜を形成し、前記両者の基板3,6 を洗浄した
後、該両者の基板3,6 上に形成した被膜同士を対向させ
て両者の基板3,6 を接着し、前記Si基板３の裏面側より
該Si基板３を薄層化し、前記シリコンの化合物膜11の選
択エッチング液を用いて、接着した両者の基板3,6 をエ
ッチングし、前記シリコンの化合物膜11を除去すること
で、薄層化されたSi基板３を支持基板６より分離する工
程を含むことで構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に半導体素子を形成した半導体基板の薄層化の
工程を含む半導体装置の製造方法に関する。
係り、特に半導体素子を形成した半導体基板の薄層化の
工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より図3(a)に示すように、赤外線に
高感度を有し、エネルギーギャップの狭い水銀・カドミ
ウム・テルル（HgCdTe）のような化合物半導体基板１に
該基板の逆導電型の不純物原子を導入して赤外線検知素
子２を形成し、シリコン（Si）基板３に不純物原子を導
入して前記検知素子２で得られた検知信号を信号処理す
る電荷転送素子の入力ダイオード４を形成し、両者の基
板1,3 に形成された半導体素子同士をインジウム（In）
の金属バンプ５で圧着接合して赤外線検知装置が形成さ
れている。
高感度を有し、エネルギーギャップの狭い水銀・カドミ
ウム・テルル（HgCdTe）のような化合物半導体基板１に
該基板の逆導電型の不純物原子を導入して赤外線検知素
子２を形成し、シリコン（Si）基板３に不純物原子を導
入して前記検知素子２で得られた検知信号を信号処理す
る電荷転送素子の入力ダイオード４を形成し、両者の基
板1,3 に形成された半導体素子同士をインジウム（In）
の金属バンプ５で圧着接合して赤外線検知装置が形成さ
れている。
【０００３】ところで、上記HgCdTeの化合物半導体基板
１は、Si基板３に対して熱膨張率が大であり、上記のよ
うにして形成した赤外線検知装置は液体窒素温度で使用
しており、該装置を保管する場合は室温であるので、室
温より液体窒素温度迄の間に赤外線検知装置が曝される
間に、両者の基板1,3 の熱膨張率の相違に起因して、両
者の半導体素子を接続している金属バンプ５が外れた
り、亀裂を生じたりして半導体素子同士が接続不良とな
る問題を生じている。
１は、Si基板３に対して熱膨張率が大であり、上記のよ
うにして形成した赤外線検知装置は液体窒素温度で使用
しており、該装置を保管する場合は室温であるので、室
温より液体窒素温度迄の間に赤外線検知装置が曝される
間に、両者の基板1,3 の熱膨張率の相違に起因して、両
者の半導体素子を接続している金属バンプ５が外れた
り、亀裂を生じたりして半導体素子同士が接続不良とな
る問題を生じている。
【０００４】そのため、図3(b)に示すように、この赤外
線検知素子を形成したHgCdTe基板１を出来る丈、薄層状
態に研磨し、この薄層化した基板１を、Si基板より成る
支持基板６にエポキシ樹脂（商品名：アラルダイト、チ
バガイギー社製）より成る接着剤７にて接着する。
線検知素子を形成したHgCdTe基板１を出来る丈、薄層状
態に研磨し、この薄層化した基板１を、Si基板より成る
支持基板６にエポキシ樹脂（商品名：アラルダイト、チ
バガイギー社製）より成る接着剤７にて接着する。
【０００５】次いで図3(c)に示すように、この支持基板
６に接着され、赤外線検知素子を形成している薄層化し
たHgCdTe基板１とSi基板３をInの金属バンプ５で圧着接
合して三次元の赤外線検知装置を形成している。
６に接着され、赤外線検知素子を形成している薄層化し
たHgCdTe基板１とSi基板３をInの金属バンプ５で圧着接
合して三次元の赤外線検知装置を形成している。
【０００６】このようにすると、前記HgCdTe基板１は薄
層化されてSi基板３に接着されているので、Si基板３の
熱膨張率がHgCdTe基板１の熱膨張率よりも支配的にな
り、金属バンプ５が剥がれたり、亀裂を発生したりする
事故が無くなる。
層化されてSi基板３に接着されているので、Si基板３の
熱膨張率がHgCdTe基板１の熱膨張率よりも支配的にな
り、金属バンプ５が剥がれたり、亀裂を発生したりする
事故が無くなる。
【０００７】
【発明が解決しようとする課題】然し、この方法による
と、前記HgCdTe基板１とSi基板３とを接着剤７で接着す
る工程に於いて、前記接着剤７の内部に気泡が入りやす
く、この気泡によって研磨すべきHgCdTe基板１が、その
気泡の存在する箇所より研磨工程中に割れたり、クラッ
クが入ったりする恐れが有り、上記赤外線検知素子２を
形成したHgCdTe基板１を30μm 以下の厚さに研磨するこ
とは困難である。
と、前記HgCdTe基板１とSi基板３とを接着剤７で接着す
る工程に於いて、前記接着剤７の内部に気泡が入りやす
く、この気泡によって研磨すべきHgCdTe基板１が、その
気泡の存在する箇所より研磨工程中に割れたり、クラッ
クが入ったりする恐れが有り、上記赤外線検知素子２を
形成したHgCdTe基板１を30μm 以下の厚さに研磨するこ
とは困難である。
【０００８】本発明は上記した問題点を除去するもの
で、上記赤外線検知素子を形成したHgCdTe基板、或いは
半導体素子を形成した他のSi基板等の半導体基板を、気
泡の発生が起こりやすい接着剤を用いることなく、強固
に支持基板に接着でき、薄層化できる半導体装置の製造
方法の提供を目的とする。
で、上記赤外線検知素子を形成したHgCdTe基板、或いは
半導体素子を形成した他のSi基板等の半導体基板を、気
泡の発生が起こりやすい接着剤を用いることなく、強固
に支持基板に接着でき、薄層化できる半導体装置の製造
方法の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、請求項１に示すように、表面に半導体素子を
形成した半導体基板の表面側にシリコンの化合物膜、シ
リコンを含む有機化合物膜およびシリコンの化合物膜を
積層して形成するとともに、支持基板上にシリコンの化
合物膜を形成し、前記両者の基板を洗浄した後、該両者
の基板上に形成した被膜同士を対向させて両者の基板を
接着し、前記半導体基板の裏面側より該半導体基板を薄
層化し、前記シリコンの化合物膜の選択エッチング液を
用いて、接着した両者の基板をエッチングし、前記シリ
コンの化合物膜を除去することで、薄層化された半導体
基板を支持基板より分離する工程を含むことを特徴とす
るものである。
造方法は、請求項１に示すように、表面に半導体素子を
形成した半導体基板の表面側にシリコンの化合物膜、シ
リコンを含む有機化合物膜およびシリコンの化合物膜を
積層して形成するとともに、支持基板上にシリコンの化
合物膜を形成し、前記両者の基板を洗浄した後、該両者
の基板上に形成した被膜同士を対向させて両者の基板を
接着し、前記半導体基板の裏面側より該半導体基板を薄
層化し、前記シリコンの化合物膜の選択エッチング液を
用いて、接着した両者の基板をエッチングし、前記シリ
コンの化合物膜を除去することで、薄層化された半導体
基板を支持基板より分離する工程を含むことを特徴とす
るものである。
【００１０】また請求項２に示すように、前記支持基板
を透明基板とすることを特徴とするものである。
を透明基板とすることを特徴とするものである。
【００１１】
【作用】鏡面研磨をしたSi基板を純水にて洗浄し、表面
が清浄と成った鏡面状態のSi基板同士、或いはSiO2等の
Siの化合物膜を表面に形成したSi基板を純水により清浄
に洗浄し、前記化合物膜を対向させてSi基板同士を接着
すると、該Si基板上、或いはSiの化合物膜上で洗浄の際
に形成されたＯＨ基同士が水素結合を起こして強固に結
合するので、Si基板同士、或いはSiの化合物膜を形成し
たSi基板同士が室温で加圧することなく密着するとされ
ている。
が清浄と成った鏡面状態のSi基板同士、或いはSiO2等の
Siの化合物膜を表面に形成したSi基板を純水により清浄
に洗浄し、前記化合物膜を対向させてSi基板同士を接着
すると、該Si基板上、或いはSiの化合物膜上で洗浄の際
に形成されたＯＨ基同士が水素結合を起こして強固に結
合するので、Si基板同士、或いはSiの化合物膜を形成し
たSi基板同士が室温で加圧することなく密着するとされ
ている。
【００１２】そしてこのように密着したSi基板同士を加
熱すると、更に接着が進行するとされている。このこと
は文献“R.Stengl.Tan and U.Goesele;Jpn.J.Appl.Phy
s.Vol28,page1735(1989 年)"に於いて記載されている。
熱すると、更に接着が進行するとされている。このこと
は文献“R.Stengl.Tan and U.Goesele;Jpn.J.Appl.Phy
s.Vol28,page1735(1989 年)"に於いて記載されている。
【００１３】本発明者等は上記したことを利用し、半導
体素子を表面に形成したSi基板の表面側に燐珪酸ガラス
膜(PSG膜;Phosph Silicate Glass膜) 膜より成るSiの化
合物膜を形成した後、その上に有機シリコン塗布ガラス
膜(S0G膜;Spin On Glass膜)を塗布して表面を平坦に加
工し、更にその上に燐珪酸ガラス膜の三層構造の被膜を
形成する。
体素子を表面に形成したSi基板の表面側に燐珪酸ガラス
膜(PSG膜;Phosph Silicate Glass膜) 膜より成るSiの化
合物膜を形成した後、その上に有機シリコン塗布ガラス
膜(S0G膜;Spin On Glass膜)を塗布して表面を平坦に加
工し、更にその上に燐珪酸ガラス膜の三層構造の被膜を
形成する。
【００１４】一方、サファイア、或いは石英のような絶
縁性の支持基板上に燐珪酸ガラス膜の被膜を形成し、両
者の基板に形成した被膜同士を対向させて接着した後、
半導体素子を形成したSi基板の裏面側より研磨し、該Si
基板を薄層化する。
縁性の支持基板上に燐珪酸ガラス膜の被膜を形成し、両
者の基板に形成した被膜同士を対向させて接着した後、
半導体素子を形成したSi基板の裏面側より研磨し、該Si
基板を薄層化する。
【００１５】そして所定の寸法にSi基板が薄層化された
時点で、燐珪酸ガラス膜を選択的にエッチングするエッ
チング液を用いて、半導体素子を表面に形成し、且つ薄
層化されたSi基板を取り出す。
時点で、燐珪酸ガラス膜を選択的にエッチングするエッ
チング液を用いて、半導体素子を表面に形成し、且つ薄
層化されたSi基板を取り出す。
【００１６】このようにすると、半導体素子を形成した
Si基板は、割れたり、欠けたりせずに容易に所定の寸法
に迄薄層化される。また接着剤を用いて居ないので、気
泡が発生して、その気泡の発生部分よりSi基板の薄層化
の研磨の際にクラックが発生したりする事故が無くな
る。
Si基板は、割れたり、欠けたりせずに容易に所定の寸法
に迄薄層化される。また接着剤を用いて居ないので、気
泡が発生して、その気泡の発生部分よりSi基板の薄層化
の研磨の際にクラックが発生したりする事故が無くな
る。
【００１７】
【実施例】以下、図面を用いて本発明の一実施例に付き
詳細に説明する。図1(a)に示すように、表面に半導体素
子を形成し、凹凸形状を呈するSi基板３を準備する。
詳細に説明する。図1(a)に示すように、表面に半導体素
子を形成し、凹凸形状を呈するSi基板３を準備する。
【００１８】次いで図1(b)に示すように、前記半導体素
子を形成し、凹凸形状を呈しているSi基板３上に化学気
相成長法（ＣＶＤ；Chemical Vapor Deposition 法) を
用いて燐シリケートガラス膜より成るSiの化合物膜11を
形成する。
子を形成し、凹凸形状を呈しているSi基板３上に化学気
相成長法（ＣＶＤ；Chemical Vapor Deposition 法) を
用いて燐シリケートガラス膜より成るSiの化合物膜11を
形成する。
【００１９】次いでその上に組成が珪素化合物〔RnSi(O
H)4-n 〕とガラス質形成剤と有機溶剤の混合液よりな
り、（商品名；OCD 、東京応化株式会社製) のＳＯＧ膜
(SpinOn Glass膜) と称する有機シリコン塗布ガラス膜1
2の形成剤をスピナーを用いて回転塗布する。そして前
記有機シリコン塗布ガラス膜12を、前記凹凸状を呈して
いるSi基板３の表面が平坦に成るように埋めて形成す
る。次いで更に400 ℃前後の温度で該基板３をベーキン
グする。
H)4-n 〕とガラス質形成剤と有機溶剤の混合液よりな
り、（商品名；OCD 、東京応化株式会社製) のＳＯＧ膜
(SpinOn Glass膜) と称する有機シリコン塗布ガラス膜1
2の形成剤をスピナーを用いて回転塗布する。そして前
記有機シリコン塗布ガラス膜12を、前記凹凸状を呈して
いるSi基板３の表面が平坦に成るように埋めて形成す
る。次いで更に400 ℃前後の温度で該基板３をベーキン
グする。
【００２０】更に、その上に前記ＣＶＤ法で燐シリケー
トガラス膜11を形成し、３層構造の被膜を10μm 程度の
厚さ迄形成する。このように形成した３層構造の被膜を
研磨し、表面粗さが５nm以下の程度まで研磨する。
トガラス膜11を形成し、３層構造の被膜を10μm 程度の
厚さ迄形成する。このように形成した３層構造の被膜を
研磨し、表面粗さが５nm以下の程度まで研磨する。
【００２１】一方、図1(c)に示すように、石英、或いは
サファイア基板より成る支持基板６を準備する。次いで
図1(d)に示すように、該支持基板６上に前記したＣＶＤ
法により燐シリケートガラス膜、或いはSiO2膜より成る
Siの化合物膜11を形成する。
サファイア基板より成る支持基板６を準備する。次いで
図1(d)に示すように、該支持基板６上に前記したＣＶＤ
法により燐シリケートガラス膜、或いはSiO2膜より成る
Siの化合物膜11を形成する。
【００２２】次いで図2(a)に示すように、半導体素子を
形成したSi基板３と、支持基板６とを塵が無い状態まで
充分純水にて洗浄し、上記両者の基板3,6 上に形成した
Si化合物膜11同士が対向するようにし、室温で重ね合わ
せて接着する。
形成したSi基板３と、支持基板６とを塵が無い状態まで
充分純水にて洗浄し、上記両者の基板3,6 上に形成した
Si化合物膜11同士が対向するようにし、室温で重ね合わ
せて接着する。
【００２３】この重ね合わせる時点で、両者の基板3,6
に直流のパルス電圧を印加する、いわゆる静電パルス圧
着法を用いて接着すると尚、一層強固に接着できる。そ
して石英板、或いはサファイア基板のような透明な支持
基板６の側より顕微鏡等を用いて観察し、両者の基板3,
6 の接着された箇所に気泡が有るか、否かの検査を行
い、気泡が有る場合は、燐シリケートガラス膜より成る
Si化合膜11の選択エッチング液を用いて両者の基板3,6
を分離し、再度Si化合物膜11、或いは有機シリコン塗布
ガラス膜12を形成する。
に直流のパルス電圧を印加する、いわゆる静電パルス圧
着法を用いて接着すると尚、一層強固に接着できる。そ
して石英板、或いはサファイア基板のような透明な支持
基板６の側より顕微鏡等を用いて観察し、両者の基板3,
6 の接着された箇所に気泡が有るか、否かの検査を行
い、気泡が有る場合は、燐シリケートガラス膜より成る
Si化合膜11の選択エッチング液を用いて両者の基板3,6
を分離し、再度Si化合物膜11、或いは有機シリコン塗布
ガラス膜12を形成する。
【００２４】次いで気泡が無い場合は、両者の基板3,6
を200 〜500 ℃の温度で熱処理し、より密着度を強化す
る。このようにした後、図2(b)に示すように、Si基板３
の裏面側より該基板３を研磨装置で研磨し、10μm 以下
の厚さ迄研磨する。この場合研磨剤を選択し、研磨した
面の表面粗さが0.1 μm 程度に成るように研磨する。
を200 〜500 ℃の温度で熱処理し、より密着度を強化す
る。このようにした後、図2(b)に示すように、Si基板３
の裏面側より該基板３を研磨装置で研磨し、10μm 以下
の厚さ迄研磨する。この場合研磨剤を選択し、研磨した
面の表面粗さが0.1 μm 程度に成るように研磨する。
【００２５】前記した燐シリケートガラス膜より成るSi
の化合物膜11は、有機シリコン塗布ガラス膜12よりエッ
チング速度が高いので、燐シリケートガラス膜より成る
Si化合物膜11のエッチング液を用いることで、選択エッ
チングされる。
の化合物膜11は、有機シリコン塗布ガラス膜12よりエッ
チング速度が高いので、燐シリケートガラス膜より成る
Si化合物膜11のエッチング液を用いることで、選択エッ
チングされる。
【００２６】そして図2(c)に示すように、薄層化され、
半導体素子を表面に形成したSi基板３が接着箇所より分
離される。なお、本実施例の支持基板６として用いたサ
ファイア基板、或いは石英板の代わりに、ＳＯＳ（Sili
con On Sapphir）基板を用いても良い。この場合は、該
基板上に燐シリケートガラス膜や、SiO2膜のようなSi化
合膜を形成する必要は無い。
半導体素子を表面に形成したSi基板３が接着箇所より分
離される。なお、本実施例の支持基板６として用いたサ
ファイア基板、或いは石英板の代わりに、ＳＯＳ（Sili
con On Sapphir）基板を用いても良い。この場合は、該
基板上に燐シリケートガラス膜や、SiO2膜のようなSi化
合膜を形成する必要は無い。
【００２７】また半導体素子を形成したSi基板３上に、
Siの化合物膜として燐シリケートガラス膜を形成する代
わりにSiO2膜を形成しても良い。
Siの化合物膜として燐シリケートガラス膜を形成する代
わりにSiO2膜を形成しても良い。
【００２８】
【発明の効果】以上述べたように、本発明の方法に依る
と半導体素子を形成したSi基板が、所定の厚さに割れ、
欠けを発生しない状態で薄層化されるので、このような
薄層化の工程を採る半導体装置の製造方法に、本発明の
方法を用いると極めて有利で、高歩留りで半導体装置が
形成できる効果がある。
と半導体素子を形成したSi基板が、所定の厚さに割れ、
欠けを発生しない状態で薄層化されるので、このような
薄層化の工程を採る半導体装置の製造方法に、本発明の
方法を用いると極めて有利で、高歩留りで半導体装置が
形成できる効果がある。
【図１】 本発明の方法の一実施例を示す断面図であ
る。
る。
【図２】 本発明の方法の一実施例を示す断面図であ
る。
る。
【図３】 従来の半導体装置とその製造方法の説明図で
ある。
ある。
3 Si基板 6 支持基板 11 Siの化合物膜 12 有機シリコン塗布ガラス膜
フロントページの続き (72)発明者 山田 競 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 表面に半導体素子を形成した半導体基板
(3) の表面側にシリコンの化合物膜(11)、シリコンを含
む有機化合物膜(12)およびシリコンの化合物膜(11)を積
層して形成するとともに、支持基板(6) 上にシリコンの
化合物膜(11)を形成し、 前記両者の基板(3,6) を洗浄した後、該両者の基板(3,
6) 上に形成した被膜同士を対向させて両者の基板(3,6)
を接着し、 前記半導体基板(3) の裏面側より該半導体基板(3) を薄
層化し、前記シリコンの化合物膜(11)の選択エッチング
液を用いて、接着した両者の基板(3,6) をエッチング
し、前記シリコンの化合物膜(11)を除去することで、薄
層化された半導体基板(3) を支持基板(6) より分離する
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記支持基板(6) を透明基板とすること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14557492A JPH05343376A (ja) | 1992-06-05 | 1992-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14557492A JPH05343376A (ja) | 1992-06-05 | 1992-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343376A true JPH05343376A (ja) | 1993-12-24 |
Family
ID=15388260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14557492A Withdrawn JPH05343376A (ja) | 1992-06-05 | 1992-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051708A3 (de) * | 2002-11-29 | 2005-02-24 | Fraunhofer Ges Forschung | Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht |
| CN100365791C (zh) * | 2002-11-29 | 2008-01-30 | 弗兰霍菲尔运输应用研究公司 | 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆 |
-
1992
- 1992-06-05 JP JP14557492A patent/JPH05343376A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004051708A3 (de) * | 2002-11-29 | 2005-02-24 | Fraunhofer Ges Forschung | Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht |
| JP2006508540A (ja) * | 2002-11-29 | 2006-03-09 | フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ | ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ |
| CN100365791C (zh) * | 2002-11-29 | 2008-01-30 | 弗兰霍菲尔运输应用研究公司 | 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆 |
| US7482249B2 (en) | 2002-11-29 | 2009-01-27 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer |
| US8173522B2 (en) | 2002-11-29 | 2012-05-08 | Thin Materials Ag | Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer |
| JP4936667B2 (ja) * | 2002-11-29 | 2012-05-23 | フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ | ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2121733C1 (ru) | Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке | |
| US7462552B2 (en) | Method of detachable direct bonding at low temperatures | |
| CN102034687A (zh) | 键合和转移层的工艺 | |
| US10083850B2 (en) | Method of forming a flexible semiconductor layer and devices on a flexible carrier | |
| IL90122A (en) | Optically flat surfaces on processed silicon wafers | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH06268183A (ja) | 半導体装置の製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH05343376A (ja) | 半導体装置の製造方法 | |
| JPH0697017A (ja) | 半導体装置の製造方法 | |
| JP2762462B2 (ja) | 半導体基板の製造方法 | |
| JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
| JP2000030993A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2678218B2 (ja) | 貼りあわせ基体とその製造方法 | |
| JPH0992802A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH07130591A (ja) | ウエハの製作方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
| JPWO2025243391A5 (ja) | ||
| JPS58223344A (ja) | 半導体装置用基板の製造方法 | |
| JPS6116543A (ja) | 半導体装置およびその製造方法 | |
| JPH1126573A (ja) | 誘電体分離基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |