JPH05344017A - スーパーヘテロダイン方式の無線装置 - Google Patents
スーパーヘテロダイン方式の無線装置Info
- Publication number
- JPH05344017A JPH05344017A JP17182892A JP17182892A JPH05344017A JP H05344017 A JPH05344017 A JP H05344017A JP 17182892 A JP17182892 A JP 17182892A JP 17182892 A JP17182892 A JP 17182892A JP H05344017 A JPH05344017 A JP H05344017A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- mixer
- pll
- output
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 回路が小型で消費電力が少ないスーパーヘテ
ロダイン方式の無線装置を提供すること。 【構成】 少なくとも２段以上の周波数変換段（第１ミ
キサ２、第２ミキサ５）を有するスーパーヘテロダイン
方式の無線装置において、ＰＬＬ周波数シンセサイザ２
１の出力周波数をダウンコンバージョンするための固定
発振器２４とミキサ２２を設け、該ダウンコンバージョ
ンした周波数でＰＬＬのループを組み前記ＰＬＬ周波数
シンセサイザの出力周波数を局部発振周波数として第１
段の周波数変換段（第１ミキサ２）に与え、前記固定発
振器２４の出力周波数を分周器２５で所定分周し第２段
以降の周波数変換段（第２ミキサ５）の局部発振周波数
とする。
ロダイン方式の無線装置を提供すること。 【構成】 少なくとも２段以上の周波数変換段（第１ミ
キサ２、第２ミキサ５）を有するスーパーヘテロダイン
方式の無線装置において、ＰＬＬ周波数シンセサイザ２
１の出力周波数をダウンコンバージョンするための固定
発振器２４とミキサ２２を設け、該ダウンコンバージョ
ンした周波数でＰＬＬのループを組み前記ＰＬＬ周波数
シンセサイザの出力周波数を局部発振周波数として第１
段の周波数変換段（第１ミキサ２）に与え、前記固定発
振器２４の出力周波数を分周器２５で所定分周し第２段
以降の周波数変換段（第２ミキサ５）の局部発振周波数
とする。
Description
【０００１】
【産業上の利用分野】本発明は少なくとも２段以上の周
波数変換段を有するスーパーヘテロダイン方式の無線装
置に関するものである。
波数変換段を有するスーパーヘテロダイン方式の無線装
置に関するものである。
【０００２】
【従来技術】図３は従来のダブルスーパーヘテロダイン
受信機の構成を示すブロック図である。図において、１
は高周波増幅器、２は第１ミキサ、３は第１中間周波フ
ィルタ、４は第１中間周波増幅器、５は第２ミキサ、６
は第２中間周波フィルタ、７は第２中間周波増幅器、８
は第１局部発振器、９は第２局部発振器、１０は検波回
路である。
受信機の構成を示すブロック図である。図において、１
は高周波増幅器、２は第１ミキサ、３は第１中間周波フ
ィルタ、４は第１中間周波増幅器、５は第２ミキサ、６
は第２中間周波フィルタ、７は第２中間周波増幅器、８
は第１局部発振器、９は第２局部発振器、１０は検波回
路である。
【０００３】上記構成のダブルスーパーヘテロダイン受
信機において、入力端ＩＮに受信された変調波は高周波
増幅器１で増幅され、第１ミキサ２で第１局部発振器８
からの局部発振出力と混合され、第１中間周波フィルタ
３を介して第１中間周波数信号となり、第１中間周波増
幅器４で増幅される。更に、第１中間周波数信号は第２
ミキサ５で第２局部発振器９からの局部発振出力で混合
され、第２中間周波フィルタ６を介して第２中間周波増
幅器７により増幅され、検波回路１０に加えられる。
信機において、入力端ＩＮに受信された変調波は高周波
増幅器１で増幅され、第１ミキサ２で第１局部発振器８
からの局部発振出力と混合され、第１中間周波フィルタ
３を介して第１中間周波数信号となり、第１中間周波増
幅器４で増幅される。更に、第１中間周波数信号は第２
ミキサ５で第２局部発振器９からの局部発振出力で混合
され、第２中間周波フィルタ６を介して第２中間周波増
幅器７により増幅され、検波回路１０に加えられる。
【０００４】
【発明が解決しようとする課題】近年、デジタル方式自
動車電話等のＴＤＭＡ（Time Division Multiple Acces
s：時分割多重アクセス）通信を行う無線装置において
は、第１局部発振器として高速切換えの周波数シンセサ
イザが必要不可欠となり、この周波数シンセサイザを達
成するためにプリセット方式周波数シンセサイザ（１９
９０年 電子情報通信学会秋季大会 Ｂ−３０８）、マ
ルチ周波数シンセサイザ等種々の方式が提案されてい
る。しかしながらこれらはいずれも回路が大規模とな
り、消費電力が増大するという問題があった。
動車電話等のＴＤＭＡ（Time Division Multiple Acces
s：時分割多重アクセス）通信を行う無線装置において
は、第１局部発振器として高速切換えの周波数シンセサ
イザが必要不可欠となり、この周波数シンセサイザを達
成するためにプリセット方式周波数シンセサイザ（１９
９０年 電子情報通信学会秋季大会 Ｂ−３０８）、マ
ルチ周波数シンセサイザ等種々の方式が提案されてい
る。しかしながらこれらはいずれも回路が大規模とな
り、消費電力が増大するという問題があった。
【０００５】本発明は上述の点に鑑みてなされたもので
上記問題点を除去し、回路が小型で消費電力が少ないス
ーパーヘテロダイン方式の無線装置を提供することを目
的とする。
上記問題点を除去し、回路が小型で消費電力が少ないス
ーパーヘテロダイン方式の無線装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明は、少なくとも２段以上の周波数変換段を有する
スーパーヘテロダイン方式の無線装置において、ＰＬＬ
周波数シンセサイザの出力周波数をダウンコンバージョ
ンするための固定発振器とミキサを設け、該ダウンコン
バージョンした周波数でＰＬＬのループを組み前記ＰＬ
Ｌ周波数シンセサイザの出力周波数を第１の周波数変換
段に局部発振周波数として与え、前記固定発振器の出力
周波数を所定分周し第２段以降の周波数変換段の局部発
振周波数とすることを特徴とする。
本発明は、少なくとも２段以上の周波数変換段を有する
スーパーヘテロダイン方式の無線装置において、ＰＬＬ
周波数シンセサイザの出力周波数をダウンコンバージョ
ンするための固定発振器とミキサを設け、該ダウンコン
バージョンした周波数でＰＬＬのループを組み前記ＰＬ
Ｌ周波数シンセサイザの出力周波数を第１の周波数変換
段に局部発振周波数として与え、前記固定発振器の出力
周波数を所定分周し第２段以降の周波数変換段の局部発
振周波数とすることを特徴とする。
【０００７】
【作用】本発明は上記のように少なくとも２段以上の周
波数変換段を有するスーパーヘテロダイン方式の無線装
置において、１ｓｔローカル用のＰＬＬ周波数シンセサ
イザのＶＣＯの出力周波数をある固定周波数でタウンコ
ンバージョンし、低い周波数としＰＬＬのループを組む
ようにすると、ＶＣＯの周波数変調感度は変わらないが
分周比が小さくなるためループゲインが大きくなり、そ
の結果ロックアップタイムが速くなる。また、このダウ
ンコンバージョン用の固定周波数を分周したものを第２
段以降の局部発振周波数と等しくすれば、第２段以降の
局部発振器を削除でき、回路の小型化、低消費電力化を
図ることができる。
波数変換段を有するスーパーヘテロダイン方式の無線装
置において、１ｓｔローカル用のＰＬＬ周波数シンセサ
イザのＶＣＯの出力周波数をある固定周波数でタウンコ
ンバージョンし、低い周波数としＰＬＬのループを組む
ようにすると、ＶＣＯの周波数変調感度は変わらないが
分周比が小さくなるためループゲインが大きくなり、そ
の結果ロックアップタイムが速くなる。また、このダウ
ンコンバージョン用の固定周波数を分周したものを第２
段以降の局部発振周波数と等しくすれば、第２段以降の
局部発振器を削除でき、回路の小型化、低消費電力化を
図ることができる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明のスーパーヘテロダイン方式の無線
装置の構成を示すブロック図である。本無線装置は高周
波増幅器１、第１ミキサ２、第１中間周波フィルタ３、
第１中間周波増幅器４、第２ミキサ５、第２中間周波フ
ィルタ６、第２中間周波増幅器７及び検波回路１０を具
備する点は図３のダブルスーパーヘテロダイン受信機の
構成と同じである。２１はＰＬＬ周波数シンセサイザ、
２２は第３ミキサ、２３は第１ＬＰＦ（ローパスフィル
タ）又はＢＰＦ（バンドパスフィルタ）、２４は固定発
振器、２５は分周器、２６は第２ＬＰＦ又はＢＰＦであ
る。
する。図１は本発明のスーパーヘテロダイン方式の無線
装置の構成を示すブロック図である。本無線装置は高周
波増幅器１、第１ミキサ２、第１中間周波フィルタ３、
第１中間周波増幅器４、第２ミキサ５、第２中間周波フ
ィルタ６、第２中間周波増幅器７及び検波回路１０を具
備する点は図３のダブルスーパーヘテロダイン受信機の
構成と同じである。２１はＰＬＬ周波数シンセサイザ、
２２は第３ミキサ、２３は第１ＬＰＦ（ローパスフィル
タ）又はＢＰＦ（バンドパスフィルタ）、２４は固定発
振器、２５は分周器、２６は第２ＬＰＦ又はＢＰＦであ
る。
【０００９】ＰＬＬ周波数シンセサイザ２１の出力は第
１ミキサ２と同時に第３ミキサ２２に供給され、第３ミ
キサ２２において、固定発振器２４からの発振出力でダ
ウンコンバージョンされ、必要に応じて第１ＬＰＦ又は
ＢＰＦにより不要波を除去した後、ＰＬＬシンセサイザ
２１に帰還させる。
１ミキサ２と同時に第３ミキサ２２に供給され、第３ミ
キサ２２において、固定発振器２４からの発振出力でダ
ウンコンバージョンされ、必要に応じて第１ＬＰＦ又は
ＢＰＦにより不要波を除去した後、ＰＬＬシンセサイザ
２１に帰還させる。
【００１０】ＰＬＬ周波数シンセサイザのロックアップ
タイムはＰＬＬの自然周波数ωnが大きい程速くなり、
自然周波数ωnはＰＬＬのループフィルが図２に示すよ
うなラグリードフィルタを用いた場合、次式で与えられ
る。 Ｋ：ループ利得係数 Ｎ：プログラマブルカウンタの分周比
タイムはＰＬＬの自然周波数ωnが大きい程速くなり、
自然周波数ωnはＰＬＬのループフィルが図２に示すよ
うなラグリードフィルタを用いた場合、次式で与えられ
る。 Ｋ：ループ利得係数 Ｎ：プログラマブルカウンタの分周比
【００１１】また、ＰＬＬ周波数シンセサイザ２１の出
力周波数をｆ0、基準周波数ｆrとすると、出力周波数を
ｆ0は ｆ0＝Ｎ・ｆr （２） で表され、（１）及び（２）式より となる。本発明の場合、この出力周波数をｆ0をダウン
コンバージョンし低い周波数とすることで、自然周波数
ωnを大きくしロックアップタイムを高速にするもので
ある。
力周波数をｆ0、基準周波数ｆrとすると、出力周波数を
ｆ0は ｆ0＝Ｎ・ｆr （２） で表され、（１）及び（２）式より となる。本発明の場合、この出力周波数をｆ0をダウン
コンバージョンし低い周波数とすることで、自然周波数
ωnを大きくしロックアップタイムを高速にするもので
ある。
【００１２】一方、固定発振器２４の発振出力は第３ミ
キサ２２と同時に分周器２５にも供給され、分周器２５
においてＮ分周された後、必要に応じてＬＰＦ又はＢＰ
Ｆ２６で不要波を除去した後、第２ミキサ５に加えられ
る。このため従来必要であった第２局部発振器が不要と
なり、回路の小型化、低消費電力化を図ることができ
る。
キサ２２と同時に分周器２５にも供給され、分周器２５
においてＮ分周された後、必要に応じてＬＰＦ又はＢＰ
Ｆ２６で不要波を除去した後、第２ミキサ５に加えられ
る。このため従来必要であった第２局部発振器が不要と
なり、回路の小型化、低消費電力化を図ることができ
る。
【００１３】また、固定発振器２４の発振出力をＭ分周
し第３局部発振器以降の周波数や送信側の局部発振器の
周波数にすることで、各々の局部発振器を不要とし回路
の小型化、低消費電力化を図ることも可能である。
し第３局部発振器以降の周波数や送信側の局部発振器の
周波数にすることで、各々の局部発振器を不要とし回路
の小型化、低消費電力化を図ることも可能である。
【００１４】
【発明の効果】以上説明したように本発明によれば下記
のような優れた効果がえられる。 （１）ＰＬＬ周波数シンセサイザの出力周波数を固定発
振器の出力周波数でダウンコンバージョンし低い周波数
とすることで、ＰＬＬの自然周波数ωnを大きくしロッ
クアップタイムを高速にすることができる。
のような優れた効果がえられる。 （１）ＰＬＬ周波数シンセサイザの出力周波数を固定発
振器の出力周波数でダウンコンバージョンし低い周波数
とすることで、ＰＬＬの自然周波数ωnを大きくしロッ
クアップタイムを高速にすることができる。
【００１５】（２）固定発振器の出力周波数を所定分周
し第２段以降の周波数変換段の局部発振周波数とするこ
とで、第２段以降の周波数変換段の局部発振器を不要と
し回路の小型化、低消費電力化が図れる。
し第２段以降の周波数変換段の局部発振周波数とするこ
とで、第２段以降の周波数変換段の局部発振器を不要と
し回路の小型化、低消費電力化が図れる。
【図１】本発明のスーパーヘテロダイン方式の無線装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】ＰＬＬのループフィルの構成例を示す図であ
る。
る。
【図３】従来のダブルスーパーヘテロダイン受信機の構
成を示すブロック図である。
成を示すブロック図である。
１ 高周波増幅器 ２ 第１ミキサ ３ 第１中間周波フィルタ ４ 第１中間周波増幅器 ５ 第２ミキサ ６ 第２中間周波フィルタ ７ 第２中間周波増幅器 １０ 検波回路 ２１ ＰＬＬ周波数シンセサイザ ２２ 第３ミキサ ２３ 第１ＬＰＦ又はＢＰＦ ２４ 固定発振器 ２５ 分周器 ２６ 第２ＬＰＦ又はＢＰＦ
Claims (1)
- 【請求項１】 少なくとも２段以上の周波数変換段を有
するスーパーヘテロダイン方式の無線装置において、 ＰＬＬ周波数シンセサイザの出力周波数をダウンコンバ
ージョンするための固定発振器とミキサを設け、該ダウ
ンコンバージョンした周波数でＰＬＬのループを組み前
記ＰＬＬ周波数シンセサイザの出力周波数を第１段の周
波数変換段に局部発振周波数として与え、 前記固定発振器の出力周波数を所定分周し第２段以降の
周波数変換段の局部発振周波数とすることを特徴とする
スーパーヘテロダイン方式の無線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182892A JP2926374B2 (ja) | 1992-06-05 | 1992-06-05 | スーパーヘテロダイン方式の無線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182892A JP2926374B2 (ja) | 1992-06-05 | 1992-06-05 | スーパーヘテロダイン方式の無線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344017A true JPH05344017A (ja) | 1993-12-24 |
| JP2926374B2 JP2926374B2 (ja) | 1999-07-28 |
Family
ID=15930500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17182892A Expired - Fee Related JP2926374B2 (ja) | 1992-06-05 | 1992-06-05 | スーパーヘテロダイン方式の無線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926374B2 (ja) |
-
1992
- 1992-06-05 JP JP17182892A patent/JP2926374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926374B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825813A (en) | Transceiver signal processor for digital cordless communication apparatus | |
| JPH07221667A (ja) | デジタル無線電話機において異なる周波数の信号を発生する方法 | |
| JP2000511028A (ja) | 周波数変換回路 | |
| US7043221B2 (en) | Mixer circuit with image frequency rejection, in particular for an RF receiver with zero or low intermediate frequency | |
| US20060068748A1 (en) | Communication semiconductor integrated circuit and radio communication system | |
| EP0521403A1 (en) | Radio receiver capable of suppressing a frequency drift in an intermediate frequency | |
| JPH11289273A (ja) | 無線用送受信機 | |
| JPH1188219A (ja) | 受信機および送受信機 | |
| JPH05344017A (ja) | スーパーヘテロダイン方式の無線装置 | |
| JP4130384B2 (ja) | 無線機 | |
| JP3282682B2 (ja) | 移動電話機 | |
| JP3105381B2 (ja) | Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置 | |
| JP3365965B2 (ja) | Ｆｍ変調回路 | |
| JPS61103324A (ja) | 無線通信装置のシンセサイザ回路 | |
| JP3252211B2 (ja) | スーパーヘテロダイン方式の送受信機 | |
| JP3148448B2 (ja) | 通信機 | |
| JPH066179A (ja) | Ａｆｃ回路 | |
| JPH07235893A (ja) | 無線電話用の中間周波数信号の形成方法とその装置 | |
| JP3063346B2 (ja) | 無線送信装置 | |
| JP2599413Y2 (ja) | ディジタル無線通信装置 | |
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JPH1041833A (ja) | 送信機及び通信機 | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH05252058A (ja) | 無線送信機 | |
| JP2000286724A (ja) | 無線通信機の送信部構成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |