JPH066179A - Ａｆｃ回路 - Google Patents
Ａｆｃ回路Info
- Publication number
- JPH066179A JPH066179A JP4187409A JP18740992A JPH066179A JP H066179 A JPH066179 A JP H066179A JP 4187409 A JP4187409 A JP 4187409A JP 18740992 A JP18740992 A JP 18740992A JP H066179 A JPH066179 A JP H066179A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- frequency
- value
- intermediate frequency
- time unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 受信周波数に追従させて中間周波数を安定化
させるため中間周波数を入力し局部発振器を制御するフ
ィードバック制御回路に組み込まれるＡＦＣ回路におい
て、偏差の少ない制御を実現する。 【構成】 カウンタで行う中間周波数の計数を、一定時
間単位を基準とし、この時間単位をさらに複数に区切っ
てそれぞれ計数し、各計数を比較して各計数値にバラツ
キが大きい時は従前の演算値で、バラツキが小さい時は
偏差の大きい計数値を除いた計数値を基に順次演算部で
演算処理を行いこの演算値で電圧制御発振器を制御す
る。
させるため中間周波数を入力し局部発振器を制御するフ
ィードバック制御回路に組み込まれるＡＦＣ回路におい
て、偏差の少ない制御を実現する。 【構成】 カウンタで行う中間周波数の計数を、一定時
間単位を基準とし、この時間単位をさらに複数に区切っ
てそれぞれ計数し、各計数を比較して各計数値にバラツ
キが大きい時は従前の演算値で、バラツキが小さい時は
偏差の大きい計数値を除いた計数値を基に順次演算部で
演算処理を行いこの演算値で電圧制御発振器を制御す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信の移動
局に用いられ基地局周波数を受信してこの周波数に追従
させ周波数を安定化させるＡＦＣ(automatic frequency
control) 回路に関する。
局に用いられ基地局周波数を受信してこの周波数に追従
させ周波数を安定化させるＡＦＣ(automatic frequency
control) 回路に関する。
【０００２】
【従来の技術】移動局の受信機には、一般にスーパーヘ
テロダイン方式の受信機が用いられ、受信周波数から中
間周波数への周波数変換を行う局部発振器を備えてい
る。この局部発振器は、例えば、電圧制御−温度補償水
晶発振器（以下、ＶＣ−ＴＣＸＯと略記する）等の基準
発振器と、基準発振器からの発振周波数を中間周波数に
変換する手段（逓倍回路、ＰＬＬシンセサイザ等）とか
ら構成されるが、この局部発振器の発振周波数に偏差が
含まれていると、中間周波数が所定値からずれ、正確な
復調ができなくなり、送信周波数もずれてしまう。従っ
て、受信周波数に追従して中間周波数を安定化させるべ
く、局部発振器の発振周波数から偏差を除去する必要が
ある。このため、ＡＦＣ回路を挿入して局部発振器の発
振周波数の偏差を補正している。
テロダイン方式の受信機が用いられ、受信周波数から中
間周波数への周波数変換を行う局部発振器を備えてい
る。この局部発振器は、例えば、電圧制御−温度補償水
晶発振器（以下、ＶＣ−ＴＣＸＯと略記する）等の基準
発振器と、基準発振器からの発振周波数を中間周波数に
変換する手段（逓倍回路、ＰＬＬシンセサイザ等）とか
ら構成されるが、この局部発振器の発振周波数に偏差が
含まれていると、中間周波数が所定値からずれ、正確な
復調ができなくなり、送信周波数もずれてしまう。従っ
て、受信周波数に追従して中間周波数を安定化させるべ
く、局部発振器の発振周波数から偏差を除去する必要が
ある。このため、ＡＦＣ回路を挿入して局部発振器の発
振周波数の偏差を補正している。
【０００３】図１は、上述のＡＦＣ回路を備えたダブル
スーパーヘテロダイン受信機の一構成例を示すブロック
図であり、図において、１は受信アンテナ、２，３はミ
キサ、４は増幅器、５は符号判定回路、６は第１局発と
してのＰＬＬシンセサイザ、７は第２局発としてのＮ逓
倍回路、８はＰＬＬシンセサイザ、９はミキサ、１０は
増幅器、１１は送信アンテナ、２０はＡＦＣ回路を示
す。
スーパーヘテロダイン受信機の一構成例を示すブロック
図であり、図において、１は受信アンテナ、２，３はミ
キサ、４は増幅器、５は符号判定回路、６は第１局発と
してのＰＬＬシンセサイザ、７は第２局発としてのＮ逓
倍回路、８はＰＬＬシンセサイザ、９はミキサ、１０は
増幅器、１１は送信アンテナ、２０はＡＦＣ回路を示
す。
【０００４】ミキサ２にはＰＬＬシンセサイザ６からの
第１局部発振周波数ＦL1が入力され、ミキサ３にはＮ逓
倍回路７からの第２局部発振周波数ＦL2が入力され、受
信アンテナ１からの入力信号ＦR がミキサ２を介して第
１中間周波数ＦIF1 に変換され、ミキサ３を介して第２
中間周波数ＦIF2 に変換されて増幅器４で増幅され、符
号判定回路５に入力されて符号判定が行われて復調出力
を得る。また送信においては、ＰＬＬシンセサイザ８か
らの送信用中間周波数ＦIFT が、ミキサ９でＰＬＬシン
セサイザ６からの出力と混合されて出力信号ＦT を送信
アンテナ１１から出力する。
第１局部発振周波数ＦL1が入力され、ミキサ３にはＮ逓
倍回路７からの第２局部発振周波数ＦL2が入力され、受
信アンテナ１からの入力信号ＦR がミキサ２を介して第
１中間周波数ＦIF1 に変換され、ミキサ３を介して第２
中間周波数ＦIF2 に変換されて増幅器４で増幅され、符
号判定回路５に入力されて符号判定が行われて復調出力
を得る。また送信においては、ＰＬＬシンセサイザ８か
らの送信用中間周波数ＦIFT が、ミキサ９でＰＬＬシン
セサイザ６からの出力と混合されて出力信号ＦT を送信
アンテナ１１から出力する。
【０００５】次にＡＦＣ回路２０について説明する。Ａ
ＦＣ回路２０は、カウンタ２１、演算部２２、ＲＯＭ２
３、Ｄ／Ａコンバータ２４、ＶＣ−ＴＣＸＯ２５で構成
されており、受信周波数ＦR に追従して中間周波数Ｆ
IF1 ，ＦIF2 ，ＦIFT を安定化すべく、局部発振器の発
振周波数の偏差を補正する制御を行っている。以下、こ
れを説明する。
ＦＣ回路２０は、カウンタ２１、演算部２２、ＲＯＭ２
３、Ｄ／Ａコンバータ２４、ＶＣ−ＴＣＸＯ２５で構成
されており、受信周波数ＦR に追従して中間周波数Ｆ
IF1 ，ＦIF2 ，ＦIFT を安定化すべく、局部発振器の発
振周波数の偏差を補正する制御を行っている。以下、こ
れを説明する。
【０００６】仮に、ＡＦＣ回路２０からの出力ｆ0 に偏
差αが重畳している場合、ＰＬＬシンセサイザ６の出力
はＦL1（１＋α），Ｎ逓倍回路７の出力はＦL2（１＋
α），ＰＬＬシンセサイザ８の出力はＦIFT （１＋α）
となる。そして、偏差を含む第１中間周波数をＦ’
IF1 、同じく第２中間周波数をＦ’IF2 で表せば、 Ｆ’IF1 ＝ＦL1（１＋α）−ＦR Ｆ’IF2 ＝ＦL2（１＋α）−Ｆ’IF1 ＝ＦL2（１＋α）−ＦL1（１＋α）＋ＦR ＝α（ＦL2−ＦL1）＋ＦL2−ＦL1＋ＦR となる。 後式に ＦIF1 ＝ＦL1−ＦR ＦIF2 ＝ＦL2−ＦIF1 ＝ＦL2−ＦL1＋ＦR を代入すると、 Ｆ’IF2 ＝α（ＦIF2 −ＦR ）＋ＦIF2 と表せる。こ
の中間周波数Ｆ’IF2 をゲートタイム ＧT ＝ｎ／ｆ0 （１＋α） の間（ｎは分周数）計数す
ると、その計数値ＤA は、 ＤA ＝Ｆ’IF2 ×ＧT ＝｛α（ＦIF2 −ＦR ）＋ＦIF2 ｝×｛ｎ／ｆ0 （１＋α）｝ ＝｛ＦIF2 （１＋α）−αＦR ｝×｛ｎ／ｆ0 （１＋α）｝ ＝ｎ／ｆ0 ・（ＦIF2 ）−αｎ／ｆ0 （１＋α） と表せる。 従って、計数値ＤA をｎ／ｆ0 ・（ＦIF2 ）に近づけれ
ば、偏差αもα→０となり、偏差α・ｆ0 がなくなるよ
うに発振周波数を制御できる。
差αが重畳している場合、ＰＬＬシンセサイザ６の出力
はＦL1（１＋α），Ｎ逓倍回路７の出力はＦL2（１＋
α），ＰＬＬシンセサイザ８の出力はＦIFT （１＋α）
となる。そして、偏差を含む第１中間周波数をＦ’
IF1 、同じく第２中間周波数をＦ’IF2 で表せば、 Ｆ’IF1 ＝ＦL1（１＋α）−ＦR Ｆ’IF2 ＝ＦL2（１＋α）−Ｆ’IF1 ＝ＦL2（１＋α）−ＦL1（１＋α）＋ＦR ＝α（ＦL2−ＦL1）＋ＦL2−ＦL1＋ＦR となる。 後式に ＦIF1 ＝ＦL1−ＦR ＦIF2 ＝ＦL2−ＦIF1 ＝ＦL2−ＦL1＋ＦR を代入すると、 Ｆ’IF2 ＝α（ＦIF2 −ＦR ）＋ＦIF2 と表せる。こ
の中間周波数Ｆ’IF2 をゲートタイム ＧT ＝ｎ／ｆ0 （１＋α） の間（ｎは分周数）計数す
ると、その計数値ＤA は、 ＤA ＝Ｆ’IF2 ×ＧT ＝｛α（ＦIF2 −ＦR ）＋ＦIF2 ｝×｛ｎ／ｆ0 （１＋α）｝ ＝｛ＦIF2 （１＋α）−αＦR ｝×｛ｎ／ｆ0 （１＋α）｝ ＝ｎ／ｆ0 ・（ＦIF2 ）−αｎ／ｆ0 （１＋α） と表せる。 従って、計数値ＤA をｎ／ｆ0 ・（ＦIF2 ）に近づけれ
ば、偏差αもα→０となり、偏差α・ｆ0 がなくなるよ
うに発振周波数を制御できる。
【０００７】すなわちＡＦＣ回路２０では、増幅器４か
らの出力周波数を、カウンタ２１で、ＶＣ−ＴＣＸＯ２
５の出力周波数をｎ分周したゲート時間の間計数し、演
算部２２で、図３のフローチャートに示すように、この
計数値ＤA を取り込み、ＲＯＭ２３の内容に基づいて、
ＤB ＝ａ・｛ｎ／ｆ0 ・（ＦIF2 ）−ＤA ｝の演算を行
い、補正データＤB を出力する。ちなみに、フィードバ
ック制御を行わない場合には、ＤB ＝ａ・ＤA となる。
フィードバック制御により補正されたデータＤB は、Ｄ
／Ａコンバータ２４でアナロクの直流電圧に変換され、
ＶＣ−ＴＣＸＯ２５に入力され、ＶＣ−ＴＣＸＯ２５の
発振周波数ｆ0 を制御する。そして、ＶＣ−ＴＣＸＯ２
５の発振出力が、ＰＬＬシンセサイザ６及び８、Ｎ逓倍
回路７に供給される。なお、例えばπ／４シフトＱＰＳ
Ｋ等のデジタル変調に係る受信においては、変調パター
ンがランダムパターンであれば、帯域内での周波数成分
が一応に分散するため、カウンタ２１の計数値ＤA は中
心周波数の値となり、上述の制御を行うことができる。
らの出力周波数を、カウンタ２１で、ＶＣ−ＴＣＸＯ２
５の出力周波数をｎ分周したゲート時間の間計数し、演
算部２２で、図３のフローチャートに示すように、この
計数値ＤA を取り込み、ＲＯＭ２３の内容に基づいて、
ＤB ＝ａ・｛ｎ／ｆ0 ・（ＦIF2 ）−ＤA ｝の演算を行
い、補正データＤB を出力する。ちなみに、フィードバ
ック制御を行わない場合には、ＤB ＝ａ・ＤA となる。
フィードバック制御により補正されたデータＤB は、Ｄ
／Ａコンバータ２４でアナロクの直流電圧に変換され、
ＶＣ−ＴＣＸＯ２５に入力され、ＶＣ−ＴＣＸＯ２５の
発振周波数ｆ0 を制御する。そして、ＶＣ−ＴＣＸＯ２
５の発振出力が、ＰＬＬシンセサイザ６及び８、Ｎ逓倍
回路７に供給される。なお、例えばπ／４シフトＱＰＳ
Ｋ等のデジタル変調に係る受信においては、変調パター
ンがランダムパターンであれば、帯域内での周波数成分
が一応に分散するため、カウンタ２１の計数値ＤA は中
心周波数の値となり、上述の制御を行うことができる。
【０００８】以上のようにして、ＶＣ−ＴＣＸＯ２５の
発振周波数の偏差α・ｆ0 が０となるような制御が行わ
れ、受信周波数ＦR への追従が確保され、さらに送信周
波数ＦT の受信周波数ＦR （移動無線の場合、基地局の
送信周波数）への追従が確保される。また、各局部発振
器の発振周波数を、一つの基準発振器ＶＣ−ＴＣＸＯ２
５を基準としているため、比較的その構成が簡素にでき
るという特徴がある。
発振周波数の偏差α・ｆ0 が０となるような制御が行わ
れ、受信周波数ＦR への追従が確保され、さらに送信周
波数ＦT の受信周波数ＦR （移動無線の場合、基地局の
送信周波数）への追従が確保される。また、各局部発振
器の発振周波数を、一つの基準発振器ＶＣ−ＴＣＸＯ２
５を基準としているため、比較的その構成が簡素にでき
るという特徴がある。
【０００９】
【発明が解決しようとする課題】上記のような従来のＡ
ＦＣ回路は以上のように構成され動作するが、例えばπ
／４シフトＱＰＳＫ等のディジタル変調に係る受信機に
おいて、周波数選択性フェージング（マルチパスフェー
ジングまたは多重波フェージング）が発生し、例えば帯
域内で中心周波数に対し高い部分の周波数成分が落ち込
むと、カウンタの計数値ＤA は中心周波数より低い周波
数成分の計数値となり、この計数値を基にＶＣ−ＴＣＸ
Ｏ２５の発振制御が行われることになり、ＰＬＬシンセ
サイザ６，Ｎ逓倍回路７，ＰＬＬシンセサイザ８からの
出力周波数も低い方へずれてしまう。そして、マルチパ
スフェージングの影響が大きい場合、フィードバック制
御されることによってかえって偏差が大きくなってしま
う等の問題点があった。
ＦＣ回路は以上のように構成され動作するが、例えばπ
／４シフトＱＰＳＫ等のディジタル変調に係る受信機に
おいて、周波数選択性フェージング（マルチパスフェー
ジングまたは多重波フェージング）が発生し、例えば帯
域内で中心周波数に対し高い部分の周波数成分が落ち込
むと、カウンタの計数値ＤA は中心周波数より低い周波
数成分の計数値となり、この計数値を基にＶＣ−ＴＣＸ
Ｏ２５の発振制御が行われることになり、ＰＬＬシンセ
サイザ６，Ｎ逓倍回路７，ＰＬＬシンセサイザ８からの
出力周波数も低い方へずれてしまう。そして、マルチパ
スフェージングの影響が大きい場合、フィードバック制
御されることによってかえって偏差が大きくなってしま
う等の問題点があった。
【００１０】このような問題は、例えば米国仕様ディジ
タルセルラーに適用する場合に特に問題となる。すなわ
ちこの米国仕様では、基地局に追従した状態で移動局側
に許容される周波数偏差は、±２００Ｈｚ（ＲＦ周波数
が８００ＭＨｚ帯なので±０．２５ｐｐｍ）という小さ
な値であり、且つ、移動局はハンドオフ時に１３０ｍｓ
ｅｃ以内でこの周波数偏差内にＶＣ−ＴＣＸＯ２５の周
波数を引き込んで送信を開始しなければならず、カウン
タ２１での計数時間が非常に短く、マルチパスフェージ
ングのｄｅｌａｙが最大４０μｓｅｃあるため、フェー
ジングピッチが２５ＫＨｚとなり非常に細かいため、上
述のような制御が行えなくなる。本発明はかかる問題点
を解決するためになされたものである。
タルセルラーに適用する場合に特に問題となる。すなわ
ちこの米国仕様では、基地局に追従した状態で移動局側
に許容される周波数偏差は、±２００Ｈｚ（ＲＦ周波数
が８００ＭＨｚ帯なので±０．２５ｐｐｍ）という小さ
な値であり、且つ、移動局はハンドオフ時に１３０ｍｓ
ｅｃ以内でこの周波数偏差内にＶＣ−ＴＣＸＯ２５の周
波数を引き込んで送信を開始しなければならず、カウン
タ２１での計数時間が非常に短く、マルチパスフェージ
ングのｄｅｌａｙが最大４０μｓｅｃあるため、フェー
ジングピッチが２５ＫＨｚとなり非常に細かいため、上
述のような制御が行えなくなる。本発明はかかる問題点
を解決するためになされたものである。
【００１１】
【課題を解決するための手段】本発明に係わるＡＦＣ回
路は、カウンタでの計数を一定時間単位内で短時間に区
切って複数回行い、演算部で複数の計数値のバラツキを
求め、バラツキが大きい場合は補正演算を行わず、従前
のＤB 値をそのまま維持し、バラツキが小さい場合には
偏差の大きい計数値を排除して残りの計数値で補正演算
を行い、補正したＤB 値を出力することとした。
路は、カウンタでの計数を一定時間単位内で短時間に区
切って複数回行い、演算部で複数の計数値のバラツキを
求め、バラツキが大きい場合は補正演算を行わず、従前
のＤB 値をそのまま維持し、バラツキが小さい場合には
偏差の大きい計数値を排除して残りの計数値で補正演算
を行い、補正したＤB 値を出力することとした。
【００１２】
【作用】本発明においては、バラツキが大きい場合は補
正演算を行わず従前のＤB 値をそのまま出力し、バラツ
キが小さい場合は偏差の大きい計数値を排除して残りの
計数値で補正演算を行い、補正したＤB 値を出力するこ
とにより、マルチパスフェージングの影響が大きい場合
にフィードバック制御されることによる偏差の増大を防
止すると共に、通常のフィードバック制御においてはマ
ルチパスフェージングの影響を受けていない計数値で制
御でき、偏差の少ない制御が実現できる。
正演算を行わず従前のＤB 値をそのまま出力し、バラツ
キが小さい場合は偏差の大きい計数値を排除して残りの
計数値で補正演算を行い、補正したＤB 値を出力するこ
とにより、マルチパスフェージングの影響が大きい場合
にフィードバック制御されることによる偏差の増大を防
止すると共に、通常のフィードバック制御においてはマ
ルチパスフェージングの影響を受けていない計数値で制
御でき、偏差の少ない制御が実現できる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。なお、本実施例のＡＦＣ回路を備えた受信機の構成
は図１に示す構成と同様であり、ここでは重複した説明
は省略する。図２は、本実施例における演算部２２の動
作を示すフローチャートであり、図１，図２を用いて本
実施例の動作を説明する。
る。なお、本実施例のＡＦＣ回路を備えた受信機の構成
は図１に示す構成と同様であり、ここでは重複した説明
は省略する。図２は、本実施例における演算部２２の動
作を示すフローチャートであり、図１，図２を用いて本
実施例の動作を説明する。
【００１４】カウンタ２１の計数時間には、計数に許容
されている一定時間（例えば従来のＡＦＣ回路における
計数時間）をＣ分割した時間が設定される。演算部２２
では、カウンタ２１で計数されたＣ個の計数値ＤAiを取
り込み（ステップＳ２）、取り込んだ各計数値ＤA0〜Ｄ
A(C-1)のバラツキを求める（ステップＳ５）。すなわ
ち、各計数値がある値（この値を中心値ｄとする）に幾
つ集中しているか（集中度）を検出して、計数値のバラ
ツキを判断する。そして、計数値のバラツキが大きいと
判断される場合には、ステップＳ９へ移り、従前のデー
タＤB をそのまま出力するが、計数値のバラツキが小さ
く、中心値ｄを検出できるような場合には、計数値ＤA0
〜ＤA(C-1)のうち、中心値ｄから予め定めた一定値以内
にある計数値（一定偏差内にある計数値）だけを抽出
し、抽出した計数値ＤAiのみで順次演算を行い、データ
ＤB を順次更新する（ステップＳ６〜ステップＳ８）。
されている一定時間（例えば従来のＡＦＣ回路における
計数時間）をＣ分割した時間が設定される。演算部２２
では、カウンタ２１で計数されたＣ個の計数値ＤAiを取
り込み（ステップＳ２）、取り込んだ各計数値ＤA0〜Ｄ
A(C-1)のバラツキを求める（ステップＳ５）。すなわ
ち、各計数値がある値（この値を中心値ｄとする）に幾
つ集中しているか（集中度）を検出して、計数値のバラ
ツキを判断する。そして、計数値のバラツキが大きいと
判断される場合には、ステップＳ９へ移り、従前のデー
タＤB をそのまま出力するが、計数値のバラツキが小さ
く、中心値ｄを検出できるような場合には、計数値ＤA0
〜ＤA(C-1)のうち、中心値ｄから予め定めた一定値以内
にある計数値（一定偏差内にある計数値）だけを抽出
し、抽出した計数値ＤAiのみで順次演算を行い、データ
ＤB を順次更新する（ステップＳ６〜ステップＳ８）。
【００１５】以上のようにして、マルチパスフェージン
グの影響が大きく、計数値ＤAiのバラツキが大きい場
合、すなわち、多くの計数値ＤAiに誤差が含まれている
場合には、これらのデータによるフィードバック制御を
行わず、誤差の大きいデータでフィードバック制御され
ることによる偏差の増大を防止し、又、バラツキが小さ
く計数値ＤAiが集中する場合には、偏差の大きい計数値
は排除して残りの計数値で順次補正したデータによりフ
ィードバック制御を行うため、マルチパスフェージング
の影響を受けない計数値で制御でき、偏差の少ない制御
を実現できる。また、回路構成は簡単なものであり、移
動局に適した構成であるため、移動局の小型化、簡素
化、低消費電力化を実現できる。
グの影響が大きく、計数値ＤAiのバラツキが大きい場
合、すなわち、多くの計数値ＤAiに誤差が含まれている
場合には、これらのデータによるフィードバック制御を
行わず、誤差の大きいデータでフィードバック制御され
ることによる偏差の増大を防止し、又、バラツキが小さ
く計数値ＤAiが集中する場合には、偏差の大きい計数値
は排除して残りの計数値で順次補正したデータによりフ
ィードバック制御を行うため、マルチパスフェージング
の影響を受けない計数値で制御でき、偏差の少ない制御
を実現できる。また、回路構成は簡単なものであり、移
動局に適した構成であるため、移動局の小型化、簡素
化、低消費電力化を実現できる。
【００１６】
【発明の効果】本発明は以上説明したように、マルチパ
スフェージングの影響を受けていない計数値によってフ
ィードバック制御を行うことができ、偏差の少ない制御
が行えるという効果がある。
スフェージングの影響を受けていない計数値によってフ
ィードバック制御を行うことができ、偏差の少ない制御
が行えるという効果がある。
【図面の簡単な説明】
【図１】ＡＦＣ回路を備えた受信機の一構成例を示すブ
ロック図である。
ロック図である。
【図２】本発明の一実施例の動作を示すフローチャート
である。
である。
【図３】従来のＡＦＣ回路の動作を示すフローチャート
である。
である。
２０ ＡＦＣ回路 ２１ カウンタ ２２ 演算部 ２３ ＲＯＭ ２４ Ｄ／Ａコンバータ ２５ ＶＣ−ＴＣＸＯ
Claims (1)
- 【請求項１】 ディジタル通信の移動局に用いられ、受
信周波数に追従させて中間周波数を安定化させるため中
間周波数を入力し局部発振器を制御するフィードバック
制御回路に組み込まれ、 カウンタと演算部と電圧制御発振器とを有し、 カウンタで中間周波数を順次計数し、計数値を基に演算
部で順次演算処理を行い、演算値を更新しながら電圧制
御発振器を制御するＡＦＣ(automatic frequency contr
ol）回路において、 上記カウンタで行う中間周波数の計数を、一定時間単位
を基準とし、この時間単位をさらに複数に区切ってそれ
ぞれ計数し、一定時間単位の各計数値を記憶させる手
段、 記憶させた当該時間単位分の各計数値を予め定めた基準
を基にバラツキが大きいか否かを判断し、バラツキが大
きい時は当該時間単位より一つ前の時間単位における演
算値をそのまま維持し、バラツキが小さい時は偏差の大
きい計数値を除いた計数値を基に演算部で順次演算処理
を行い演算値を更新しながら電圧制御発振器を制御する
手段、 を備えたＡＦＣ回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187409A JP2506027B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
| CA002098660A CA2098660C (en) | 1992-06-23 | 1993-06-17 | Automatic frequency control circuit |
| US08/080,407 US5513388A (en) | 1992-06-23 | 1993-06-18 | Automatic frequency control circuit |
| AU41408/93A AU659018B2 (en) | 1992-06-23 | 1993-06-21 | Automatic frequency control circuit |
| EP93304891A EP0580294B1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| DE69317825T DE69317825T2 (de) | 1992-06-23 | 1993-06-23 | Selbstätige Frequenzregelungsschaltung |
| EP95104800A EP0662754A1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| EP95104801A EP0663725A1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| AU13454/95A AU671570B2 (en) | 1992-06-23 | 1995-02-23 | Automatic frequency control circuit |
| AU13453/95A AU670896B2 (en) | 1992-06-23 | 1995-02-23 | Automatic frequency control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187409A JP2506027B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066179A true JPH066179A (ja) | 1994-01-14 |
| JP2506027B2 JP2506027B2 (ja) | 1996-06-12 |
Family
ID=16205535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187409A Expired - Lifetime JP2506027B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506027B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753587A1 (fr) * | 1996-09-13 | 1998-03-20 | Motorola Israel Ltd | Procede et appareil permettant la commande de frequence |
| JP2002535908A (ja) * | 1999-01-22 | 2002-10-22 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 較正方法を用いた発振器 |
| JP2016122890A (ja) * | 2014-12-24 | 2016-07-07 | アイコム株式会社 | 局部発振回路およびそれを用いるヘテロダイン受信機 |
-
1992
- 1992-06-23 JP JP4187409A patent/JP2506027B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753587A1 (fr) * | 1996-09-13 | 1998-03-20 | Motorola Israel Ltd | Procede et appareil permettant la commande de frequence |
| JP2002535908A (ja) * | 1999-01-22 | 2002-10-22 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 較正方法を用いた発振器 |
| JP2016122890A (ja) * | 2014-12-24 | 2016-07-07 | アイコム株式会社 | 局部発振回路およびそれを用いるヘテロダイン受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2506027B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034990A (en) | Digital radio transmission and reception system applying a direct modulation and demodulation method | |
| AU659018B2 (en) | Automatic frequency control circuit | |
| CN1252182A (zh) | 借助于一个接收机产生发送信号 | |
| JP2506027B2 (ja) | Ａｆｃ回路 | |
| US5542114A (en) | Radio receiver for suppressing frequency drift in an intermediate frequency stage | |
| US6052419A (en) | Frequency adjusting method for use with digital receiver and frequency adjusting circuit thereof | |
| JP2001285033A (ja) | シンセサイザ受信機 | |
| JPH1188219A (ja) | 受信機および送受信機 | |
| JP2710930B2 (ja) | ダブルスーパーヘテロダイン方式無線機 | |
| JP2540093B2 (ja) | Ａｆｃ回路 | |
| JPH10163818A (ja) | 周波数自動制御回路 | |
| JP2767518B2 (ja) | Ａｆｃ回路 | |
| US6741865B1 (en) | Digital multi-subscriber radio telecommunication system working with frequency jumping | |
| JP2752850B2 (ja) | 受信機 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| JP2003046398A (ja) | 受信システム及び送受信システム | |
| JPH04115629A (ja) | シンセサイザ型受信機 | |
| JPH07235890A (ja) | シンセサイザ受信機 | |
| JPH05344017A (ja) | スーパーヘテロダイン方式の無線装置 | |
| JPH0654013A (ja) | 受信機の周波数変換回路 | |
| JPH1051341A (ja) | ラジオ受信回路 | |
| JPH0722846A (ja) | 周波数変換器 | |
| JPH06188768A (ja) | 受信機 | |
| JPH0837629A (ja) | 衛星放送受信装置 | |
| JPH04298141A (ja) | 周波数制御回路 |