JPH0534691B2 - - Google Patents

Info

Publication number
JPH0534691B2
JPH0534691B2 JP62254532A JP25453287A JPH0534691B2 JP H0534691 B2 JPH0534691 B2 JP H0534691B2 JP 62254532 A JP62254532 A JP 62254532A JP 25453287 A JP25453287 A JP 25453287A JP H0534691 B2 JPH0534691 B2 JP H0534691B2
Authority
JP
Japan
Prior art keywords
output
key
switch
keys
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62254532A
Other languages
English (en)
Other versions
JPH0198014A (ja
Inventor
Seizo Okada
Bunji Uchama
Yoichi Hamanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Mechanics Ltd
Original Assignee
Hitachi Seiko Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Seiko Ltd filed Critical Hitachi Seiko Ltd
Priority to JP62254532A priority Critical patent/JPH0198014A/ja
Publication of JPH0198014A publication Critical patent/JPH0198014A/ja
Publication of JPH0534691B2 publication Critical patent/JPH0534691B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、タブレツト上に置かれたカーソルや
電磁ペン等の指示器の座標を検出する座標検出装
置に関する。
〔従来の技術〕
座標検出装置は、タブレツト上の任意の位置を
指示器で指示すると、その位置に応じてタブレツ
トから信号が出力され、この信号を処理、演算す
ることにより前記位置の座標値が得られる。得ら
れた座標値適宜のは記憶手段により記憶される。
通常、このような座標検出装置は他のシステム、
例えばCADシステムと組合されて使用されるこ
とが多い。したがつて、座標検出装置から出力さ
れる信号は、組合された他のシステムにおける信
号の態様と一致した態様の信号とすることが必要
である。このため、従来、人手で操作されるスイ
ツチ(デイツプスイツチ)が用いられていた。こ
れを図により説明する。
第4図は従来の座標検出装置の一部のブロツク
図である。図で、10は座標検出装置に備えられ
ているマイクロコンピユータであり、タブレツト
の出力信号を処理する検出回路(図示されていな
い)からの信号を入力して所要の演算、制御を行
なう。
P55,P56はマイクロコンピユータ10の
出力ポート、P60〜P67はマイクロコンピユ
ータ10の入力ポートである。なお、他のポート
の図示は省略されている。20S1,20S2,20
S3はデイツプスイツチ、20R1,20R2,20
R3は抵抗モジユールを示す。デイツプスイツチ
S1〜20S3については後述する。30A,30
B,30C,30Dはスイツチング素子であり、
それぞれグランド端子G、スイツチング端子S、
入力端子1A〜4B、出力端子1Y〜4Yを有す
る(スイツチング素子30B,30C,30Dの
各端子の符号は省略されている。)。40はNOT
回路である。
次に、各デイツプスイツチ20S1〜20S3の機
能を図により説明する。第5図a,b,e,dは
デイツプスイツチ20S1の機能を説明する説明図
である。第5図aにはデイツプスイツチ20S1
示されている。このデイツプスイツチ20S1は8
個のキーを有し、キーの操作によりその接点を
ON又はOFFとすることができる。デイツプスイ
ツチ20S1は各キーに対応する8つの出力端子を
有する。なお、デイツプスイツチ20S2,20S3
も同様の構成を有する。
まず、デイツプスイツチ20S1のキー1とキー
2は出力単位を選択するキーである。出力単位は
座標の単位長さに対して使用されるパルスの数、
換言すれば1パルス当りの長さを示し、例えば第
5図bに示す表のように、キー1,2をOFF、
OFFとすることにより1パルス当り0.025mmが選
択される。キー3とキー4はモードを選択するキ
ーである。モードは第5図cに示すように、ラン
モード(常時座標値出力)、トラツクモード(カ
ーソルのキーの押圧している間出力)、ポイント
モード(カーソルのキーを押圧した瞬間だけ出
力)、リモートモード(コンピユータからの指令
があるときのみ出力)があり、キー3,4の
ON、OFFにより任意のモードが選択される。キ
ー5とキー6は出力レートの選択に使用される。
出力レートは1秒間に出力する座標のポイント数
であり、レート1は100ポイントを示し、第5図
dに示すように選択される。キー7はインクリメ
ンタルモードの選択で、例えばOFFはノーマル、
ONはインクリメンタル(カーソルが動いたとき
だけ座標の出力が可能になる。キー8は原点選択
キーで、例えばOFFとすると左下隅、ONとする
と左上隅が原点とされる。
第6図aに示すデイツプスイツチ20S2におい
ては、キー1でL/F出力(ラインフイード出
力)が選択され、例えばOFFでラインフイード
出力、ONでラインフイード出力なしのように選
択される。キー2,3はボーレート(1秒間に他
のシステムとの間で授受される信号のビツト数)
の選択に用いられ、例えば第6図bのように定め
られる。キー4,5,6は語長設定(1ワードの
ビツトの構成の設定)に用いられ、例えば第6図
cのように定められる。キー7はアスキーフオー
マツトとバイナリフオーマツトの切換えに用いら
れ、例えばOFFでアスキーフオーマツト、ONで
バイナリフオーマツトとされる。キー8はデイジ
タイズモードとテストモードの切換えに用いら
れ、例えばOFFでデイジタイズモード、ONでテ
ストモードとされる。
第7図aに示すデイツプスイツチにおいて、キ
ー1,2は出力フオーマツトを選択するキーであ
る。出力フオーマツトは座標値データの配列の順
番を示すものであり、組合される他のシステムに
より異なり、例えば第7図bに示すように定めら
れる。キー3はブザー選択用のキーであり、例え
ばカーソルのスイツチが押されたとき吹鳴される
ものであり、例えばOFFでブザー使用、ONでブ
ザー不使用とされる。キー4,5,6,7はオプ
シヨン拡張用に使用される予備のキーである。キ
ー8は初期条件設置用のキーである。
さて、座標検出装置が他のシステムと組合され
たとき、デイツプスイツチ20S1,20S2,20
S3、の各キーは、当該他のシステムにおいて処理
される信号形態に応じて前述のようにON又は
OFFとされる。当該他のシステムとの間の信号
の授受に際し、マイクロコンピユータ10は第4
図に示す回路において、出力ポートP55,P5
6から出力される信号の組合せ(高レベルと低レ
ベルの組合せ)を選択することによりスイツチン
グ素子30A〜30Dを選択的に作動状態とし、
デイツプスイツチ20S1〜20S3で選択されてい
る態様を入力ボートP60〜P67にとり込み、
これに応じて他システムとの間で信号の授受を行
なう。なお、スイツチング素子30C,30Dに
接続されている「他回路」は座標検出回路であ
る。
〔発明が解決しようとする問題点〕
ところで、第4図からも明らかなように、従来
の装置では、デイツプスイツチを3個用いるため
その配線が複雑となり、又、スイツチング素子の
数も多くなり、価格が高くなるという欠点があつ
た。
本発明の目的は、上記従来の欠点を除き、デイ
ツプスイツチおよびスイツチング素子の数を減少
することができ、ひいては配線も簡素化され価格
も低減することができ、しかもスイツチの設定作
業が容易な座標検出装置を提供するにある。
〔問題点を解決するための手段〕
上記の目的を達成するため、本発明は、良く使
用される外部装置の種類が限られており、実用上
上記したキーの総ての組合せが使用されるわけで
はないことに着目したもので、複数のインターフ
エース条件を予め設定するための設定手段を備
え、求めた座標値を予め設定されたインターフエ
ース条件に従い外部装着が読める態様に合わせて
出力するようにした座標検出装置において、複数
のインターフエース条件のうちのいくつかをグル
ープ条件としてまとめて記憶させる記憶装置を設
け、グループ条件を設定手段で設定するようにし
たことを特徴とする。
〔作用〕
記憶手段には予め組合わされる可能性の大きい
他のシステムの信号態様の組合せが、各組合せ毎
に記憶されている。したがつて、他のシステムが
組合わされたとき、当該組合わされた他のシステ
ムの信号態様の組合せを知り、これに選択手段に
より記憶手段から選択しておけば、他のシステム
との信号の授受が支障なく実行される。
〔実施例〕
以下、本発明を図示の実施例に基づいて説明す
る。
第1図は本発明の実施例に係る座標検出装置の
一部のブロツク図である。10′は第4図に示す
マイクロコンピユータ10に対応するマイクロコ
ンピユータであるが、出力ポートP55,P56
は備えられておらず、かつ、その記憶部の構成が
相違する。記憶部の構成については後述する。2
0S,20Rは第4図に示すものと同一構成のデ
イツプスイツチおよび抵抗モジユールである。本
実施例では、図示のようにデイツプスイツチ20
Sと抵抗モジユール20Rがそれぞれ1個備えら
れているのみであり、スイツチング素子やNOT
回路は備えられていない。
次に、デイツプスイツチ20Sの機能を図によ
り説明する。第2図a,bはデイツプスイツチ2
0Sの機能を説明する説明図である。第2図aに
はデイツプスイツチ20Sが示されている。この
デイツプスイツチ20Sのキー1は、第7図aに
示すデイツプスイツチ20S3のキー3と同じく、
ブザーの使用、不使用を選択するキーである。キ
ー2,3,4,5は後述するマイクロコンピユー
タ10′の記憶部(ROM)のアドレスを選択す
るために用いられる。キー6,7は第7図aに示
すデイツプスイツチ20S3のキー1,2と同じく
第2図bに示す出力フオーマツトA〜Dを選択す
るキーである。キー8は第6図aに示すデイツプ
スイツチ20S2のキー8と同じくデイジタイズモ
ードとテストモードを選択するキーである。
次に、マイクロコンピユータ10′の記憶部に
ついて説明する。第3図は記憶部のメモリマツプ
の一部を示す図である。図の左欄のA1〜A16は出
力フオーマツトAに対して設けられた記憶部のア
ドレスを示す。その右の4つの欄は各アドレスを
選択するためのデイツプスイツチ20Sのキー
2,3,4,5の組合せを示す。例えば、アドレ
スA3を選択するためには、キー2をOFF、キー
3をON、キー4をOFF、キー5をOFFとする。
これらキー2,3,4,5による信号はマイクロ
コンピユータ10′の入力ポートP61〜P64
に入力されてアドレス選択が行なわれる。次の9
つの欄は実際に記憶部に記憶されている事項であ
り、出力フオーマツトAに対して予想される組合
せが各アドレスに記憶されている。例えば、アド
レスA1には、インクリメンタルモードはノーマ
ルモード、ラインフイードは有、出力単位は1パ
ルス0.001インチ、モードはランモード、出力レ
ートは1秒間100ポイント、原点は左下隅、ポー
レートは1秒間に9600ビツト、語長設定はビツト
数7、パリテイ偶数、ストツプビツト2、そし
て、アスキー/バイナリーはアスキーフオーマツ
トの組合せが記憶されている。このような組合せ
は出力フオーマツトAについて図示するように16
の組合せが可能であるが、実際にはそれほど多く
の組合せを必要としない。したがつて、使用され
ないアドレスはオプシヨン拡張用としておく。な
お、第3図では1例として3つの組合せのみが示
されている。
第3図は出力フオーマツトAに対するメモリマ
ツプのみが示されているが、記憶部には出力フオ
ーマツトB,C,Dに対してもそれぞれ予想され
る組合せが記憶されている。即ち、デイツプスイ
ツチ20Sのアドレス選択キー2,3,4,5お
よび出力フオーマツト用のキー6,7の6つのキ
ーのON、OFFに選択することにより、64のア
ドレスの指定が可能である。なお、前述のよう
に、実際には各出力フオーマツトA〜Dについて
16個の組合せは必要ない。
座標検出装置が他のシステムと組合わされ、当
該他のシステムとの間で信号の授受を行なう必要
が生じた場合、作業員は上記他のシステムの信号
態様を調査し、これに合致する信号態様の組合せ
をマイクロコンピユータ10′の記憶部から探し
出し、デイツプスイツチ20Sのキー2〜7を操
作して記憶部における当該組合せのアドレスを指
定する。これにより、マイクロコンピユータ1
0′と他のシステムとの間の信号の授受は支障な
く行なわれる。
このように、本実施例では、デイツプスイツチ
1つと抵抗モジユール1つを備えるのみであるの
で、従来装置における2つのデイツプスイツチ、
2つの抵抗モジユール、4つのスイツチング素子
1つのNOT回路を省くことができ、構造および
周辺の配線が極度に簡素化され、製造容易とな
り、価格も低減することができる。
〔発明の効果〕
以上述べたように、本発明では、所定の信号態
様の組合せを記憶手段に記憶させ、それらを選択
手段により選択するようにしたので、構造および
周辺配線を簡素化することができ、製造容易とな
り、価格を低減することができるだけでなく、ス
イツチの設定作業も容易になる。
【図面の簡単な説明】
第1図は本発明の実施例に係る座標検出装置の
一部のブロツク図、第2図a,bは第1図に示す
デイツプスイツチの機能を説明する説明図、第3
図は第1図に示すマイクロコンピユータのメモリ
マツプの一部を示す図、第4図は従来の座標検出
装置の一部のブロツク図、第5図a,b,c,
d、第6図a,b,c、第7図a,bは第4図に
示す各デイツプスイツチの機能を説明する説明図
である。 10′……マイクロコンピユータ、20S……
デイツプスイツチ、20R……抵抗モジユール。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のインターフエース条件を予め設定する
    ための設定手段を備え、求めた座標値を予め設定
    されたインターフエース条件に従い外部装置が読
    める態様に合わせて出力するようにした座標検出
    装置において、複数のインターフエース条件のう
    ちのいくつかをグループ条件としてまとめて記憶
    させる記憶装置を設け、グループ条件を設定手段
    で設定するようにしたことを特徴とする座標検出
    装置。
JP62254532A 1987-10-12 1987-10-12 座標検出装置 Granted JPH0198014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62254532A JPH0198014A (ja) 1987-10-12 1987-10-12 座標検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254532A JPH0198014A (ja) 1987-10-12 1987-10-12 座標検出装置

Publications (2)

Publication Number Publication Date
JPH0198014A JPH0198014A (ja) 1989-04-17
JPH0534691B2 true JPH0534691B2 (ja) 1993-05-24

Family

ID=17266351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254532A Granted JPH0198014A (ja) 1987-10-12 1987-10-12 座標検出装置

Country Status (1)

Country Link
JP (1) JPH0198014A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319817A (ja) * 1988-06-22 1989-12-26 Pfu Ltd マウスボタン操作回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132868A (ja) * 1984-07-26 1986-02-15 Fuji Xerox Co Ltd 複写機のワンタツチコピ−条件設定方式
JPS61105632A (ja) * 1984-10-29 1986-05-23 Fuji Xerox Co Ltd 位置指示装置

Also Published As

Publication number Publication date
JPH0198014A (ja) 1989-04-17

Similar Documents

Publication Publication Date Title
US5437019A (en) Addressing method and apparatus for a computer system
US4016544A (en) Memory write-in control system for color graphic display
EP0315157A3 (en) Semiconductor memory system
GB2102993A (en) Microcomputer systems
JPH0534691B2 (ja)
US4327418A (en) High speed information selection and transfer system
JPH0728393A (ja) 制御装置
JPS6113234B2 (ja)
JPS60207918A (ja) プログラマブルコントロ−ラ
US4086588A (en) Signal generator
EP0273749B1 (en) Display system with fewer display memory chips
EP0217348B1 (en) Memory connected state detecting circuit
SU1072034A1 (ru) Устройство дл ввода информации
JPH035604B2 (ja)
KR100234321B1 (ko) 리미트 신호 처리 방법
JPS60167547A (ja) 信号伝送装置
JPH0751607Y2 (ja) プログラマブルコントローラ
JP2928320B2 (ja) メモリic試験回路
JPS59113600A (ja) 高信頼記憶回路装置
SU590696A1 (ru) Логическое устройство дл обработки информации
JPH054688B2 (ja)
SU771656A1 (ru) Устройство дл ввода-вывода информации
JPH083727B2 (ja) シーケンス制御装置における番号重複検出装置
SU1411754A1 (ru) Устройство дл контрол логических блоков
JPH0816293A (ja) キーボード接続装置