JPH05347244A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH05347244A JPH05347244A JP4155096A JP15509692A JPH05347244A JP H05347244 A JPH05347244 A JP H05347244A JP 4155096 A JP4155096 A JP 4155096A JP 15509692 A JP15509692 A JP 15509692A JP H05347244 A JPH05347244 A JP H05347244A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist film
- ion implantation
- hardened layer
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 イオン注入に用いたレジスト膜の除去におけ
るイオン注入硬化層の問題を解決すること。 【構成】 レジスト膜３の多層レジスト法によるパター
ニングに際し、ホトマスク４の不透過部分に、露光波長
についてその解像限界以下の寸法をもつ多数の開口１０
を形成し、それによりレジスト膜３のパターニングを行
い、結果としてのパターンの上面に凹凸を形成する。
るイオン注入硬化層の問題を解決すること。 【構成】 レジスト膜３の多層レジスト法によるパター
ニングに際し、ホトマスク４の不透過部分に、露光波長
についてその解像限界以下の寸法をもつ多数の開口１０
を形成し、それによりレジスト膜３のパターニングを行
い、結果としてのパターンの上面に凹凸を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造工程に
関し、特にその製造工程におけるイオン注入用のレジス
ト膜のパターニングのための多層レジスト方法に関す
る。
関し、特にその製造工程におけるイオン注入用のレジス
ト膜のパターニングのための多層レジスト方法に関す
る。
【０００２】
【従来の技術】従来、半導体装置の製造における基板そ
の他へのイオン注入用のレジスト膜のパターニングにつ
いてホトリソグラフを用いる多層レジスト方法は知られ
ている。すなわち、一般にイオン注入工程はそれ程微細
部分に適用されないため、ネガレジストとアライナーの
組合せ（一括露光）によりパターニングされていたが、
近年の半導体装置の微細化にともない、入射光と基板そ
の他からの反射光との干渉が大きな問題となり、それを
解決するためにポジレジストとステッパの組合せ、すな
わち多層レジスト法が使用されるようになっている。図
３はその一例を示すものである。
の他へのイオン注入用のレジスト膜のパターニングにつ
いてホトリソグラフを用いる多層レジスト方法は知られ
ている。すなわち、一般にイオン注入工程はそれ程微細
部分に適用されないため、ネガレジストとアライナーの
組合せ（一括露光）によりパターニングされていたが、
近年の半導体装置の微細化にともない、入射光と基板そ
の他からの反射光との干渉が大きな問題となり、それを
解決するためにポジレジストとステッパの組合せ、すな
わち多層レジスト法が使用されるようになっている。図
３はその一例を示すものである。
【０００３】図３ａにおいて、下地段差２を含む半導体
基板１上のレジスト膜３の上に平坦な薄いネガマスク４
を配置する。このマスクの透過部分の幅は例えば露光波
長がＧ線（４３６ｎｍ）の場合にはその解像限界である
約０．４μｍより幅の広いものとなる。このマスク４を
通じ、例えば３００ｍ秒の露光をレジスト膜３に対し行
う。そしてそれを現像することにより図３ｂに示すよう
なポジレジストパターン３′が得られる。
基板１上のレジスト膜３の上に平坦な薄いネガマスク４
を配置する。このマスクの透過部分の幅は例えば露光波
長がＧ線（４３６ｎｍ）の場合にはその解像限界である
約０．４μｍより幅の広いものとなる。このマスク４を
通じ、例えば３００ｍ秒の露光をレジスト膜３に対し行
う。そしてそれを現像することにより図３ｂに示すよう
なポジレジストパターン３′が得られる。
【０００４】
【発明が解決しようとする課題】このようにして得られ
たレジストパターンを用いて基板１その他にイオン注入
を行うわけであるが、レジストの単位面積当りに打ち込
まれるイオンの量が多いと、その上面が硬化し、イオン
注入硬化層が形成される。これを図４に模式的に示す。
図４から明らかなように、この硬化層７は次工程でのレ
ジスト膜の除去において問題となる。すなわち、通常、
レジスト膜は灰化と洗浄により除去されるわけである
が、このような硬化層７の存在により、レジスト膜が残
渣として残される可能性が高くなり、結果としての半導
体装置の歩溜が極めて悪くなる。
たレジストパターンを用いて基板１その他にイオン注入
を行うわけであるが、レジストの単位面積当りに打ち込
まれるイオンの量が多いと、その上面が硬化し、イオン
注入硬化層が形成される。これを図４に模式的に示す。
図４から明らかなように、この硬化層７は次工程でのレ
ジスト膜の除去において問題となる。すなわち、通常、
レジスト膜は灰化と洗浄により除去されるわけである
が、このような硬化層７の存在により、レジスト膜が残
渣として残される可能性が高くなり、結果としての半導
体装置の歩溜が極めて悪くなる。
【０００５】本発明はイオン注入用マスクとして使用さ
れるレジスト膜の残渣の問題を除去することを目的とす
る。
れるレジスト膜の残渣の問題を除去することを目的とす
る。
【０００６】
【課題を解決するための手段】この残渣は微細な部分よ
りも広いパターンに多く残ることがわかった。これはレ
ジストの側壁に打ち込まれるイオンの量が少ないためそ
の部分のレジストが硬化しにくいためと信じられる。本
発明では残渣の原因であるレジストのイオン注入により
形成される硬化層の量を後のレジスト除去工程の支障と
ならない程度に減少するために、ホトマスクの不透過部
分に、使用する露光波長の解像限度以下の寸法を有する
多数のスリットまたはホールを形成する。
りも広いパターンに多く残ることがわかった。これはレ
ジストの側壁に打ち込まれるイオンの量が少ないためそ
の部分のレジストが硬化しにくいためと信じられる。本
発明では残渣の原因であるレジストのイオン注入により
形成される硬化層の量を後のレジスト除去工程の支障と
ならない程度に減少するために、ホトマスクの不透過部
分に、使用する露光波長の解像限度以下の寸法を有する
多数のスリットまたはホールを形成する。
【０００７】
【作用】そのようなホトマスクを用いて露光され現像さ
れたレジスト膜の上面に凹凸が生じる。したがって、そ
のレジススト膜を用いてイオン注入を行えば凹凸により
つくられる側壁部分は単位面積当りに打ち込まれるイオ
ンの量が減少するので、硬化されずその凸の部分には従
来のごとくに比較的厚い硬化層が形成されそして凹の部
分に比較的薄いそのような硬化層が形成されても、全体
としての硬化層の量を減少させると共に広い面積にわた
る硬化がなくなるため、後のレジスト膜除去を容易にす
ることが出来る。
れたレジスト膜の上面に凹凸が生じる。したがって、そ
のレジススト膜を用いてイオン注入を行えば凹凸により
つくられる側壁部分は単位面積当りに打ち込まれるイオ
ンの量が減少するので、硬化されずその凸の部分には従
来のごとくに比較的厚い硬化層が形成されそして凹の部
分に比較的薄いそのような硬化層が形成されても、全体
としての硬化層の量を減少させると共に広い面積にわた
る硬化がなくなるため、後のレジスト膜除去を容易にす
ることが出来る。
【０００８】
【実施例】以下に本発明の方法の一実施例を図１及びそ
の結果として得られるレジストパターンを示す図２を参
照して説明する。なお、この例はポジレジストを得るご
とくなった例であるが、ネガレジストを得る場合にはホ
トマスクが反転するだけであるからその説明は省略す
る。
の結果として得られるレジストパターンを示す図２を参
照して説明する。なお、この例はポジレジストを得るご
とくなった例であるが、ネガレジストを得る場合にはホ
トマスクが反転するだけであるからその説明は省略す
る。
【０００９】図１において、まず薄く平坦なホトリソグ
ラフマスク４の不透過部分に適用露光装置の解像限界以
下、例えばＧ線（波長４３６ｎｍ）を用いる場合には約
０．４μｍ以下の寸法をもつ多数のスリットまたはホー
ル１０を形成する。
ラフマスク４の不透過部分に適用露光装置の解像限界以
下、例えばＧ線（波長４３６ｎｍ）を用いる場合には約
０．４μｍ以下の寸法をもつ多数のスリットまたはホー
ル１０を形成する。
【００１０】他方、基板１に塗布されるポジレジスト３
の厚さは通常約１μｍであるが、図２に示すように本発
明によればレジスト表面に凹凸が形成されるため、その
部分に存在しうる下地段差２の上面と凹部の底との間の
マージンを考えて、２μｍ以下、例えば約１．５μｍ前
後とすることが好ましい。
の厚さは通常約１μｍであるが、図２に示すように本発
明によればレジスト表面に凹凸が形成されるため、その
部分に存在しうる下地段差２の上面と凹部の底との間の
マージンを考えて、２μｍ以下、例えば約１．５μｍ前
後とすることが好ましい。
【００１１】次に、このホトマスク４を用いてレジスト
膜３を露光し、しかる後に現像を行う。この現像の結果
残されるレジストパターン３′の上面には上述のごとく
に凹凸が形成される。このレジストパターン３′を用い
てイオン注入を行う。このイオン注入により図２に示す
凸の部分の上面には図２に示すと同様の硬化層７が生じ
るが、凹部の硬化層７′は生じたとしても比較的薄いも
のとなる。従って硬化層の総量は平坦なレジスト膜の全
面に生じるそれと比較し充分少ないものとなり、後の灰
化及び洗浄により充分除去しうるものとなる。
膜３を露光し、しかる後に現像を行う。この現像の結果
残されるレジストパターン３′の上面には上述のごとく
に凹凸が形成される。このレジストパターン３′を用い
てイオン注入を行う。このイオン注入により図２に示す
凸の部分の上面には図２に示すと同様の硬化層７が生じ
るが、凹部の硬化層７′は生じたとしても比較的薄いも
のとなる。従って硬化層の総量は平坦なレジスト膜の全
面に生じるそれと比較し充分少ないものとなり、後の灰
化及び洗浄により充分除去しうるものとなる。
【００１２】
【発明の効果】以上述べたように、本発明によればホト
リソグラフマスクの不透過部分に露光波長の解像限界以
下の開口を形成して半導体基板上のレジスト膜を露光し
現像するため、結果としてのレジストパターンの上面に
凹凸が形成され、それを用いた後のイオン注入の際に生
じる硬化層の量を減少させると共に、硬化層自体を分散
させることにより、灰化及び洗浄によるレジスト膜の除
去を容易にする。
リソグラフマスクの不透過部分に露光波長の解像限界以
下の開口を形成して半導体基板上のレジスト膜を露光し
現像するため、結果としてのレジストパターンの上面に
凹凸が形成され、それを用いた後のイオン注入の際に生
じる硬化層の量を減少させると共に、硬化層自体を分散
させることにより、灰化及び洗浄によるレジスト膜の除
去を容易にする。
【図１】本発明の方法を例示する図である。
【図２】本発明により形成されるレジスト膜およびそれ
を用いてイオン注入を行う場合の硬化層を示す模式図で
ある。
を用いてイオン注入を行う場合の硬化層を示す模式図で
ある。
【図３】従来の方法によるレジスト膜形成を示す図であ
る。
る。
【図４】従来の方法により得られるレジスト膜およびそ
れを用いたイオン注入を行う場合に生じる硬化層を示す
図である。
れを用いたイオン注入を行う場合に生じる硬化層を示す
図である。
１ 半導体基板 ２ 下地段差 ３，３′ レジスト膜 ４ ホトマスク ７，７′ イオン注入硬化層 １０ スリットまたはホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/26 ５１１ 7124−2Ｈ Ｈ０１Ｌ 21/266
Claims (1)
- 【請求項１】 半導体装置の製造工程におけるイオン注
入用レジストのパターン形成のための多層レジスト方法
において、ホトリソグラフマスクに、露光波長の解像限
界以下の幅をもつスリットまたは直径をもつホールを多
数形成し、このマスクにより半導体基板上のレジスト膜
を露光し、その後現像することにより残されるレジスト
膜の表面に凹凸を形成することを特徴とするレジストパ
ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155096A JPH05347244A (ja) | 1992-06-15 | 1992-06-15 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155096A JPH05347244A (ja) | 1992-06-15 | 1992-06-15 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347244A true JPH05347244A (ja) | 1993-12-27 |
Family
ID=15598542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4155096A Pending JPH05347244A (ja) | 1992-06-15 | 1992-06-15 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347244A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882394B2 (en) | 2002-05-30 | 2005-04-19 | Fujitsu-Display Technologies Corporation | Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing |
| JP2011164628A (ja) * | 2011-03-02 | 2011-08-25 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
-
1992
- 1992-06-15 JP JP4155096A patent/JPH05347244A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882394B2 (en) | 2002-05-30 | 2005-04-19 | Fujitsu-Display Technologies Corporation | Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing |
| US7692740B2 (en) | 2002-05-30 | 2010-04-06 | Sharp Kabushiki Kaisha | Liquid crystal display having a reflective electrode formed on an organic resin film |
| JP2011164628A (ja) * | 2011-03-02 | 2011-08-25 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355239B2 (ja) | パターンの形成方法 | |
| JPH06348032A (ja) | レジストパターンの形成方法 | |
| JPH04115515A (ja) | パターン形成方法 | |
| GB2135793A (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| US4368245A (en) | Method for making matt diffusion patterns | |
| JPH07287386A (ja) | 位相シフトマスク及びその製造方法 | |
| JP3337020B2 (ja) | 半導体装置の製造方法 | |
| JPH05217834A (ja) | マスク上のｌｓｉチップレイアウト方法 | |
| KR920009369B1 (ko) | 마스크의 제작방법 | |
| JPH10186630A (ja) | 位相シフト露光マスクおよびその製造方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JP3110801B2 (ja) | フォトマスクの製造方法及びフォトマスク | |
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JP3170940B2 (ja) | 微細パターンの形成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH07325385A (ja) | ホトレジスト膜の形成方法とホトプレート | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPH07169671A (ja) | 半導体装置の製造方法 | |
| JPH06260382A (ja) | 半導体装置の製造方法 | |
| JPH0567559A (ja) | 微細パターンの形成方法 |