JPH0534724A - 強誘電性液晶セル - Google Patents
強誘電性液晶セルInfo
- Publication number
- JPH0534724A JPH0534724A JP19156591A JP19156591A JPH0534724A JP H0534724 A JPH0534724 A JP H0534724A JP 19156591 A JP19156591 A JP 19156591A JP 19156591 A JP19156591 A JP 19156591A JP H0534724 A JPH0534724 A JP H0534724A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- ferroelectric liquid
- electrode
- crystal cell
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 強誘電性液晶と薄膜トランジスタを組合わせ
た液晶セルを動作させたばあいに生じる反転電流による
悪影響を消去する。 【構成】 薄膜トランジスタのドレイン電極側の容量に
蓄積される電荷量の値を、強誘電性液晶の自発分極と透
明電極の面積との積の２倍以上とした。
た液晶セルを動作させたばあいに生じる反転電流による
悪影響を消去する。 【構成】 薄膜トランジスタのドレイン電極側の容量に
蓄積される電荷量の値を、強誘電性液晶の自発分極と透
明電極の面積との積の２倍以上とした。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば液晶空間光変
調器や液晶ディスプレイとして使用される強誘電性液晶
セルに関する。
調器や液晶ディスプレイとして使用される強誘電性液晶
セルに関する。
【０００２】
【従来の技術】図４は、たとえば特開昭62-299064号公
報に示された従来の液晶セルの構成を示す断面図であ
り、図５はその回路図である。図中、20は薄膜トランジ
スタアレイ基板であり、４は透明絶縁基板、５は一般に
ITOが使われている画素電極、６はゲート配線、７は半
導体層、８はソース配線、９はドレイン電極、10はゲー
ト絶縁膜、11はシリコンチッ化膜などの絶縁膜からなる
保護膜、12は配向膜である。２は対向基板であり、13は
透明絶縁基板、14は一般にITOが使われている対向電
極、15は配向膜である。対向電極14は共通電極に接続さ
れている。３はこれらの基板の間に挟み込まれた液晶で
ある。
報に示された従来の液晶セルの構成を示す断面図であ
り、図５はその回路図である。図中、20は薄膜トランジ
スタアレイ基板であり、４は透明絶縁基板、５は一般に
ITOが使われている画素電極、６はゲート配線、７は半
導体層、８はソース配線、９はドレイン電極、10はゲー
ト絶縁膜、11はシリコンチッ化膜などの絶縁膜からなる
保護膜、12は配向膜である。２は対向基板であり、13は
透明絶縁基板、14は一般にITOが使われている対向電
極、15は配向膜である。対向電極14は共通電極に接続さ
れている。３はこれらの基板の間に挟み込まれた液晶で
ある。
【０００３】つぎに動作について説明する。ゲート電極
に電圧が印加されると半導体層にキャリアーが誘起され
薄膜トランジスタはON状態となる。ゲート電極に電圧が
印加されていないときはOFF状態である。ON状態ではソ
ース信号電圧はそのままドレイン電極に印加され、対向
基板上の対向電極に印加されている電圧との差分の電圧
が液晶に印加されることになる。
に電圧が印加されると半導体層にキャリアーが誘起され
薄膜トランジスタはON状態となる。ゲート電極に電圧が
印加されていないときはOFF状態である。ON状態ではソ
ース信号電圧はそのままドレイン電極に印加され、対向
基板上の対向電極に印加されている電圧との差分の電圧
が液晶に印加されることになる。
【０００４】強誘電性液晶は分子軸が２つの方向を取る
ことができ、電圧を印加するとその分子軸の方向がいず
れか一方の方向から他方の方向に変化する。また強誘電
性液晶は屈折率の異方性を有している。このため、その
前後に偏光子をその偏光方向が直行し、光の入射側の偏
光子の偏光方向を強誘電性液晶のいずれか一方の分子軸
と一致するように配置すると、電圧印加により光をオン
・オフすることができる。
ことができ、電圧を印加するとその分子軸の方向がいず
れか一方の方向から他方の方向に変化する。また強誘電
性液晶は屈折率の異方性を有している。このため、その
前後に偏光子をその偏光方向が直行し、光の入射側の偏
光子の偏光方向を強誘電性液晶のいずれか一方の分子軸
と一致するように配置すると、電圧印加により光をオン
・オフすることができる。
【０００５】また、強誘電性液晶の分子軸が変化すると
きには自発分極反転に伴う反転電流が流れる。この反転
電流の総電荷量は自発分極の値に比例する。
きには自発分極反転に伴う反転電流が流れる。この反転
電流の総電荷量は自発分極の値に比例する。
【０００６】
【発明が解決しようとする課題】従来の液晶セルは以上
のように構成されており、強誘電性液晶の反転電流分の
電荷を蓄積するための負荷容量の値についてはなんら考
慮されていないため、自発分極の大きな強誘電性液晶を
用いた液晶セルでは反転電流分の電荷を蓄積することが
できず、正常に動作しないなどの問題点があった。
のように構成されており、強誘電性液晶の反転電流分の
電荷を蓄積するための負荷容量の値についてはなんら考
慮されていないため、自発分極の大きな強誘電性液晶を
用いた液晶セルでは反転電流分の電荷を蓄積することが
できず、正常に動作しないなどの問題点があった。
【０００７】本発明は前記のような問題点を解消するた
めになされたもので、自発分極の大きな強誘電性液晶を
用いても正常に動作できる装置をうることを目的とす
る。
めになされたもので、自発分極の大きな強誘電性液晶を
用いても正常に動作できる装置をうることを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、少なくともそ
の表面が絶縁物からなる基板上に薄膜トランジスタおよ
び画素電極が設けられた薄膜トランジスタアレイ基板
と、少なくともその表面が絶縁物からなる基板上に対向
電極が設けられた対向基板とが強誘電性液晶を挟み込む
構造の液晶セルであって、薄膜トランジスタのドレイン
電極側の全ての容量に蓄積された電荷量の値が強誘電性
液晶の自発分極と画素電極の面積との積の２倍以上であ
ることを特徴とする強誘電性液晶セルに関する。
の表面が絶縁物からなる基板上に薄膜トランジスタおよ
び画素電極が設けられた薄膜トランジスタアレイ基板
と、少なくともその表面が絶縁物からなる基板上に対向
電極が設けられた対向基板とが強誘電性液晶を挟み込む
構造の液晶セルであって、薄膜トランジスタのドレイン
電極側の全ての容量に蓄積された電荷量の値が強誘電性
液晶の自発分極と画素電極の面積との積の２倍以上であ
ることを特徴とする強誘電性液晶セルに関する。
【０００９】
【作用】本発明の強誘電性液晶セルでは、薄膜トランジ
スタのドレイン電極側の全ての容量に蓄積された電荷量
の値を強誘電性液晶の自発分極と画素電極の面積との積
の２倍以上とすることにより、自発分極の大きな強誘電
性液晶においても正常に動作させることができる。
スタのドレイン電極側の全ての容量に蓄積された電荷量
の値を強誘電性液晶の自発分極と画素電極の面積との積
の２倍以上とすることにより、自発分極の大きな強誘電
性液晶においても正常に動作させることができる。
【００１０】
【実施例】以下、本発明の一実施例を図１および図２を
用いて説明する。図中、１は薄膜トランジスタアレイ基
板であり、４は透明絶縁基板、５はITOなどの画素電極
（透明電極）、６はゲート配線、７は半導体層、８はソ
ース配線、９はドレイン電極、10はゲート絶縁膜、11は
シリコンチッ化膜などの絶縁膜からなる保護膜、12は配
向膜、16はアース電極である。
用いて説明する。図中、１は薄膜トランジスタアレイ基
板であり、４は透明絶縁基板、５はITOなどの画素電極
（透明電極）、６はゲート配線、７は半導体層、８はソ
ース配線、９はドレイン電極、10はゲート絶縁膜、11は
シリコンチッ化膜などの絶縁膜からなる保護膜、12は配
向膜、16はアース電極である。
【００１１】前記透明絶縁基板、画素電極、ゲート配
線、半導体層、ソース配線、ドレイン電極、ゲート絶縁
膜、保護膜、配向膜およびアース電極の材質、形状など
は、ドレイン電極側の負荷容量の値が下記要件を満足し
うる限りとくに限定はない。
線、半導体層、ソース配線、ドレイン電極、ゲート絶縁
膜、保護膜、配向膜およびアース電極の材質、形状など
は、ドレイン電極側の負荷容量の値が下記要件を満足し
うる限りとくに限定はない。
【００１２】すなわち、本発明の液晶セルでは、反転電
流分の電荷を蓄積するためにドレイン電極側の全ての容
量に蓄積された電荷量の値が強誘電性液晶の自発分極と
画素電極の面積との積の２倍以上に設定される。ここで
いう画素電極とは、トランジスタアレイ基板上に設けた
画素電極のことであり、その面積とは、画素電極のう
ち、強誘電液晶が反転している部分の面積のことであ
る。
流分の電荷を蓄積するためにドレイン電極側の全ての容
量に蓄積された電荷量の値が強誘電性液晶の自発分極と
画素電極の面積との積の２倍以上に設定される。ここで
いう画素電極とは、トランジスタアレイ基板上に設けた
画素電極のことであり、その面積とは、画素電極のう
ち、強誘電液晶が反転している部分の面積のことであ
る。
【００１３】ドレイン電極側の容量は、薄膜トランジス
タアレイ基板の画素電極、ドレイン電極と対向基板の対
向電極との間の容量と、ゲート電極とドレイン電極の間
の容量と、ソース電極とドレイン電極の間の容量と、蓄
積容量、たとえばドレイン電極とアース電極、画素電極
とアース電極などとの間の容量によって形成される。
タアレイ基板の画素電極、ドレイン電極と対向基板の対
向電極との間の容量と、ゲート電極とドレイン電極の間
の容量と、ソース電極とドレイン電極の間の容量と、蓄
積容量、たとえばドレイン電極とアース電極、画素電極
とアース電極などとの間の容量によって形成される。
【００１４】図１に示される例ではアース電極16と画素
電極５とでゲート絶縁膜10を挟み込むことにより蓄積容
量を形成している。蓄積容量の値は、蓄積容量とその他
のドレイン電極側の容量に蓄積される電荷量の和が強誘
電性液晶の自発分極と画素電極の面積との積の２倍以上
となるように決めている。また図１に示される例では蓄
積容量用の絶縁膜としてゲート絶縁膜10を用いたが、図
３に示すように別に絶縁膜17を形成してもよい。また蓄
積容量はドレイン電極とゲート電極との間に形成しても
よい。
電極５とでゲート絶縁膜10を挟み込むことにより蓄積容
量を形成している。蓄積容量の値は、蓄積容量とその他
のドレイン電極側の容量に蓄積される電荷量の和が強誘
電性液晶の自発分極と画素電極の面積との積の２倍以上
となるように決めている。また図１に示される例では蓄
積容量用の絶縁膜としてゲート絶縁膜10を用いたが、図
３に示すように別に絶縁膜17を形成してもよい。また蓄
積容量はドレイン電極とゲート電極との間に形成しても
よい。
【００１５】またドレイン電極側の容量を増やす方法と
して、セルギャップを狭くする方法を用いてもよく、蓄
積容量と併用してもよい。
して、セルギャップを狭くする方法を用いてもよく、蓄
積容量と併用してもよい。
【００１６】図１中の２は対向基板であり、13は透明絶
縁基板、14は対向電極（透明電極）、15は配向膜であ
る。対向電極14は共通電極に接続されている。これら透
明絶縁基板、対向電極および配向膜の材質、形状など
は、前記薄膜トランジスタアレイ基板のばあいと同様に
とくに限定はない。
縁基板、14は対向電極（透明電極）、15は配向膜であ
る。対向電極14は共通電極に接続されている。これら透
明絶縁基板、対向電極および配向膜の材質、形状など
は、前記薄膜トランジスタアレイ基板のばあいと同様に
とくに限定はない。
【００１７】３はこれらの基板の間に挟み込まれた液晶
である。前記液晶としては、高速動作が可能な自発分極
の大きいものが好ましい。また蓄積容量が必要となるの
は、自発分極が6.6nc／cm2以上の強誘電性液晶を用いた
ばあいである。
である。前記液晶としては、高速動作が可能な自発分極
の大きいものが好ましい。また蓄積容量が必要となるの
は、自発分極が6.6nc／cm2以上の強誘電性液晶を用いた
ばあいである。
【００１８】つぎに実施例に基づき、本発明の強誘電性
液晶セルをさらに具体的に説明する。
液晶セルをさらに具体的に説明する。
【００１９】［実施例１］本発明の液晶セルの一例とし
て、図３に示したような断面を有するセルの実施例を示
す。
て、図３に示したような断面を有するセルの実施例を示
す。
【００２０】用いた液晶はチッソ（株）製のCS-1024で
自発分極の値は35nc／cm2である。この液晶を薄膜トラ
ンジスタアレイ基板と対向基板の間に挟み込む。このと
きの対向電極と画素電極の間隔は保護膜の膜厚も含めて
2.5μｍに設定されている。画素電極の面積は1.6×10-5
cm2であり、画素電極と対向電極の間の容量は270ｆＦ、
ドレイン電極と対向電極の間の容量は18ｆＦ、ゲート電
極とドレイン電極の間の容量は74ｆＦ、ソース電極とド
レイン電極の間の容量は12ｆＦ、蓄積容量は75ｆＦであ
る。ただし、ストレージ容量には10Ｖの電圧が印加され
ている。液晶の動作電圧も10Ｖである。
自発分極の値は35nc／cm2である。この液晶を薄膜トラ
ンジスタアレイ基板と対向基板の間に挟み込む。このと
きの対向電極と画素電極の間隔は保護膜の膜厚も含めて
2.5μｍに設定されている。画素電極の面積は1.6×10-5
cm2であり、画素電極と対向電極の間の容量は270ｆＦ、
ドレイン電極と対向電極の間の容量は18ｆＦ、ゲート電
極とドレイン電極の間の容量は74ｆＦ、ソース電極とド
レイン電極の間の容量は12ｆＦ、蓄積容量は75ｆＦであ
る。ただし、ストレージ容量には10Ｖの電圧が印加され
ている。液晶の動作電圧も10Ｖである。
【００２１】以上のように構成されたセルの動作結果を
図６に示す。
図６に示す。
【００２２】
【発明の効果】以上のように、本発明によれば薄膜トラ
ンジスタのドレイン電極側の全ての容量に蓄積された電
荷量の値を強誘電性液晶の自発分極と画素電極の面積と
の積の２倍以上としたので、自発分極の大きな強誘電性
液晶を用いた液晶セルを正常に動作させることができ
る。
ンジスタのドレイン電極側の全ての容量に蓄積された電
荷量の値を強誘電性液晶の自発分極と画素電極の面積と
の積の２倍以上としたので、自発分極の大きな強誘電性
液晶を用いた液晶セルを正常に動作させることができ
る。
【図１】本発明の一実施例による液晶セルの断面図であ
る。
る。
【図２】図１に示す液晶セルの回路図である。
【図３】本発明の一実施例による液晶セルの断面図であ
る。
る。
【図４】従来の液晶セルの断面図である。
【図５】図４に示す液晶セルの回路図である。
【図６】実施例１の液晶セルの動作結果を示すグラフで
ある。
ある。
１ 薄膜トランジスタアレイ基板 ２ 対向基板 ３ 液晶 ４、13 透明絶縁基板 ５ 画素電極 ６ ゲート配線 ７ 半導体層 ８ ソース配線 ９ ドレイン電極 10 ゲート絶縁膜 14 対向電極 16 アース電極 17 蓄積容量用の絶縁膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 少なくともその表面が絶縁物からなる基
板上に薄膜トランジスタおよび画素電極が設けられた薄
膜トランジスタアレイ基板と、少なくともその表面が絶
縁物からなる基板上に対向電極が設けられた対向基板と
が強誘電性液晶を挟み込む構造の液晶セルであって、薄
膜トランジスタのドレイン電極側の全ての容量に蓄積さ
れた電荷量の値が強誘電性液晶の自発分極と画素電極の
面積との積の２倍以上であることを特徴とする強誘電性
液晶セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19156591A JP2960801B2 (ja) | 1991-07-31 | 1991-07-31 | 強誘電性液晶セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19156591A JP2960801B2 (ja) | 1991-07-31 | 1991-07-31 | 強誘電性液晶セル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0534724A true JPH0534724A (ja) | 1993-02-12 |
| JP2960801B2 JP2960801B2 (ja) | 1999-10-12 |
Family
ID=16276787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19156591A Expired - Fee Related JP2960801B2 (ja) | 1991-07-31 | 1991-07-31 | 強誘電性液晶セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2960801B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876424B1 (en) | 1999-11-05 | 2005-04-05 | Fujitsu Limited | Liquid crystal display having a spontaneous polarization |
| KR100577410B1 (ko) * | 1999-11-30 | 2006-05-08 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| JP2008033343A (ja) * | 2007-08-22 | 2008-02-14 | Fujitsu Ltd | 液晶表示装置の駆動方法 |
| JP2013101360A (ja) * | 2009-10-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1991
- 1991-07-31 JP JP19156591A patent/JP2960801B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876424B1 (en) | 1999-11-05 | 2005-04-05 | Fujitsu Limited | Liquid crystal display having a spontaneous polarization |
| KR100656228B1 (ko) * | 1999-11-05 | 2006-12-12 | 후지쯔 가부시끼가이샤 | 액정표시장치 |
| KR100577410B1 (ko) * | 1999-11-30 | 2006-05-08 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| JP2008033343A (ja) * | 2007-08-22 | 2008-02-14 | Fujitsu Ltd | 液晶表示装置の駆動方法 |
| JP2013101360A (ja) * | 2009-10-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9559208B2 (en) | 2009-10-21 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
| US10714622B2 (en) | 2009-10-21 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2960801B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097297A (en) | Thin film transistor | |
| KR960014498B1 (ko) | 밝은 영상을 제공할 수 있는 능동 매트릭스 액정 표시 셀 및 능동 매트릭스 액정 표시 셀을 포함하는 패널 | |
| KR100710120B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| US5701166A (en) | Active matrix liquid crystal display having first and second display electrodes capacitively couple to second and first data buses, respectively | |
| US5491571A (en) | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer | |
| KR101213871B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JPS63220289A (ja) | 薄膜トランジスタアレイ | |
| JPH0244317A (ja) | 補助容量を有する液晶表示装置 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0534724A (ja) | 強誘電性液晶セル | |
| JP3043869B2 (ja) | 液晶表示装置 | |
| CN1459658A (zh) | 具有凹陷式栅极电极的液晶显示器件及其制造方法 | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0580651B2 (ja) | ||
| US4782337A (en) | Matrix display device comprising two groups of row electrodes and two column electrodes for image element and its control process | |
| JPH0242763A (ja) | 薄膜トランジスタ装置 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH03175428A (ja) | 液晶ライトバルブ | |
| JP3865277B2 (ja) | 液晶表示装置 | |
| JPH01189632A (ja) | 薄膜トランジスタ | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JPH0239130A (ja) | 液晶表示装置 | |
| JPH05341318A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0636136B2 (ja) | アクテイブマトリクス形表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |