JPH05347468A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH05347468A JPH05347468A JP15397192A JP15397192A JPH05347468A JP H05347468 A JPH05347468 A JP H05347468A JP 15397192 A JP15397192 A JP 15397192A JP 15397192 A JP15397192 A JP 15397192A JP H05347468 A JPH05347468 A JP H05347468A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- thin film
- circuit
- conductive thin
- electrodeposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 68
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000004070 electrodeposition Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 6
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000000243 solution Substances 0.000 description 14
- 238000007747 plating Methods 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 150000001450 anions Chemical class 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003411 electrode reaction Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 立体的に形成された基体１の表面にファイン
パターンで回路形成する。 【構成】 立体的に形成された基体１の表面に導電性薄
膜２を設ける。導電性薄膜２の表面に電着フォトレジス
ト３を被着する。電着フォトレジスト３を露光・現像処
理して電着フォトレジスト３を回路パターンで除去す
る。電着フォトレジスト３の除去で露出される部分にお
いて導電性薄膜２の表面に電気メッキして導体層４を形
成する。電着フォトレジスト３を剥離した後、電着フォ
トレジスト３の剥離で露出される導電性薄膜２をエッチ
ング除去する。導電性薄膜２の電着フォトレジスト３で
覆われず露出される部分に電気メッキして所定厚みの導
体層４を設けることによって回路形成することができ、
エッチングは薄い導電性薄膜２を除去する軽い処理で済
む。
パターンで回路形成する。 【構成】 立体的に形成された基体１の表面に導電性薄
膜２を設ける。導電性薄膜２の表面に電着フォトレジス
ト３を被着する。電着フォトレジスト３を露光・現像処
理して電着フォトレジスト３を回路パターンで除去す
る。電着フォトレジスト３の除去で露出される部分にお
いて導電性薄膜２の表面に電気メッキして導体層４を形
成する。電着フォトレジスト３を剥離した後、電着フォ
トレジスト３の剥離で露出される導電性薄膜２をエッチ
ング除去する。導電性薄膜２の電着フォトレジスト３で
覆われず露出される部分に電気メッキして所定厚みの導
体層４を設けることによって回路形成することができ、
エッチングは薄い導電性薄膜２を除去する軽い処理で済
む。
Description
【０００１】
【産業上の利用分野】本発明は、表面が立体的に形成さ
れたプリント配線板の製造方法に関するものである。
れたプリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】ＭＣＢ（Ｍｏｌｄｅｄ Ｃｉｒｃｕｉｔ
Ｂｏａｒｄ）やＭＩＤ（Ｍｏｌｄｅｄ Ｉｎｔｅｒｃ
ｏｎｎｅｃｔｉｏｎ Ｄｅｖｉｃｅ）として、樹脂のモ
ールド成形品で基体（基板）を作成したプリント配線板
が最近注目されている。このようなＭＣＢやＭＩＤの基
体は表面が立体的に形成されているために、表面が平滑
面であることを前提とする従来の回路形成法をそのまま
採用することはできない。
Ｂｏａｒｄ）やＭＩＤ（Ｍｏｌｄｅｄ Ｉｎｔｅｒｃ
ｏｎｎｅｃｔｉｏｎ Ｄｅｖｉｃｅ）として、樹脂のモ
ールド成形品で基体（基板）を作成したプリント配線板
が最近注目されている。このようなＭＣＢやＭＩＤの基
体は表面が立体的に形成されているために、表面が平滑
面であることを前提とする従来の回路形成法をそのまま
採用することはできない。
【０００３】そこで、種々の工夫がなされており、例え
ば特開平４−７６９８５号公報においてレジストとして
電着フォトレジストを用いたプリント配線板の製造法が
提供されている。すなわち、基体の表面の全面に無電解
メッキした後さらに電気メッキして回路として要求され
る厚みの金属層を設け、次にこの金属層の上に電着フォ
トレジストを被着する。従来よりフォトレジストは塗布
したり印刷したりして被着されており、表面が平滑な基
板の表面には均一な厚みでフォトレジストを被着させる
ことができるが、表面が立体的な基体の場合には均一な
厚みでフォトレジストを被着させることができない。一
方、電着フォトレジストは電着塗装の技術をフォトレジ
ストの塗布に応用したものであり、電着フォトレジスト
液に基体を浸漬して電着フォトレジスト液と基体の金属
層との間に直流電流を通電すると、電気メッキと同様な
原理で電極反応によって電着フォトレジスト液の樹脂成
分が金属層の表面に析出し、金属層の表面に電着フォト
レジストを電着塗装することができる。金属層の表面に
析出した電着フォトレジストは電気的に絶縁性であるた
めに、金属層の表面で部分的に電着フォトレジストの析
出量に差が生じると、析出量が少なく絶縁性の低い部分
に析出が集中することになり、この結果、基体の表面が
立体的で凹んだ部分があっても均一な厚みで電着フォト
レジストを塗布することができるのである。そして所定
の回路パターンに応じて電着フォトレジストを露光する
ことによって露光した部分を分解させ、次に現像するこ
とによって電着フォトレジストの露光され分解された部
分を溶解除去し、回路パターンとは逆パターンで金属層
を露出させる。そしてエッチング液で処理することによ
って金属層の露出される部分を溶解除去して金属層の残
存部分で回路を形成した後、電着フォトレジストを除去
することによって、プリント配線板を作成することがで
きるものである。
ば特開平４−７６９８５号公報においてレジストとして
電着フォトレジストを用いたプリント配線板の製造法が
提供されている。すなわち、基体の表面の全面に無電解
メッキした後さらに電気メッキして回路として要求され
る厚みの金属層を設け、次にこの金属層の上に電着フォ
トレジストを被着する。従来よりフォトレジストは塗布
したり印刷したりして被着されており、表面が平滑な基
板の表面には均一な厚みでフォトレジストを被着させる
ことができるが、表面が立体的な基体の場合には均一な
厚みでフォトレジストを被着させることができない。一
方、電着フォトレジストは電着塗装の技術をフォトレジ
ストの塗布に応用したものであり、電着フォトレジスト
液に基体を浸漬して電着フォトレジスト液と基体の金属
層との間に直流電流を通電すると、電気メッキと同様な
原理で電極反応によって電着フォトレジスト液の樹脂成
分が金属層の表面に析出し、金属層の表面に電着フォト
レジストを電着塗装することができる。金属層の表面に
析出した電着フォトレジストは電気的に絶縁性であるた
めに、金属層の表面で部分的に電着フォトレジストの析
出量に差が生じると、析出量が少なく絶縁性の低い部分
に析出が集中することになり、この結果、基体の表面が
立体的で凹んだ部分があっても均一な厚みで電着フォト
レジストを塗布することができるのである。そして所定
の回路パターンに応じて電着フォトレジストを露光する
ことによって露光した部分を分解させ、次に現像するこ
とによって電着フォトレジストの露光され分解された部
分を溶解除去し、回路パターンとは逆パターンで金属層
を露出させる。そしてエッチング液で処理することによ
って金属層の露出される部分を溶解除去して金属層の残
存部分で回路を形成した後、電着フォトレジストを除去
することによって、プリント配線板を作成することがで
きるものである。
【０００４】
【発明が解決しようとする課題】上記特開平４−７６９
８５号公報の工法では、基体の表面に無電解メッキ及び
電解メッキで形成される金属層は回路として必要な厚
み、例えば１０〜５０μｍの厚みで形成する必要があ
る。そしてこの金属層の不要部分をエッチングすること
によって回路形成をおこなうことになるが、１０〜５０
μｍ程度に厚く形成されている金属層をエッチングする
にあたっては処理時間を長くする等の必要があり、この
結果、回路として残すべき金属層の側面がエチング液で
侵食されていわゆるサイドエッチングされ易くなる。従
って回路のパターン精度が悪くなってファインパターン
で回路形成することが難しくなるという問題があった。
８５号公報の工法では、基体の表面に無電解メッキ及び
電解メッキで形成される金属層は回路として必要な厚
み、例えば１０〜５０μｍの厚みで形成する必要があ
る。そしてこの金属層の不要部分をエッチングすること
によって回路形成をおこなうことになるが、１０〜５０
μｍ程度に厚く形成されている金属層をエッチングする
にあたっては処理時間を長くする等の必要があり、この
結果、回路として残すべき金属層の側面がエチング液で
侵食されていわゆるサイドエッチングされ易くなる。従
って回路のパターン精度が悪くなってファインパターン
で回路形成することが難しくなるという問題があった。
【０００５】本発明は上記の点に鑑みてなされたもので
あり、ファインパターンで回路形成することができるプ
リント配線板の製造方法を提供することを目的とするも
のである。
あり、ファインパターンで回路形成することができるプ
リント配線板の製造方法を提供することを目的とするも
のである。
【０００６】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、立体的に形成された基体１の表面に
導電性薄膜２を設け、この導電性薄膜２の表面に電着フ
ォトレジスト３を被着すると共に電着フォトレジスト３
を露光・現像処理して電着フォトレジスト３を回路パタ
ーンで除去し、電着フォトレジスト３の除去で露出され
る部分において導電性薄膜２の表面に電気メッキして導
体層４を形成し、電着フォトレジスト３を剥離した後、
電着フォトレジスト３の剥離で露出される導電性薄膜２
をエッチング除去することを特徴とするものである。
線板の製造方法は、立体的に形成された基体１の表面に
導電性薄膜２を設け、この導電性薄膜２の表面に電着フ
ォトレジスト３を被着すると共に電着フォトレジスト３
を露光・現像処理して電着フォトレジスト３を回路パタ
ーンで除去し、電着フォトレジスト３の除去で露出され
る部分において導電性薄膜２の表面に電気メッキして導
体層４を形成し、電着フォトレジスト３を剥離した後、
電着フォトレジスト３の剥離で露出される導電性薄膜２
をエッチング除去することを特徴とするものである。
【０００７】
【作用】基体１の表面に設けた導電性薄膜２の電着フォ
トレジスト３で覆われず露出される部分に電気メッキし
て所定厚みの導体層４を設けることによって回路形成す
ることができるために、導電性薄膜２の厚みは電着フォ
トレジスト３を設けたり導体層４を電気メッキする際に
通電できる程度の薄い厚みで十分であり、エッチングは
この薄い導電性薄膜２を除去する軽い処理で済む。
トレジスト３で覆われず露出される部分に電気メッキし
て所定厚みの導体層４を設けることによって回路形成す
ることができるために、導電性薄膜２の厚みは電着フォ
トレジスト３を設けたり導体層４を電気メッキする際に
通電できる程度の薄い厚みで十分であり、エッチングは
この薄い導電性薄膜２を除去する軽い処理で済む。
【０００８】
【実施例】以下本発明を実施例によって詳述する。基体
１は射出成形など樹脂のモールド成形によって作成され
るものであり、図１（ａ）に示すようにその表面は凹凸
を有する立体形状に形成してある。図１（ａ）において
１０は基体１の表面の凹部、１１は基体１を貫通するス
ルーホールを示す。そして、先ず基体１の表面に粗面化
等の前処理をした後に、無電解銅メッキ等の無電解メッ
キをおこなって図１（ｂ）のように基体１の凹部１０や
スルーホール１１を含む全表面に銅被膜等の導電性薄膜
２を被着させる。導電性薄膜２は後述の電着フォトレジ
スト３を設けたり導体層４を電気メッキしたりする際に
通電するために設けるものであるので、通電に支障がな
い範囲で薄く形成しておけばよく、例えば０．５〜１０
μｍ（好ましくは５μｍ以下）程度の薄い厚みで十分で
ある。
１は射出成形など樹脂のモールド成形によって作成され
るものであり、図１（ａ）に示すようにその表面は凹凸
を有する立体形状に形成してある。図１（ａ）において
１０は基体１の表面の凹部、１１は基体１を貫通するス
ルーホールを示す。そして、先ず基体１の表面に粗面化
等の前処理をした後に、無電解銅メッキ等の無電解メッ
キをおこなって図１（ｂ）のように基体１の凹部１０や
スルーホール１１を含む全表面に銅被膜等の導電性薄膜
２を被着させる。導電性薄膜２は後述の電着フォトレジ
スト３を設けたり導体層４を電気メッキしたりする際に
通電するために設けるものであるので、通電に支障がな
い範囲で薄く形成しておけばよく、例えば０．５〜１０
μｍ（好ましくは５μｍ以下）程度の薄い厚みで十分で
ある。
【０００９】このように基体１の表面に導電性薄膜２を
設けた後に、導電性薄膜２の表面の全面に図１（ｃ）の
ように電着フォトレジスト３を被着させる。電着型のフ
ォトレジストには特開昭６３−２３３８９号公報等に報
告されているようにカチオン型とアニオン型があり、一
般に提供されている任意のものを使用することができ
る。そして基体１を電着フォトレジスト液に浸漬すると
共に電着フォトレジスト液に電極を差込み、基体１の導
電性薄膜２をカチオン型電着フォトレジスト液の場合は
陰極に、アニオン型電着フォトレジスト液の場合には陽
極にそれぞれ接続すると共に、電極をカチオン型電着フ
ォトレジスト液の場合は陽極に、アニオン型電着フォト
レジスト液の場合は陰極にそれぞれ接続し、両者間に直
流電流を流すことによって、導電性薄膜２の表面にフォ
トレジストを析出させて電着塗装をおこなうことがで
き、電着フォトレジスト３を被着することができるもの
である。電着フォトレジスト３は既述のように凹部１０
内にもスルーホール１１内にも均一な厚みで被着させる
ことができる。
設けた後に、導電性薄膜２の表面の全面に図１（ｃ）の
ように電着フォトレジスト３を被着させる。電着型のフ
ォトレジストには特開昭６３−２３３８９号公報等に報
告されているようにカチオン型とアニオン型があり、一
般に提供されている任意のものを使用することができ
る。そして基体１を電着フォトレジスト液に浸漬すると
共に電着フォトレジスト液に電極を差込み、基体１の導
電性薄膜２をカチオン型電着フォトレジスト液の場合は
陰極に、アニオン型電着フォトレジスト液の場合には陽
極にそれぞれ接続すると共に、電極をカチオン型電着フ
ォトレジスト液の場合は陽極に、アニオン型電着フォト
レジスト液の場合は陰極にそれぞれ接続し、両者間に直
流電流を流すことによって、導電性薄膜２の表面にフォ
トレジストを析出させて電着塗装をおこなうことがで
き、電着フォトレジスト３を被着することができるもの
である。電着フォトレジスト３は既述のように凹部１０
内にもスルーホール１１内にも均一な厚みで被着させる
ことができる。
【００１０】このように電着フォトレジスト３を被着し
た後に、図１（ｄ）のように基体１の表面にフォトマス
ク１２を重ねて露光をおこなう。フォトマスク１２とし
ては回路を形成するべき箇所にマスク部１２ａを設けた
ものを用い、平行光線を照射してマスク部１２ａ以外の
箇所を通過する光で電着フォトレジスト３を露光し、電
着フォトレジスト３の露光した部分を硬化させる。次に
現像液で処理して電着フォトレジスト３のうち露光され
ていない部分を溶解除去する。このように現像処理する
ことによって、図１（ｅ）に示すように電着フォトレジ
スト３を回路パターンで除去し、回路パターンと逆のパ
ターンで電着フォトレジスト３を残す。
た後に、図１（ｄ）のように基体１の表面にフォトマス
ク１２を重ねて露光をおこなう。フォトマスク１２とし
ては回路を形成するべき箇所にマスク部１２ａを設けた
ものを用い、平行光線を照射してマスク部１２ａ以外の
箇所を通過する光で電着フォトレジスト３を露光し、電
着フォトレジスト３の露光した部分を硬化させる。次に
現像液で処理して電着フォトレジスト３のうち露光され
ていない部分を溶解除去する。このように現像処理する
ことによって、図１（ｅ）に示すように電着フォトレジ
スト３を回路パターンで除去し、回路パターンと逆のパ
ターンで電着フォトレジスト３を残す。
【００１１】次に、導電性薄膜２に電極を接続して基体
１を銅メッキ液などメッキ液に浸漬すると共に導電性薄
膜２に直流電流を通電することによって、電気銅メッキ
など電気メッキをおこなう。このように電気メッキをお
こなうと、導電性薄膜２のうち電着フォトレジスト３で
覆われていず露出する表面にはメッキ金属が析出して、
図１（ｆ）のように金属銅による導体層４を形成するこ
とができる。導体層４は回路パターンで電着フォトレジ
スト３が除去された部分に設けられるものであり、回路
として必要な１０〜５０μｍ程度の厚みで形成される。
このとき必要に応じて導体層４の表面に金メッキ１３を
施すことができる。この金メッキ１３は導電性薄膜２に
通電する電気金メッキをおこなうことによって施すこと
ができるものであり、金メッキ用のメッキリード線を引
き回すような必要がなくなるものである。
１を銅メッキ液などメッキ液に浸漬すると共に導電性薄
膜２に直流電流を通電することによって、電気銅メッキ
など電気メッキをおこなう。このように電気メッキをお
こなうと、導電性薄膜２のうち電着フォトレジスト３で
覆われていず露出する表面にはメッキ金属が析出して、
図１（ｆ）のように金属銅による導体層４を形成するこ
とができる。導体層４は回路パターンで電着フォトレジ
スト３が除去された部分に設けられるものであり、回路
として必要な１０〜５０μｍ程度の厚みで形成される。
このとき必要に応じて導体層４の表面に金メッキ１３を
施すことができる。この金メッキ１３は導電性薄膜２に
通電する電気金メッキをおこなうことによって施すこと
ができるものであり、金メッキ用のメッキリード線を引
き回すような必要がなくなるものである。
【００１２】上記のように導体層４を電気メッキして設
けた後、図１（ｇ）のように電着フォトレジスト３を剥
離液に溶解させて剥離し、そしてエッチング液で処理す
ることによって、図１（ｈ）に示すように、電着フォト
レジスト３の剥離で露出される不要な導電性薄膜２をエ
ッチング除去し、導体層４によって回路を作成すること
ができるものである。ここで、導電性薄膜２は通電でき
る範囲内で薄く形成されているために軽いエッチング処
理で除去することができるものであり、回路を形成する
導体層４の側面がエッチング液で侵食されることは殆ど
なく、サイドエッチングの影響を殆どなくして回路のパ
ターン精度を高く得ることができ、ファインパターンの
回路形成が可能になるものである。ちなみに、従来の技
術で説明した工法では回路幅８０μｍ、回路間隔８０μ
ｍが限界であるが、本発明の工法では回路幅４０μｍ、
回路間隔４０μｍが可能である。尚、エッチング処理の
際に導体層４の表面もエッチングされることになるが、
導電性薄膜２と同じ程度の厚みが除去されるだけである
ので問題はない。このとき金メッキ１３が導体層４の表
面に施してあれば、金メッキ１３で導体層４を保護して
エッチング液から保護することができ、導体層４の厚み
が薄くなるおそれは全くない。
けた後、図１（ｇ）のように電着フォトレジスト３を剥
離液に溶解させて剥離し、そしてエッチング液で処理す
ることによって、図１（ｈ）に示すように、電着フォト
レジスト３の剥離で露出される不要な導電性薄膜２をエ
ッチング除去し、導体層４によって回路を作成すること
ができるものである。ここで、導電性薄膜２は通電でき
る範囲内で薄く形成されているために軽いエッチング処
理で除去することができるものであり、回路を形成する
導体層４の側面がエッチング液で侵食されることは殆ど
なく、サイドエッチングの影響を殆どなくして回路のパ
ターン精度を高く得ることができ、ファインパターンの
回路形成が可能になるものである。ちなみに、従来の技
術で説明した工法では回路幅８０μｍ、回路間隔８０μ
ｍが限界であるが、本発明の工法では回路幅４０μｍ、
回路間隔４０μｍが可能である。尚、エッチング処理の
際に導体層４の表面もエッチングされることになるが、
導電性薄膜２と同じ程度の厚みが除去されるだけである
ので問題はない。このとき金メッキ１３が導体層４の表
面に施してあれば、金メッキ１３で導体層４を保護して
エッチング液から保護することができ、導体層４の厚み
が薄くなるおそれは全くない。
【００１３】
【発明の効果】上記のように本発明は、立体的に形成さ
れた基体の表面に導電性薄膜を設け、この導電性薄膜の
表面に電着フォトレジストを被着すると共に電着フォト
レジストを露光・現像処理して電着フォトレジストを回
路パターンで除去し、電着フォトレジストの除去で露出
される部分において導電性薄膜の表面に電気メッキして
導体層を形成し、電着フォトレジストを剥離した後、電
着フォトレジストの剥離で露出される導電性薄膜をエッ
チング除去するようにしたので、基体の表面に設けた導
電性薄膜の電着フォトレジストで覆われず露出される部
分に電気メッキして所定厚みの導体層を設けることによ
って回路形成することができるものであり、導電性薄膜
の厚みは電着フォトレジストを設けたり導体層を電気メ
ッキする際に通電できる程度の薄い厚みで十分であっ
て、エッチングはこの薄い導電性薄膜を除去する軽い処
理で済むことになり、エッチングの際に回路を形成する
導体層がサイドエッチングされることを低減して回路パ
ターンの精度を高めることができ、ファインパターンで
回路形成することができるものである。
れた基体の表面に導電性薄膜を設け、この導電性薄膜の
表面に電着フォトレジストを被着すると共に電着フォト
レジストを露光・現像処理して電着フォトレジストを回
路パターンで除去し、電着フォトレジストの除去で露出
される部分において導電性薄膜の表面に電気メッキして
導体層を形成し、電着フォトレジストを剥離した後、電
着フォトレジストの剥離で露出される導電性薄膜をエッ
チング除去するようにしたので、基体の表面に設けた導
電性薄膜の電着フォトレジストで覆われず露出される部
分に電気メッキして所定厚みの導体層を設けることによ
って回路形成することができるものであり、導電性薄膜
の厚みは電着フォトレジストを設けたり導体層を電気メ
ッキする際に通電できる程度の薄い厚みで十分であっ
て、エッチングはこの薄い導電性薄膜を除去する軽い処
理で済むことになり、エッチングの際に回路を形成する
導体層がサイドエッチングされることを低減して回路パ
ターンの精度を高めることができ、ファインパターンで
回路形成することができるものである。
【図１】本発明の一実施例を示すものであり、（ａ）乃
至（ｈ）は各工程での断面図である。
至（ｈ）は各工程での断面図である。
【符号の説明】 １ 基体 ２ 導電性薄膜 ３ 電着フォトレジスト ４ 導体層
Claims (1)
- 【請求項１】 立体的に形成された基体の表面に導電性
薄膜を設け、この導電性薄膜の表面に電着フォトレジス
トを被着すると共に電着フォトレジストを露光・現像処
理して電着フォトレジストを回路パターンで除去し、電
着フォトレジストの除去で露出される部分において導電
性薄膜の表面に電気メッキして導体層を形成し、電着フ
ォトレジストを剥離した後、電着フォトレジストの剥離
で露出される導電性薄膜をエッチング除去することを特
徴とするプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15397192A JPH05347468A (ja) | 1992-06-15 | 1992-06-15 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15397192A JPH05347468A (ja) | 1992-06-15 | 1992-06-15 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347468A true JPH05347468A (ja) | 1993-12-27 |
Family
ID=15574083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15397192A Withdrawn JPH05347468A (ja) | 1992-06-15 | 1992-06-15 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347468A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879862A (en) * | 1995-09-30 | 1999-03-09 | Daewoo Electronics Co., Ltd. | Method for planarizing a non planar layer |
| US7256495B2 (en) | 2003-02-24 | 2007-08-14 | Samsung Electro-Mechanics Co., Ltd. | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same |
-
1992
- 1992-06-15 JP JP15397192A patent/JPH05347468A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879862A (en) * | 1995-09-30 | 1999-03-09 | Daewoo Electronics Co., Ltd. | Method for planarizing a non planar layer |
| US7256495B2 (en) | 2003-02-24 | 2007-08-14 | Samsung Electro-Mechanics Co., Ltd. | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378227B2 (en) | Method of making a printed wiring board with conformally plated circuit traces | |
| US4411982A (en) | Method of making flexible printed circuits | |
| EP0497925A1 (en) | PROCESS FOR PRODUCING A WAFER CONFIGURATION OF PRINTED CIRCUITS USING METALLIC LAYERS THAT CAN BE SELECTIVELY ENGRAVED. | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| US3702284A (en) | Process of producing plated through-hole printed circuit boards | |
| US5680701A (en) | Fabrication process for circuit boards | |
| US7776199B2 (en) | Printed wiring board and production method thereof | |
| KR100756261B1 (ko) | 배선 기판의 제조 방법 | |
| US5922517A (en) | Method of preparing a substrate surface for conformal plating | |
| US3424658A (en) | Method of producing a printed circuit board on a metallic substrate | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| JPH035078B2 (ja) | ||
| JPH05347468A (ja) | プリント配線板の製造方法 | |
| CN100440391C (zh) | 具有集成电感器芯的印刷电路板 | |
| EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
| JP3275378B2 (ja) | プリント配線板の製造方法 | |
| JPH09148714A (ja) | 立体成形回路基板の製造方法 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| KR100275372B1 (ko) | 회로기판 제조방법 | |
| JP3191686B2 (ja) | 印刷配線板の製造方法 | |
| JPH06216200A (ja) | ２ 層 ｔ ａ ｂ テ ー プ の 製 造 方 法 | |
| JPH01293694A (ja) | プリント配線基板の製造方法 | |
| JPH01206691A (ja) | プリント配線板の製造方法 | |
| JPH05175652A (ja) | プリント配線板の製造方法 | |
| JPH05121489A (ja) | 絶 縁 体 表 面 に 形 成 さ れ た 銅 表 面 へ の 無 電 解 ニ ツ ケ ル め つ き 方 法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |