JPH0535254A - 動画表示制御装置 - Google Patents

Abstract

(57)【要約】 ［目的］ 出力表示画面上で、動画画面の表示位置を任
意に設定できるようにし、マンマシンインタフェースの
向上を図る。 ［構成］ 動画表示データ発生器５は、動画表示データ
を発生して副フレームメモリ６に格納する。タイミング
制御回路７は、副フレーム６からのデータの読み出しタ
イミングを制御する。このタイミング制御は、画面表示
の垂直同期信号に同期させることにより行なわれる。遅
延回路１６は、この垂直同期信号を任意の時間遅延さ
せ、動画画面の表示位置を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ等
の処理結果を表示装置に表示するとともに、この表示に
重ねて動画表示を行なう動画表示制御装置に関する。

【０００２】

【従来の技術】一般に、マイクロプロセッサ等の演算処
理装置には、その処理結果をオペレータに示すために表
示装置が接続されている。即ち、演算処理装置は、文字
や図形を作成し、表示装置を介してオペレータに情報を
伝達する。通常、このような表示装置には、ＣＲＴ(Cat
hode Ray Tube)が用いられている。一方、演算処理装置
は、マンマシンインタフェースの向上を図るため、表示
装置に動画を表示している。このような動画により、文
字や図形にない豊富な情報をオペレータに伝達すること
ができる。

【０００３】図２は、従来の動画表示制御装置の構成を
示すブロック図である。図示の装置は、演算処理装置１
と、主フレームメモリ２と、タイミング制御回路３、７
と、インタフェース制御回路４、８と、動画表示データ
発生器５と、副フレームメモリ６と、表示信号切換回路
９と、切換制御回路１０と、表示装置１１とから成る。
演算処理装置１は、演算処理や各種の制御を行なうとと
もに、処理結果などを表わす文字や図形を主フレームメ
モリ２に書き込む。主フレームメモリ２は、表示装置１
１に表示される画像を保持するメモリである。タイミン
グ制御回路３は、主フレームメモリ２の内容を表示装置
１１に転送する時のタイミング信号を生成する。

【０００４】インタフェース回路４は、主フレームメモ
リ２から転送されてくる表示データを出力表示信号Ａに
変換する。動画表示データ発生器５は、通常１／３０秒
で１画面の画像を生成する。副フレームメモリ６は、動
画の表示データを保持するメモリである。この副フレー
ムメモリ６が保持する表示データは動画であるため、常
時動画表示データ発生器５から送られてくるデータで内
容を更新する必要がある。従って、演算処理装置１が処
理結果を書き込む動作と、動画データを更新する動作が
競合しないようにするため、主フレームメモリ２の他に
副フレームメモリ６が別個に設けられているのである。
タイミング制御回路７は、副フレームメモリ６の内容を
表示装置１１に転送する時のタイミング信号を生成す
る。タイミング制御回路７は、タイミング制御回路３か
ら同期信号を入力する。この同期信号としては、垂直同
期信号が用いられる。

【０００５】インタフェース回路８は、動画表示用のイ
ンタフェース回路であり、副フレームメモリ６から転送
されてくる表示データを動画表示信号Ｂに変換する。表
示信号切換回路９は、出力表示信号Ａ及び動画表示信号
Ｂを切り換える回路である。切換制御回路１０は、表示
信号切換回路９の動作を制御する回路である。この切換
制御回路１０は、演算処理装置１が指示する表示座標に
従って、演算処理装置１が作成した出力表示信号Ａか又
は動画表示データ発生器５が発生した動画表示信号Ｂの
いずれか一方を、表示装置１１への表示信号として選択
する。表示装置１１は、ＣＲＴや液晶表示装置等から成
る。

【０００６】図３は、表示装置の表示状態を示す図であ
る。図示のように、演算処理装置１が指示する座標（Ｘ
１，Ｘ２，Ｙ１，Ｙ２）の領域内に動画が表示される。
他の領域には演算処理装置１が作成した文字や図形が表
示される。

【０００７】図４は、従来の表示信号のタイムチャート
である。垂直同期信号Ｃにより、水平同期信号、出力表
示信号Ａ及び動画表示信号Ｂを同期している。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。図５は、
動画画面の表示位置の説明図である。図５（ａ）に示す
ように、演算処理装置作成画面上の位置と、動画画面上
の位置とを合せれば、演算処理装置作成画面上の任意の
位置に動画画面を表示することができる。一方、図５
（ｂ）に示すように、動画画面の任意の部分を演算処理
装置作成画面上の任意の位置に表示することはできない
という問題があった。

【０００９】本発明は、以上の点に着目してなされたも
ので、動画画面をオペレータに見やすい任意の位置に表
示できるようにした動画表示制御装置を提供することを
目的とするものである。

【００１０】

【課題を解決するための手段】本発明の動画表示制御装
置は、データの演算処理を行なう演算処理装置と、当該
演算処理装置の出力表示画面を構成する表示データを格
納する主フレームメモリと、当該主フレームメモリ内の
表示データを出力表示信号に変換する出力表示制御回路
と、前記出力表示画面に合成する動画画面を構成する動
画表示データを出力する動画表示データ発生器と、当該
動画表示データを格納する副フレームメモリと、当該副
フレームメモリ内の動画表示データを動画表示信号に変
換する動画表示制御回路と、当該副フレームメモリから
の動画表示データの読み出しタイミングを、前記主フレ
ームメモリからの出力表示データの読み出しタイミング
より所望の時間遅延させる遅延回路と、前記動画表示信
号と、前記出力表示信号とを、前記演算処理装置の指示
により切換える切換制御回路とを備えたことを特徴とす
るものである。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明の動画表示制御装置の実施
例のブロック図である。図示の装置は、演算処理装置１
と、主フレームメモリ２と、タイミング制御回路３、７
と、動画表示データ発生器５と、副フレームメモリ６
と、表示信号切換回路９と、切換制御回路１０と、表示
装置１１と、出力表示制御回路１７と、動画表示制御回
路１８と、遅延回路１６とから成る。演算処理装置１
は、演算処理や各種の制御を行なうとともに、処理結果
などを表わす文字や図形を主フレームメモリ２に書き込
む。主フレームメモリ２は、表示装置１１に表示される
画像を保持するメモリである。タイミング制御回路３
は、主フレームメモリ２の内容を表示装置１１に転送す
る時のタイミング信号を生成する。このタイミング信号
は、垂直同期信号Ｃである。この垂直同期信号Ｃは、遅
延回路１６に入力される。

【００１２】動画表示データ発生器５は、通常１／３０
秒で１画面の画像を生成する。副フレームメモリ６は、
動画の表示データを保持するメモリである。この副フレ
ームメモリ６が保持する表示データは動画であるため、
常時１／３０秒の周期で動画表示データ発生器５から送
られてくるデータで内容が更新される。タイミング制御
回路７は、副フレームメモリ６の内容を表示装置１１に
転送する時のタイミング信号を生成する。

【００１３】表示信号切換回路９は、出力表示信号Ａ及
び動画表示信号Ｂを切り換える回路である。切換制御回
路１０は、表示信号切換回路９の動作を制御する回路で
ある。この切換制御回路１０は、演算処理装置１が指示
する表示座標に従って、演算処理装置１が作成した出力
表示信号Ａか又は動画表示データ発生器５が発生した動
画表示信号Ｂのいずれか一方を、表示装置１１への表示
信号として選択する。表示装置１１は、ＣＲＴや液晶表
示装置等から成る。

【００１４】出力表示制御回路１７は、直列化回路１２
と、Ｄ／Ａ変換回路１３とから成る。直列化回路１２
は、主フレームメモリ２から読み出された出力表示デー
タの直列化を行なう。Ｄ／Ａ変換回路１３は、直列化回
路１２から出力されるディジタル信号をアナログ信号に
変換する。動画表示制御回路１８は、直列化回路１４
と、Ｄ／Ａ変換回路１５とから成る。直列化回路１４
は、副フレームメモリ６から読み出された出力表示デー
タの直列化を行なう。Ｄ／Ａ変換回路１５は、直列化回
路１４から出力されるディジタル信号をアナログ信号に
変換する。遅延回路１６は、演算処理装置１の指令に基
づいて垂直同期信号Ｃを遅延させて、タイミング制御回
路７に入力する。この遅延時間は、１画素単位の時間で
設定され、最大１画面を表示する時間まで設定される。
１画面を表示する時間は、後述の図６に示すように、垂
直同期信号Ｃの周期に等しい。

【００１５】図６は、本発明に係る表示信号のタイムチ
ャートである。演算処理装置１の指示によって遅延回路
１６で垂直同期信号が遅らされる。主フレームメモリ２
の任意の座標の表示データが出力される時点に、副フレ
ームメモリ６の任意の座標の動画表示データを出力する
ことができる。即ち、出力表示信号Ａの任意の時点に、
動画表示信号Ｂを出力することができる。従って、出力
表示信号Ａの任意の時点に、動画表示信号Ｂの出力時点
を合せ、表示切換制御回路１０により表示装置１１に表
示させるデータを選択することによって、表示装置１１
の画面の任意の座標に動画画面の任意の座標の画像デー
タを表示することができる。

【００１６】即ち、垂直同期信号を水平同期信号の１周
期内で遅延させれば、動画画面は主走査方向にずれて表
示される。このずれは、遅延時間の大小により決定でき
る。また、垂直同期信号を水平同期信号の２周期分で遅
延させれば、動画画面は副走査方向に１画素分ずれて表
示される。垂直同期信号を水平同期信号の３周期分、４
周期分とずらすに従って、動画画面の副走査方向のずれ
を大きくできる。尚、上述した実施例においては、演算
処理装置１の出力表示画面に１つの動画画面を合成表示
する場合について説明したが、本発明はこれに限らず、
２つ以上の動画画面を合成表示する場合にも適用でき
る。

【００１７】

【発明の効果】以上説明したように、本発明の動画表示
制御装置は、動画表示の垂直同期信号を任意の時間遅延
させるようにしたので、演算処理装置が作成した出力表
示画面の任意の領域に動画を表示することができる。ま
た、その領域には動画画面上の任意の位置のデータを表
示することができる。従って、出力表示画面上でオペレ
ータが見やすい位置に動画画面の適切な部分を表示する
ことができ、この結果、マンマシンインタフェースの向
上を図ることができる。

【図面の簡単な説明】

【図１】本発明の動画表示制御装置の実施例のブロック
図である。

【図２】従来の動画表示制御装置の構成を示すブロック
図である。

【図３】表示装置の表示状態を示す図である。

【図４】従来の表示信号のタイムチャートである。

【図５】動画画面の表示位置を示す図である。

【図６】本発明に係る表示信号のタイムチャートであ
る。

【符号の説明】

１ 演算処理装置 ２ 主フレームメモリ ３、７ タイミング制御回路 ５ 動画表示データ発生器 ６ 副フレームメモリ ９ 表示信号切換回路 １０ 切換制御回路 １１ 表示装置 １６ 遅延回路 １７ 出力表示制御回路 １８ 動画表示制御回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 データの演算処理を行なう演算処理装置
   と、 当該演算処理装置の出力表示画面を構成する表示データ
   を格納する主フレームメモリと、 当該主フレームメモリ内の表示データを出力表示信号に
   変換する出力表示制御回路と、 前記出力表示画面に合成する動画画面を構成する動画表
   示データを出力する動画表示データ発生器と、 当該動画表示データを格納する副フレームメモリと、 当該副フレームメモリ内の動画表示データを動画表示信
   号に変換する動画表示制御回路と、 当該副フレームメモリからの動画表示データの読み出し
   タイミングを、前記主フレームメモリからの出力表示デ
   ータの読み出しタイミングより所望の時間遅延させる遅
   延回路と、 前記動画表示信号と、前記出力表示信号とを、前記演算
   処理装置の指示により切換える切換制御回路とを備えた
   ことを特徴とする動画表示制御装置。