JPH0535442A - 画像データ変換回路 - Google Patents
画像データ変換回路Info
- Publication number
- JPH0535442A JPH0535442A JP3191877A JP19187791A JPH0535442A JP H0535442 A JPH0535442 A JP H0535442A JP 3191877 A JP3191877 A JP 3191877A JP 19187791 A JP19187791 A JP 19187791A JP H0535442 A JPH0535442 A JP H0535442A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- width
- line buffer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00281—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal
- H04N1/00283—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal with a television apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【目的】本発明は、非同期データの転送において、パラ
レルデータからシリアルデータへの変換を高速化するこ
とを最も主要な特徴とする。 【構成】画像データ転送バス１３を介して転送される３
２ビットの画像データは、転送バスインタフェース部２
１および間引き回路部２２を介してラインバッファ部２
３に送られる。この場合、ランバッファ部２３は、その
データ幅が画像データ転送バス１３の最大ビット幅以上
とされており、ラインバッファ部２３に送られた３２ビ
ットのデータはそのまま書き込まれる。ラインバッファ
部２３に書き込まれたデータは、シフトレジスタ部２４
により有効データ幅に応じてシフト動作が繰り返される
構成となっている。
レルデータからシリアルデータへの変換を高速化するこ
とを最も主要な特徴とする。 【構成】画像データ転送バス１３を介して転送される３
２ビットの画像データは、転送バスインタフェース部２
１および間引き回路部２２を介してラインバッファ部２
３に送られる。この場合、ランバッファ部２３は、その
データ幅が画像データ転送バス１３の最大ビット幅以上
とされており、ラインバッファ部２３に送られた３２ビ
ットのデータはそのまま書き込まれる。ラインバッファ
部２３に書き込まれたデータは、シフトレジスタ部２４
により有効データ幅に応じてシフト動作が繰り返される
構成となっている。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は、たとえば印刷装置や
表示装置に画像データをシリアル転送するための、ビデ
オ・インタフェース機能を有する画像データ変換回路に
関する。
表示装置に画像データをシリアル転送するための、ビデ
オ・インタフェース機能を有する画像データ変換回路に
関する。
【０００２】
【従来の技術】従来、画像情報機器や文書作成装置にお
いては、プリンタ（印刷装置）またはＣＲＴ（表示装
置）との接続のためにインタフェース回路を備えてい
る。このインタフェース回路では、上記機器や装置の画
像データ転送バスのデータ転送速度や転送ビット幅が、
その画像データを受け取るプリンタまたはＣＲＴと異な
っているため、それらの変換を行うようになっている。
いては、プリンタ（印刷装置）またはＣＲＴ（表示装
置）との接続のためにインタフェース回路を備えてい
る。このインタフェース回路では、上記機器や装置の画
像データ転送バスのデータ転送速度や転送ビット幅が、
その画像データを受け取るプリンタまたはＣＲＴと異な
っているため、それらの変換を行うようになっている。
【０００３】さて、転送速度の違いを吸収する場合、ラ
インバッファを用い、このバッファへの書き込みデータ
幅をラインバッファの有するデータ幅に揃えることが一
般的となっている（データのパッキング処理）。
インバッファを用い、このバッファへの書き込みデータ
幅をラインバッファの有するデータ幅に揃えることが一
般的となっている（データのパッキング処理）。
【０００４】また、データ幅を１ビット幅に変換する場
合、つまり非同期データ転送におけるパラレルデータか
らシリアルデータへの変換は、ラインバッファより読み
出したデータをシフトレジスタに書き込み、これを同期
クロックに同期させてシフトさせることによって行われ
ている。
合、つまり非同期データ転送におけるパラレルデータか
らシリアルデータへの変換は、ラインバッファより読み
出したデータをシフトレジスタに書き込み、これを同期
クロックに同期させてシフトさせることによって行われ
ている。
【０００５】しかしながら、ラインバッファへのデータ
の書き込みをバッファのデータ幅に合わせるパッキング
（データ幅の揃え）処理においては、ラインバッファへ
のデータの書き込みに時間を要するという問題があっ
た。このため、たとえばラインバッファに対する読み出
し頻度が書き込みの頻度よりも多くなると、データ転送
の途中でバッファ内が空になり、データを転送できない
状態が発生するという欠点があった。
の書き込みをバッファのデータ幅に合わせるパッキング
（データ幅の揃え）処理においては、ラインバッファへ
のデータの書き込みに時間を要するという問題があっ
た。このため、たとえばラインバッファに対する読み出
し頻度が書き込みの頻度よりも多くなると、データ転送
の途中でバッファ内が空になり、データを転送できない
状態が発生するという欠点があった。
【０００６】
【発明が解決しようとする課題】上記したように、従来
においては、ラインバッファへのデータの書き込みをバ
ッファのデータ幅に合わせることによって転送速度の違
いを吸収するものの場合、ラインバッファへのデータの
書き込みに時間を要するため、読み出し頻度が書き込み
の頻度よりも多くなると、データを転送できない状態が
発生するという欠点があった。そこで、この発明は、デ
ータの書き込み時間を短縮することができ、シリアル転
送の高速化が可能な画像データ変換回路を提供すること
を目的としている。 ［発明の構成］
においては、ラインバッファへのデータの書き込みをバ
ッファのデータ幅に合わせることによって転送速度の違
いを吸収するものの場合、ラインバッファへのデータの
書き込みに時間を要するため、読み出し頻度が書き込み
の頻度よりも多くなると、データを転送できない状態が
発生するという欠点があった。そこで、この発明は、デ
ータの書き込み時間を短縮することができ、シリアル転
送の高速化が可能な画像データ変換回路を提供すること
を目的としている。 ［発明の構成］
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の画像データ変換回路にあっては、画像
データを転送する転送手段と、この転送手段の最大ビッ
ト幅以上のデータ幅を有し、前記転送手段を転送される
前記画像データをパラレルに入力するバッファ手段と、
このバッファ手段に格納された前記画像データを、前記
バッファ手段のデータ幅に応じた有効データ幅に合わせ
てシフトするシフト手段とから構成されている。
めに、この発明の画像データ変換回路にあっては、画像
データを転送する転送手段と、この転送手段の最大ビッ
ト幅以上のデータ幅を有し、前記転送手段を転送される
前記画像データをパラレルに入力するバッファ手段と、
このバッファ手段に格納された前記画像データを、前記
バッファ手段のデータ幅に応じた有効データ幅に合わせ
てシフトするシフト手段とから構成されている。
【０００８】
【作用】この発明は、上記した手段により、画像データ
をそのまま書き込むことができるようになるため、画像
データの効率的な書き込みが可能となるものである。
をそのまま書き込むことができるようになるため、画像
データの効率的な書き込みが可能となるものである。
【０００９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図３は、本発明にかかる画像情報機器
や文書作成装置の要部を示すものである。
照して説明する。図３は、本発明にかかる画像情報機器
や文書作成装置の要部を示すものである。
【００１０】すなわち、この装置は、全体を制御するＣ
ＰＵ１１、このＣＰＵ１１に接続された制御バス１２、
画像データ転送バス１３、キーボード（Ｋｅｙ ｂｏａ
ｒｄ）１４、このキーボード１４と上記制御バス１２と
を接続するためのインタフェース回路（Ｉ／Ｆ）１５、
印刷装置としてのプリンタ（Ｐｒｉｎｔｅｒ）１６、上
記制御バス１２と画像データ転送バス１３との間に接続
された画像メモリ部（ＰＭ）１７、同じく上記制御バス
１２と画像データ転送バス１３との間に設けられ、上記
プリンタ１６が接続されるプリンタインタフェース回路
（Ｐ−Ｉ／Ｆ）１８などにより構成されている。ＣＰＵ
１１は、その内部に制御プログラムなどを記憶するため
のメモリ（Ｍｅｍ）を有している。キーボード１４は、
オペレータが各種の動作命令や指示などを入力するもの
である。
ＰＵ１１、このＣＰＵ１１に接続された制御バス１２、
画像データ転送バス１３、キーボード（Ｋｅｙ ｂｏａ
ｒｄ）１４、このキーボード１４と上記制御バス１２と
を接続するためのインタフェース回路（Ｉ／Ｆ）１５、
印刷装置としてのプリンタ（Ｐｒｉｎｔｅｒ）１６、上
記制御バス１２と画像データ転送バス１３との間に接続
された画像メモリ部（ＰＭ）１７、同じく上記制御バス
１２と画像データ転送バス１３との間に設けられ、上記
プリンタ１６が接続されるプリンタインタフェース回路
（Ｐ−Ｉ／Ｆ）１８などにより構成されている。ＣＰＵ
１１は、その内部に制御プログラムなどを記憶するため
のメモリ（Ｍｅｍ）を有している。キーボード１４は、
オペレータが各種の動作命令や指示などを入力するもの
である。
【００１１】プリンタ１６は、上記画像メモリ部１７よ
り読み出され、上記プリンタインタフェース回路１８な
どを介して供給される画像データを記録紙上に印刷し、
これを出力するものである。
り読み出され、上記プリンタインタフェース回路１８な
どを介して供給される画像データを記録紙上に印刷し、
これを出力するものである。
【００１２】画像メモリ部１７は、上記キーボード１４
よりオペレータによって入力される動作命令にしたがっ
て上記ＣＰＵ１１が描画する、文書や図形を記憶するも
のである。この画像メモリ１７は、ラスタ演算部を備え
るとともに、文字描画のためのフォントデータを有して
構成されている。
よりオペレータによって入力される動作命令にしたがっ
て上記ＣＰＵ１１が描画する、文書や図形を記憶するも
のである。この画像メモリ１７は、ラスタ演算部を備え
るとともに、文字描画のためのフォントデータを有して
構成されている。
【００１３】プリンタインタフェース回路１８は、上記
画像メモリ部１７より上記画像データ転送バス１３を介
して供給されるデータの転送速度や転送ビット幅を、上
記プリンタ１６側の転送速度や転送ビット幅に合わせて
変換するものである。
画像メモリ部１７より上記画像データ転送バス１３を介
して供給されるデータの転送速度や転送ビット幅を、上
記プリンタ１６側の転送速度や転送ビット幅に合わせて
変換するものである。
【００１４】なお、たとえば画像データ転送バス１３の
最大ビット幅を３２ビットとし、以下、この３２ビット
のデータを１６ビットから３２ビットの範囲で変換する
場合について説明する。図１は、上記したプリンタイン
タフェース回路１８の概略構成を示すものである。
最大ビット幅を３２ビットとし、以下、この３２ビット
のデータを１６ビットから３２ビットの範囲で変換する
場合について説明する。図１は、上記したプリンタイン
タフェース回路１８の概略構成を示すものである。
【００１５】すなわち、このプリンタインタフェース回
路１８は、転送バスインタフェース部２１、間引き回路
部２２、ラインバッファ部２３、シフトレジスタ部２
４、およびプリンタ・インタフェース部２５などにより
構成されている。転送バスインタフェース部２１は、上
記画像データ転送バス１３を転送されてくる３２ビット
の画像データを間引き回路部２２に送るものである。
路１８は、転送バスインタフェース部２１、間引き回路
部２２、ラインバッファ部２３、シフトレジスタ部２
４、およびプリンタ・インタフェース部２５などにより
構成されている。転送バスインタフェース部２１は、上
記画像データ転送バス１３を転送されてくる３２ビット
の画像データを間引き回路部２２に送るものである。
【００１６】間引き回路部２２は、上記転送バスインタ
フェース部２１で受けた３２ビットの画像データの主走
査方向を、たとえば１６ビットから３２ビットの範囲で
変換する機能（間引き印刷時）を有している。
フェース部２１で受けた３２ビットの画像データの主走
査方向を、たとえば１６ビットから３２ビットの範囲で
変換する機能（間引き印刷時）を有している。
【００１７】ラインバッファ部２３は、そのデータ幅
が、上記画像データ転送バス１３の最大ビット幅（３２
ビット）以上とされており、間引き回路部２２からのデ
ータをそのまま書き込むことができるようになってい
る。この場合、たとえばデータ幅が８ビットとなってい
る４個のＤ−ＲＡＭを縦に並べ、それぞれに同一アドレ
スを与えることによって構成される。
が、上記画像データ転送バス１３の最大ビット幅（３２
ビット）以上とされており、間引き回路部２２からのデ
ータをそのまま書き込むことができるようになってい
る。この場合、たとえばデータ幅が８ビットとなってい
る４個のＤ−ＲＡＭを縦に並べ、それぞれに同一アドレ
スを与えることによって構成される。
【００１８】シフトレジスタ部２４は、上記ラインバッ
ファ部２３より順に読み出されるデータを同期クロック
に合わせてシフト動作するものである。このシフトレジ
スタ部２４は、上記ラインバッファ部２３からのデータ
が書き込まれるシフトレジスタ１２４ａと、このシフト
レジスタ２４ａのシフト数を決定するシフトカウンタ２
４ｂとから構成されている。この場合のシフト数は、上
記バッファ部２３のデータ幅に応じた有効データ幅とな
っており、最大で３２ビットまで任意に設定することが
できる。プリンタ・インタェース部２５は、上記シフト
レジスタ部２４によって１ビット幅に変換されて出力さ
れるデータをプリンタ１６に出力するものである。次
に、間引き印刷を例に、上記したプリンタインタフェー
ス回路１８の動作について説明する。
ファ部２３より順に読み出されるデータを同期クロック
に合わせてシフト動作するものである。このシフトレジ
スタ部２４は、上記ラインバッファ部２３からのデータ
が書き込まれるシフトレジスタ１２４ａと、このシフト
レジスタ２４ａのシフト数を決定するシフトカウンタ２
４ｂとから構成されている。この場合のシフト数は、上
記バッファ部２３のデータ幅に応じた有効データ幅とな
っており、最大で３２ビットまで任意に設定することが
できる。プリンタ・インタェース部２５は、上記シフト
レジスタ部２４によって１ビット幅に変換されて出力さ
れるデータをプリンタ１６に出力するものである。次
に、間引き印刷を例に、上記したプリンタインタフェー
ス回路１８の動作について説明する。
【００１９】たとえば今、画像データ転送バス１３より
転送されてくる３２ビットのデータを、２４ビットのデ
ータに変換するものとする。すると、間引き回路部２２
より出力される３２ビットのデータ（有効データ幅は２
４ビット）は、図２に示すように、８ビットの不定デー
タを含んだ状態のまま、ラインバッファ部２３に書き込
まれる。
転送されてくる３２ビットのデータを、２４ビットのデ
ータに変換するものとする。すると、間引き回路部２２
より出力される３２ビットのデータ（有効データ幅は２
４ビット）は、図２に示すように、８ビットの不定デー
タを含んだ状態のまま、ラインバッファ部２３に書き込
まれる。
【００２０】ラインバッファ部２３に書き込まれた３２
ビットのデータは、読み出され、シフトレジスタ２４ａ
に書き込まれる。この場合、有効データ幅は２４ビット
とされている。このため、シフトレジスタ２４ａでは、
２３ビット目までが連続してシフト動作され、２４ビッ
ト目にラインバッファ部２３からの次のデータが読み込
まれることになる。このシフト動作が繰り返されること
により、２４ビットのパラレルデータが１ビットのシリ
アルデータに変換される。上記したように、画像データ
をそのまま書き込むことができるようにしている。
ビットのデータは、読み出され、シフトレジスタ２４ａ
に書き込まれる。この場合、有効データ幅は２４ビット
とされている。このため、シフトレジスタ２４ａでは、
２３ビット目までが連続してシフト動作され、２４ビッ
ト目にラインバッファ部２３からの次のデータが読み込
まれることになる。このシフト動作が繰り返されること
により、２４ビットのパラレルデータが１ビットのシリ
アルデータに変換される。上記したように、画像データ
をそのまま書き込むことができるようにしている。
【００２１】すなわち、ラインバッファのデータ幅を画
像データ転送バスの最大ビット幅以上とするとともに、
シフトレジスタの入力データ幅もラインバッファのデー
タ幅に合せるようにしている。これにより、ラインバッ
ファにデータを書き込むまでの時間がほとんどかから
ず、書き込む頻度を読み出しの頻度よりも多くすること
が可能となるため、プリンタへのデータ転送の途中でラ
インバッファ内のデータが空になるなどの不具合を解消
し得る。したがって、画像データの効率的な書き込みが
可能となり、全体として高速のシリアル転送が実現でき
るものである。なお、上記実施例においては、プリンタ
へのデータ転送を例に説明したが、これに限らず、たと
えばＣＲＴに対するデータのシリアル転送にも適用でき
る。その他、発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
像データ転送バスの最大ビット幅以上とするとともに、
シフトレジスタの入力データ幅もラインバッファのデー
タ幅に合せるようにしている。これにより、ラインバッ
ファにデータを書き込むまでの時間がほとんどかから
ず、書き込む頻度を読み出しの頻度よりも多くすること
が可能となるため、プリンタへのデータ転送の途中でラ
インバッファ内のデータが空になるなどの不具合を解消
し得る。したがって、画像データの効率的な書き込みが
可能となり、全体として高速のシリアル転送が実現でき
るものである。なお、上記実施例においては、プリンタ
へのデータ転送を例に説明したが、これに限らず、たと
えばＣＲＴに対するデータのシリアル転送にも適用でき
る。その他、発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
【００２２】
【発明の効果】以上、詳述したようにこの発明によれ
ば、データの書き込み時間を短縮することができ、シリ
アル転送の高速化が可能な画像データ変換回路を提供で
きる。
ば、データの書き込み時間を短縮することができ、シリ
アル転送の高速化が可能な画像データ変換回路を提供で
きる。
【図１】この発明の一実施例にかかるプリンタインタフ
ェース回路の概略構成を示すブロック図。
ェース回路の概略構成を示すブロック図。
【図２】同じく、プリンタインタフェース回路の動作を
説明するために示す図。
説明するために示す図。
【図３】同じく、本発明が適用される機器（装置）の要
部を示すブロック図。
部を示すブロック図。
１１…ＣＰＵ、１３…画像データ転送バス（転送手
段）、１４…キーボード、１６…プリンタ、１７…画像
メモリ部、１８…プリンタインタフェース回路、２３…
ラインバッファ部（バッファ手段）、２４…シフトレジ
スタ部（シフト手段）、２４ａ…シフトレジスタ、２４
ｂ…シフトカウンタ。
段）、１４…キーボード、１６…プリンタ、１７…画像
メモリ部、１８…プリンタインタフェース回路、２３…
ラインバッファ部（バッファ手段）、２４…シフトレジ
スタ部（シフト手段）、２４ａ…シフトレジスタ、２４
ｂ…シフトカウンタ。
Claims (1)
- 【特許請求の範囲】 【請求項１】 画像データを転送する転送手段と、 この転送手段の最大ビット幅以上のデータ幅を有し、前
記転送手段を転送される前記画像データをパラレルに入
力するバッファ手段と、 このバッファ手段に格納された前記画像データを、前記
バッファ手段のデータ幅に応じた有効データ幅に合わせ
てシフトするシフト手段とを具備したことを特徴とする
画像データ変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191877A JPH0535442A (ja) | 1991-07-31 | 1991-07-31 | 画像データ変換回路 |
| US07/860,319 US5337409A (en) | 1991-07-31 | 1992-03-30 | Parallel/serial data conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191877A JPH0535442A (ja) | 1991-07-31 | 1991-07-31 | 画像データ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535442A true JPH0535442A (ja) | 1993-02-12 |
Family
ID=16281964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191877A Pending JPH0535442A (ja) | 1991-07-31 | 1991-07-31 | 画像データ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5337409A (ja) |
| JP (1) | JPH0535442A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581715A (en) | 1994-06-22 | 1996-12-03 | Oak Technologies, Inc. | IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface |
| US5655153A (en) * | 1995-11-07 | 1997-08-05 | Emc Corporation | Buffer system |
| US6122697A (en) * | 1997-11-14 | 2000-09-19 | Lucent Technologies, Inc. | System for extending the width of a data bus |
| TW476029B (en) * | 1999-07-12 | 2002-02-11 | Matsushita Electric Industrial Co Ltd | Data processing apparatus |
| US7062577B2 (en) * | 2002-12-18 | 2006-06-13 | Lsi Logic Corporation | AMBA slave modular bus interfaces |
| US8255796B1 (en) | 2005-01-09 | 2012-08-28 | Apple Inc. | Efficient creation of documents |
| KR100641184B1 (ko) * | 2005-01-29 | 2006-11-06 | 엘지전자 주식회사 | 엘시디 구동 칩의 명령 레지스터 구성 방법 |
| JP2015053095A (ja) * | 2013-09-09 | 2015-03-19 | ソニー株式会社 | メモリ、メモリシステムおよびメモリの制御方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532557A (en) * | 1983-04-08 | 1985-07-30 | Ampex Corporation | Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter |
| JPS6187471A (ja) * | 1984-09-17 | 1986-05-02 | Canon Inc | 画像処理システム |
| US5157773A (en) * | 1986-03-14 | 1992-10-20 | Canon Kabushiki Kaisha | Image data output apparatus |
| US4809216A (en) * | 1986-08-25 | 1989-02-28 | Digital Equipment Corporation | Print engine data interface |
| US5148294A (en) * | 1989-01-27 | 1992-09-15 | Fuji Xerox Corporation, Ltd. | Image processing apparatus and method for painting a memory with plural colors |
-
1991
- 1991-07-31 JP JP3191877A patent/JPH0535442A/ja active Pending
-
1992
- 1992-03-30 US US07/860,319 patent/US5337409A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5337409A (en) | 1994-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922437A (en) | Image information processing apparatus | |
| JPH0535442A (ja) | 画像データ変換回路 | |
| JPH0421472A (ja) | プリンタ制御装置 | |
| JPH0635842A (ja) | Ｄｍａ装置 | |
| JP2567428B2 (ja) | データ転送速度変換装置 | |
| JPH05265698A (ja) | 情報処理装置 | |
| JP2955300B2 (ja) | 画像処理方法及びその装置 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JP3165750B2 (ja) | 印刷装置 | |
| JPS61187034A (ja) | 文書出力装置 | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JPS6316766A (ja) | 印刷装置 | |
| JPH1093813A (ja) | 記録装置 | |
| JPS607265A (ja) | イメ−ジ処理装置 | |
| JPS63250736A (ja) | 画像デ−タ処理装置 | |
| WO2000054218A1 (en) | Bit string conversion device | |
| JPS58119040A (ja) | 印字制御装置 | |
| JPH0417527B2 (ja) | ||
| JPH1027126A (ja) | アドレス変換装置 | |
| JPH052643A (ja) | 画像処理装置 | |
| JPH01271266A (ja) | 印刷装置 | |
| JPH047965A (ja) | プリンタコントローラ | |
| JPH09240069A (ja) | ページプリンタ制御装置、及びペ−ジプリンタの印刷制御方法 | |
| JPH0484352A (ja) | Ｄｍａ制御装置 | |
| JPH0239383A (ja) | 画像処理装置 |