JPS607265A - イメ−ジ処理装置 - Google Patents
イメ−ジ処理装置Info
- Publication number
- JPS607265A JPS607265A JP58115612A JP11561283A JPS607265A JP S607265 A JPS607265 A JP S607265A JP 58115612 A JP58115612 A JP 58115612A JP 11561283 A JP11561283 A JP 11561283A JP S607265 A JPS607265 A JP S607265A
- Authority
- JP
- Japan
- Prior art keywords
- register
- image
- image data
- bit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 240000005369 Alstonia scholaris Species 0.000 description 1
- 206010061592 cardiac fibrillation Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002600 fibrillogenic effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、イメージ処理装置、特に解像度の異なる複数
のイメージ出力装置に接続されるイメージ処理装置であ
って、イメージ出力装置の固有の解像度に適応したイメ
ージデータを出力することのできるイメージ処理装置に
関するものである。
のイメージ出力装置に接続されるイメージ処理装置であ
って、イメージ出力装置の固有の解像度に適応したイメ
ージデータを出力することのできるイメージ処理装置に
関するものである。
解繊度の異なる複数のイメージ出力装置１例えはレーザ
ビーム・タイプのプリンタ（解（＠ １８′９ 本Ａ圃
；１ｍｒｎあたり９個のドツトが表示できることを意味
する）やインパクト・タイプのプリンタ（解像度６本／
−ｔｒＬ）やディスプレイ（解像度３本／、、、）など
がイメージ処理装置に接続されている場合。
ビーム・タイプのプリンタ（解（＠ １８′９ 本Ａ圃
；１ｍｒｎあたり９個のドツトが表示できることを意味
する）やインパクト・タイプのプリンタ（解像度６本／
−ｔｒＬ）やディスプレイ（解像度３本／、、、）など
がイメージ処理装置に接続されている場合。
イメージリーダで読取られイメージ処理装置においで処
理された同一のイメージデータが、前記解像度の異なる
複数のイメージ出力装置に供給されることとなる。
理された同一のイメージデータが、前記解像度の異なる
複数のイメージ出力装置に供給されることとなる。
イメージリーダの解像度が８木／ ｍｎｔであり、イメ
ージ処理装置から出力される単位ｍｍあたりのイメージ
データが００１１００００（０は白に、■は黒に対応し
でいる）であるとすれば、このイメージデータが前記複
数のイメージ出力装置に供給されると、各イメージ出力
装置固有の解像度で表示されるので、２１１図に示すよ
うなドツト表示となる。明らかなように、解像度が９木
／ｍｍのプリンタでは画像が拡大され、解像度が６本／
′ｒｒＬｔｎのプリンタおよび解像度が３木／ｍｍ （
７）ディスプレイでは画像が縮小して表示される。
ージ処理装置から出力される単位ｍｍあたりのイメージ
データが００１１００００（０は白に、■は黒に対応し
でいる）であるとすれば、このイメージデータが前記複
数のイメージ出力装置に供給されると、各イメージ出力
装置固有の解像度で表示されるので、２１１図に示すよ
うなドツト表示となる。明らかなように、解像度が９木
／ｍｍのプリンタでは画像が拡大され、解像度が６本／
′ｒｒＬｔｎのプリンタおよび解像度が３木／ｍｍ （
７）ディスプレイでは画像が縮小して表示される。
このように同一画像が、解１象度の異なるイメージ出力
装置前において拡大されたりあるいは縮小されたりして
表示されることは望ましくない。これを避けるため、従
来装置では、各イメージ出力装置にイメージデータを出
力する毎に、イメージリーダからの電気信号を、各イメ
ージ出力装置の解像度に応じたサンプリング周期でサン
プリングすることによって、各イメージ出力装置に適応
したイメージデータを得るようにしているか、あるいは
固定解像度で読込んだイメージデータをマイクロプログ
ラムにより必要なビットのみ取出し再編集している。
装置前において拡大されたりあるいは縮小されたりして
表示されることは望ましくない。これを避けるため、従
来装置では、各イメージ出力装置にイメージデータを出
力する毎に、イメージリーダからの電気信号を、各イメ
ージ出力装置の解像度に応じたサンプリング周期でサン
プリングすることによって、各イメージ出力装置に適応
したイメージデータを得るようにしているか、あるいは
固定解像度で読込んだイメージデータをマイクロプログ
ラムにより必要なビットのみ取出し再編集している。
しかし前者の方法によれば１例えばオペレータがディス
プレイで読出して編集した画像をプリンタでプリントア
ウトする場合、再びイメージリーダで画像を読取り、電
気信号をプリンタの解１９度に応じたサンプリング周期
でサンプリングしなければならない。このため処理時間
が長くなるという欠点がある。
プレイで読出して編集した画像をプリンタでプリントア
ウトする場合、再びイメージリーダで画像を読取り、電
気信号をプリンタの解１９度に応じたサンプリング周期
でサンプリングしなければならない。このため処理時間
が長くなるという欠点がある。
また後者の方法によれば、マイクロプログラムはバイト
バウンダリで動作しており、このためピント処理にはあ
まり適しでおらず、ビット処理の時間が長くなるという
欠点がある。
バウンダリで動作しており、このためピント処理にはあ
まり適しでおらず、ビット処理の時間が長くなるという
欠点がある。
本発明の目的は、このような従来装置の欠点を改善する
ため、イメージリーダにより任意の解像度で読取ったイ
メージデータを一旦メモリに記憶し、このメモリからイ
メージデータを読出して。
ため、イメージリーダにより任意の解像度で読取ったイ
メージデータを一旦メモリに記憶し、このメモリからイ
メージデータを読出して。
各イメージ出力装置の解像度に適応するようにイメージ
データを拡大または縮小して出力することにより高速処
理を可能にしたイメージ処理装置を提供することにある
。
データを拡大または縮小して出力することにより高速処
理を可能にしたイメージ処理装置を提供することにある
。
本発明は、解像度の異なる複数のイメージ出力装置に接
続されるイメージ処理装置において、イメージリーダに
より任意の解像度により読取られたイメージデータを記
憶するメモリと、このメモリから転送されるイメージデ
ータをパラレル−シリアル変換するパラレル−シリアル
変換レジスタと、このパラレル−シリアル変換レジスタ
から転送されるイメージデータをシリアル−パラレル変
換して前記イメージ出力装置に出力するシリアルーハラ
レル変換レジスタと、これらパラレル−シリアル変換レ
ジスタおよびシリアル−パラレル変換レジスタにクロッ
クをそれぞれ供給するクロック発生回路と、このクリッ
ク発生回路を制御する制御回路とを具え、前記パラレル
−シリアル変換レジスタおよびシリアル−パラレル変換
レジスタに供給されるクロックを前記制御回路により制
御して前記変換レジスタの一方の動作を所定期間停止さ
せることにより、イメージデータの前記パラレル−シリ
アル変換レジスタから前記シリアル−パラレル変換レジ
スタへの転送時にイメージデータのビット数の増減を行
って、前記各イメージ出力装置の解像度に適応したイメ
ージデータを得るようにしたことを特徴とするものであ
る。
続されるイメージ処理装置において、イメージリーダに
より任意の解像度により読取られたイメージデータを記
憶するメモリと、このメモリから転送されるイメージデ
ータをパラレル−シリアル変換するパラレル−シリアル
変換レジスタと、このパラレル−シリアル変換レジスタ
から転送されるイメージデータをシリアル−パラレル変
換して前記イメージ出力装置に出力するシリアルーハラ
レル変換レジスタと、これらパラレル−シリアル変換レ
ジスタおよびシリアル−パラレル変換レジスタにクロッ
クをそれぞれ供給するクロック発生回路と、このクリッ
ク発生回路を制御する制御回路とを具え、前記パラレル
−シリアル変換レジスタおよびシリアル−パラレル変換
レジスタに供給されるクロックを前記制御回路により制
御して前記変換レジスタの一方の動作を所定期間停止さ
せることにより、イメージデータの前記パラレル−シリ
アル変換レジスタから前記シリアル−パラレル変換レジ
スタへの転送時にイメージデータのビット数の増減を行
って、前記各イメージ出力装置の解像度に適応したイメ
ージデータを得るようにしたことを特徴とするものであ
る。
本発明は、高い解像度で読取ったイメージデータを構成
するビット列から一定間隔でビットを除去すると、より
低い解像度に適応したイメージデータが得られ、および
同一ビットを連続して出力すると、より高い解像度に適
応したイメージデータが得られるという認識に基づいて
なしたものである。
するビット列から一定間隔でビットを除去すると、より
低い解像度に適応したイメージデータが得られ、および
同一ビットを連続して出力すると、より高い解像度に適
応したイメージデータが得られるという認識に基づいて
なしたものである。
以下１図面に基づいて本発明を説明する。％１２図は１
本発明イメージ処理装置１の基本的構成を示すブロック
線図である。図中、２は任意の解蘭度例えば８本／ｍｍ
のＣＣＤを用いたイメージリーダ３で読取られたイメー
ジデータを記憶するメモリ、４はメモリ２からデータバ
ス５を介して転送されるパラレルなイメージデータをシ
リアルなイメージデータに変換するパラレル−シリアル
変換レジスタ（以下、Ｐ／Ｓレジスタという）、６はこ
のＰ／Ｓレジスタから転送されるシリアルなイメージデ
ータを再びパラレルなイメージデータに変換するシリア
ル−パラレル変換レジスタ（以下。
本発明イメージ処理装置１の基本的構成を示すブロック
線図である。図中、２は任意の解蘭度例えば８本／ｍｍ
のＣＣＤを用いたイメージリーダ３で読取られたイメー
ジデータを記憶するメモリ、４はメモリ２からデータバ
ス５を介して転送されるパラレルなイメージデータをシ
リアルなイメージデータに変換するパラレル−シリアル
変換レジスタ（以下、Ｐ／Ｓレジスタという）、６はこ
のＰ／Ｓレジスタから転送されるシリアルなイメージデ
ータを再びパラレルなイメージデータに変換するシリア
ル−パラレル変換レジスタ（以下。
Ｓ／Ｐ レジスタという）、７はこれら変換レジスタへ
のクロックを発生するクロック発生回路、８はこのクロ
ック発生回路を制御して、Ｐ／Ｓレジスタ４およびＳ／
Ｐレジスタ６へのクロックを調整する制御回路である。
のクロックを発生するクロック発生回路、８はこのクロ
ック発生回路を制御して、Ｐ／Ｓレジスタ４およびＳ／
Ｐレジスタ６へのクロックを調整する制御回路である。
この制御回路８は、イメージデータの拡大または縮小を
指定するモードレジスタ９と、拡大モード時に同一ビッ
トを何回繰返して出力するかを指定する倍率レジスタ１
０と、拡大モード時および縮小モード時の両方において
、どのビットを繰返して出力するかあるいはどのビット
を除去するかを指定するビット指定レジスタ１１とから
構成されている。これら各レジスタ９，１０．１１には
。
指定するモードレジスタ９と、拡大モード時に同一ビッ
トを何回繰返して出力するかを指定する倍率レジスタ１
０と、拡大モード時および縮小モード時の両方において
、どのビットを繰返して出力するかあるいはどのビット
を除去するかを指定するビット指定レジスタ１１とから
構成されている。これら各レジスタ９，１０．１１には
。
データバス５を介して中央処理装置（図示せず）から所
定のデータが供給される。
定のデータが供給される。
以上のような構成のイメージ処理装置１には。
データバス５を介して、解像度の異なる複数のイメージ
出力装置１例えばレーザビーム・タイプのプリンタ１２
（Ｈ像度９本／ｒｎ−） 、インパクト・タイプのプ
リンタ１３（解像度６本／、 ）およびディスプレイ１
４（解像度３本／、）などが接続されている。
出力装置１例えばレーザビーム・タイプのプリンタ１２
（Ｈ像度９本／ｒｎ−） 、インパクト・タイプのプ
リンタ１３（解像度６本／、 ）およびディスプレイ１
４（解像度３本／、）などが接続されている。
Ｎ−３図（ａ）、第３図（ｂｌおよび第３図（１）は、
このようなイメージ処理装置ｄの基本的な原理を説明す
るための図である。木３図（。ｊは、拡大モード時にお
けるビット指定レジスタ１１．Ｐ／Ｓ レジスタ４およ
びＳ／Ｐレジスタ６の内容を示すものである。
このようなイメージ処理装置ｄの基本的な原理を説明す
るための図である。木３図（。ｊは、拡大モード時にお
けるビット指定レジスタ１１．Ｐ／Ｓ レジスタ４およ
びＳ／Ｐレジスタ６の内容を示すものである。
メモ゛す２からデータバス５を経てＰ／Ｓ レジスタ４
に転送された画像単位ｍｍあたりのイメージデータがビ
ット列”１１１１００００”で構成されており、他方、
ビット指定レジスタ１１にはデータバス５を介して”０
１００００００”が書込まれている。
に転送された画像単位ｍｍあたりのイメージデータがビ
ット列”１１１１００００”で構成されており、他方、
ビット指定レジスタ１１にはデータバス５を介して”０
１００００００”が書込まれている。
ビット指定レジスタ１１内のビット″１″に対応するＰ
／Ｓ レジスタ４内のビットは１倍率レジスタ１０によ
って指定された回数だけ繰返し出力し。
／Ｓ レジスタ４内のビットは１倍率レジスタ１０によ
って指定された回数だけ繰返し出力し。
Ｓ／Ｐレジスタ６に転送される。この場合１倍率レジス
タは同一ビットを２回繰返して出力することを指示して
いるものとする。第３図（ａ）には、ビット指定レジス
タ１１．Ｐ／Ｓレジスタ４およびＳ／Ｐレジスタ６の各
ビットの対応関係をそれぞれ破線矢印で示している。図
から明らかなように。
タは同一ビットを２回繰返して出力することを指示して
いるものとする。第３図（ａ）には、ビット指定レジス
タ１１．Ｐ／Ｓレジスタ４およびＳ／Ｐレジスタ６の各
ビットの対応関係をそれぞれ破線矢印で示している。図
から明らかなように。
Ｐ／Ｓレジスタ４内のビット列の左側から２番目のビッ
ト″１”が２回繰返してＳ／Ｐレジスタ６に書込まれ、
その結果Ｓ／Ｐレジスタ６の内容は１１１１１００００
”となる。 したがって、ビット数は８ビツトから９ビ
ツトに増大されたこととなる。以上の動作をバイト毎に
繰返すことによって。
ト″１”が２回繰返してＳ／Ｐレジスタ６に書込まれ、
その結果Ｓ／Ｐレジスタ６の内容は１１１１１００００
”となる。 したがって、ビット数は８ビツトから９ビ
ツトに増大されたこととなる。以上の動作をバイト毎に
繰返すことによって。
イメージデータを拡大することができ、この拡大された
イメージデータはデータバス５を経て解像度が９木ろ１
のプリンタ１２に供給され等倍の画像がプリントアウト
される。第３図（ｃｌには、この拡大された単位ｍｍあ
たりのドツト表示を示しでいる。
イメージデータはデータバス５を経て解像度が９木ろ１
のプリンタ１２に供給され等倍の画像がプリントアウト
される。第３図（ｃｌには、この拡大された単位ｍｍあ
たりのドツト表示を示しでいる。
次に、縮小モード時におけるイメージ処理装置の基本的
な原理を；＋３図（ｂｌに基づいて説明する。
な原理を；＋３図（ｂｌに基づいて説明する。
ヒフ ） 指定レジｙ、 夕１１ ノ内容１１． ”１
０００１０００”であるとする。このビット列のうちの
″１″ビットに対応するＰ／Ｓレジスタ４内のピント、
図から明らかなようにビットＩＩＩＪＩとビット″０″
とが。
０００１０００”であるとする。このビット列のうちの
″１″ビットに対応するＰ／Ｓレジスタ４内のピント、
図から明らかなようにビットＩＩＩＪＩとビット″０″
とが。
Ｓ／Ｐレジスタ６に転送されることを禁止すれはＳ／Ｐ
レジスタ６に得られるビット列は一定間隔（４ビツト）
でビットが除去される結果″’１１１０００”となる。
レジスタ６に得られるビット列は一定間隔（４ビツト）
でビットが除去される結果″’１１１０００”となる。
したがって、ビット数は８ビツトから６ビツトに減少す
る。以上の動作をバイト毎に繰返すことによって、イメ
ージデータを縮小することができる。この縮小されたイ
メージデータはデータバス５を経て解像度が６本／ｍｍ
のプリンタ１３に供給され等倍の画像がプリントアウト
される。第３図（６）には、この縮小された単位ｍｍあ
たりのドツト表示を示しでいる。
る。以上の動作をバイト毎に繰返すことによって、イメ
ージデータを縮小することができる。この縮小されたイ
メージデータはデータバス５を経て解像度が６本／ｍｍ
のプリンタ１３に供給され等倍の画像がプリントアウト
される。第３図（６）には、この縮小された単位ｍｍあ
たりのドツト表示を示しでいる。
Ｐ／Ｓ レジスタ４およびＳ／Ｐレジスタ６におけるビ
ット数の増大および減少は、これらレジスタを次のよう
に動作させることによって行うことができる。すなわち
、Ｐ／Ｓ レジスタ４およびＳ／Ｐレジスタ６が同一位
相のクロックにより動作されティるときに、拡大モード
時にはＰ／Ｓレジスタ４の動作を所定期間停止させると
共に、この間Ｓ／Ｐレジスタ６を動作し続ければ、Ｓ／
Ｐレジスタ６には同一ビットが所定回数読込まれ、ビッ
ト数を増大させることができる。他方、縮小モード時に
はＳ／Ｐレジスタ６の動作を所定期間停止させると共に
、この間Ｐ／Ｓレジスタ４を動作させれば、Ｓ／Ｐレジ
スタ６の動作が停止しているときはＰ／Ｓレジスタ４か
ら送られでくるビットを読込まず、したがってＳ／Ｐレ
ジスタ６に得られるビットは減少することとなる。
ット数の増大および減少は、これらレジスタを次のよう
に動作させることによって行うことができる。すなわち
、Ｐ／Ｓ レジスタ４およびＳ／Ｐレジスタ６が同一位
相のクロックにより動作されティるときに、拡大モード
時にはＰ／Ｓレジスタ４の動作を所定期間停止させると
共に、この間Ｓ／Ｐレジスタ６を動作し続ければ、Ｓ／
Ｐレジスタ６には同一ビットが所定回数読込まれ、ビッ
ト数を増大させることができる。他方、縮小モード時に
はＳ／Ｐレジスタ６の動作を所定期間停止させると共に
、この間Ｐ／Ｓレジスタ４を動作させれば、Ｓ／Ｐレジ
スタ６の動作が停止しているときはＰ／Ｓレジスタ４か
ら送られでくるビットを読込まず、したがってＳ／Ｐレ
ジスタ６に得られるビットは減少することとなる。
Ｐ／Ｓ、レジスタ４またはＳ／Ｐレジスタ６の動作の停
止は、これらレジスタに供給されるクロックを調整する
ことによって行うことができる。
止は、これらレジスタに供給されるクロックを調整する
ことによって行うことができる。
第４図は、Ｐ／Ｓレジスタ４およびＳ／Ｐレジスタ６へ
のクロックを発生するクロック発生回路７をさらに具体
的に示したイメージ処理装置のブロック線図である。図
中、第２図と同じ要素には同じ番号を付して示す。クロ
ック発生回路７は、 ＡＮＤ回路１５，１６．１７，１
８．１９．２０とＯＲ回路２１．２２とから構成されて
おり、ＯＲ回路２１からはクロックＣＫＩが、ＯＲ回路
２２か。
のクロックを発生するクロック発生回路７をさらに具体
的に示したイメージ処理装置のブロック線図である。図
中、第２図と同じ要素には同じ番号を付して示す。クロ
ック発生回路７は、 ＡＮＤ回路１５，１６．１７，１
８．１９．２０とＯＲ回路２１．２２とから構成されて
おり、ＯＲ回路２１からはクロックＣＫＩが、ＯＲ回路
２２か。
らはクロックＣＫ２が発生される。
第４図に基づいてイメージ処理装置の動作をさらに詳細
に説明する。
に説明する。
モードレジスタ９は、フリップフロップで構成され、拡
大モード時にはビット″１”を縮小モード時にはビット
″０″を発生する。倍率レジスタ１０はカウンタで構成
し、ビット指定レジスタ１１はパラレル−シリアル変換
レジスタで構成する。これらモードレジスタ９１倍率レ
ジスタ１０．ビット指定レジスタ１１には、アドレスデ
コーダ（図示せず）からロード信号が供給され１．ロー
ド信号が供給されたときにデータバス５を介してデータ
が負荷される。倍率レジスタ１０およびクロック発生回
路７にはクロックＣＫが供給される。 “Ａ’ ５１：
〈ｌ ｔαｊおよび第５１ｒ、ｌ ｔｌ、ｌには、拡大
モード時および縮小モード時における。クロックＣＫ、
ビット指定レジスタ１１の出力信号Ｓ、クロックＣＫ１
およびＣＮ３の波形を示す。
大モード時にはビット″１”を縮小モード時にはビット
″０″を発生する。倍率レジスタ１０はカウンタで構成
し、ビット指定レジスタ１１はパラレル−シリアル変換
レジスタで構成する。これらモードレジスタ９１倍率レ
ジスタ１０．ビット指定レジスタ１１には、アドレスデ
コーダ（図示せず）からロード信号が供給され１．ロー
ド信号が供給されたときにデータバス５を介してデータ
が負荷される。倍率レジスタ１０およびクロック発生回
路７にはクロックＣＫが供給される。 “Ａ’ ５１：
〈ｌ ｔαｊおよび第５１ｒ、ｌ ｔｌ、ｌには、拡大
モード時および縮小モード時における。クロックＣＫ、
ビット指定レジスタ１１の出力信号Ｓ、クロックＣＫ１
およびＣＮ３の波形を示す。
拡大モード時、クロックＣＫはＡＮＤ回路１８および（
ＪＲ回路２１を経て出力されクロックＣＫ１となる。他
方、ＡＮＤ回路１９には、ＡＮＤ回路１６を経たビット
指定レジスタ１１の出力信号５（ｉ５図（αｊ参照）と
９倍率レジスタ１０の出力信号と、モードレジスタ９の
出力信号と、クロックＣＫとが供給され、ＡＮＤ回路１
９の出力はＯＩく回Ｍ２２を経で出力されクロックＣＫ
２となる。
ＪＲ回路２１を経て出力されクロックＣＫ１となる。他
方、ＡＮＤ回路１９には、ＡＮＤ回路１６を経たビット
指定レジスタ１１の出力信号５（ｉ５図（αｊ参照）と
９倍率レジスタ１０の出力信号と、モードレジスタ９の
出力信号と、クロックＣＫとが供給され、ＡＮＤ回路１
９の出力はＯＩく回Ｍ２２を経で出力されクロックＣＫ
２となる。
これらクロックＣＫＩおよびＣＮ３は、Ｓ／Ｐレジスタ
６およびＰ／Ｓレジスタ４にそれぞれ供給される。Ｐ／
Ｓ レジスタ４およびＳ／Ｐ レジスタ６は、これらク
ロックに基いてパラレル−シリアル変換およびシリアル
−パラレル変換をそれぞれ行う。′Ａｔ５図（α）から
明らかなように、クロックＣＫＩの２個の連続するクロ
ックパルスｐ１およびＰ２が発生する間に、クロックＣ
Ｋ２は１個のクロックパルスＰ３が発生する。したがっ
て、クロックパルスｐ２によってＳ／Ｐレジスタ６が動
作しているときに、Ｐ／Ｓレジスタ４は動作が停止する
こととなる。このため、Ｓ／Ｐレジスタ６は、Ｐ／Ｓレ
ジスタ４がら同じビットを再び取り込み、その結果Ｓ／
Ｐレジスタ６に得られるビット数は増大する。
６およびＰ／Ｓレジスタ４にそれぞれ供給される。Ｐ／
Ｓ レジスタ４およびＳ／Ｐ レジスタ６は、これらク
ロックに基いてパラレル−シリアル変換およびシリアル
−パラレル変換をそれぞれ行う。′Ａｔ５図（α）から
明らかなように、クロックＣＫＩの２個の連続するクロ
ックパルスｐ１およびＰ２が発生する間に、クロックＣ
Ｋ２は１個のクロックパルスＰ３が発生する。したがっ
て、クロックパルスｐ２によってＳ／Ｐレジスタ６が動
作しているときに、Ｐ／Ｓレジスタ４は動作が停止する
こととなる。このため、Ｓ／Ｐレジスタ６は、Ｐ／Ｓレ
ジスタ４がら同じビットを再び取り込み、その結果Ｓ／
Ｐレジスタ６に得られるビット数は増大する。
縮小モード時、クロックＣＫはＡＮＤ回路２゜およびＯ
Ｒ回路２２を経てクロックＣＫ２となる。
Ｒ回路２２を経てクロックＣＫ２となる。
他方、ＡＮＤ回路１７には、ＡＮＤ回路１５を経たビッ
ト指定レジスタ１１の出力信号Ｓ（″）Ｖ５図（６１参
照）と９倍率レジスタの出力信号と、モードレジスタ９
の出力信号と、クロックＣＩ（とが供給され、ＡＮＤ回
路１７の出力はＯＲ回路２１を経て出力されクロックＣ
ＫＩとなる。Ｍ２Ｓ図（ｂｌがら明らかなように、クロ
ックＣＫ２の連続する２個のクロックパルスＰ４および
Ｐ５が発生する間にクロックＣＫＩは１個のクロックパ
ルスＰ６が発生し、およびクロックＣＫ２の連続す゛る
２個のクロックパルスＰ７およびＰ８が発生する間にク
ロツクＣＫＩは１個のクロックパルスＰ９が発生スる。
ト指定レジスタ１１の出力信号Ｓ（″）Ｖ５図（６１参
照）と９倍率レジスタの出力信号と、モードレジスタ９
の出力信号と、クロックＣＩ（とが供給され、ＡＮＤ回
路１７の出力はＯＲ回路２１を経て出力されクロックＣ
ＫＩとなる。Ｍ２Ｓ図（ｂｌがら明らかなように、クロ
ックＣＫ２の連続する２個のクロックパルスＰ４および
Ｐ５が発生する間にクロックＣＫＩは１個のクロックパ
ルスＰ６が発生し、およびクロックＣＫ２の連続す゛る
２個のクロックパルスＰ７およびＰ８が発生する間にク
ロツクＣＫＩは１個のクロックパルスＰ９が発生スる。
したがって、クロックパルスＰ５およびＰ８によってＰ
／Ｓレジスタ４が動作しているとき。
／Ｓレジスタ４が動作しているとき。
Ｓ／Ｐレジスタ６は動作が停止しでいる。このとき、Ｓ
／Ｐレジスタ６はＰ／Ｓレジスタ４の発生するビットを
取り込まず、その結果Ｓ／Ｐレジスタ６に得られるビッ
ト数は減少する。
／Ｐレジスタ６はＰ／Ｓレジスタ４の発生するビットを
取り込まず、その結果Ｓ／Ｐレジスタ６に得られるビッ
ト数は減少する。
以上のようにして拡大または縮小されたイメージデータ
は、Ｓ／Ｐレジスタ６に前記アドレスデコーダからリー
ド信号が供給されたときに読取られ、データバス５を経
て対応する解像度を有するイメージ出力装置に供給する
ことができる。
は、Ｓ／Ｐレジスタ６に前記アドレスデコーダからリー
ド信号が供給されたときに読取られ、データバス５を経
て対応する解像度を有するイメージ出力装置に供給する
ことができる。
上述したところから明らかなように２本発明イメージ処
理装置によれば、任意の解像度で読取ったイメージデー
タを一旦メモリに蓄積し、このメモリより取出したイメ
ージデータを、イメージ出力装置の解像度に適応するよ
うに、／・−ド的に拡大または縮小することができるの
で高速処理が可能となる。したがって、ディスプレイ上
でイメージデータを確認した後、ディスプレイとは解像
度の異なるプリンタ、にプリントアウトするような場合
、メモリから直接イメージデータを読取り拡大または縮
小することができるので、この間の動作を高速にするこ
とが可能となる。
理装置によれば、任意の解像度で読取ったイメージデー
タを一旦メモリに蓄積し、このメモリより取出したイメ
ージデータを、イメージ出力装置の解像度に適応するよ
うに、／・−ド的に拡大または縮小することができるの
で高速処理が可能となる。したがって、ディスプレイ上
でイメージデータを確認した後、ディスプレイとは解像
度の異なるプリンタ、にプリントアウトするような場合
、メモリから直接イメージデータを読取り拡大または縮
小することができるので、この間の動作を高速にするこ
とが可能となる。
第１１図は各種イメージ出力装置のドツト表示を示す図
、第２図は本発明イメージ処理装置の基本的構成を示す
ブロック線図、第３図（σ）〜第３図ｉＣ１は本発明イ
メージ処理装置の原理を説明するための図、第４図は本
発明イメージ処理装置のより具体的な構成を示すブロッ
ク線図、第５図（α）および第５図（６）は動作を説明
するための波形図である。 図中、１はイメージ処理装置、２はメモリ、３はイメー
ジリーダ、４はＰ／Ｓレジスタ、５はデータバス、６は
Ｓ／Ｐレジスタ、７はクロック発生回路、８は制御回路
、９はモードレジスタ、１０は倍率レジスタ、１１はビ
ット指定レジスタをそれぞれ示す。 オ」図 第４図 ＣＫ 第５図（０−） Ｋ
、第２図は本発明イメージ処理装置の基本的構成を示す
ブロック線図、第３図（σ）〜第３図ｉＣ１は本発明イ
メージ処理装置の原理を説明するための図、第４図は本
発明イメージ処理装置のより具体的な構成を示すブロッ
ク線図、第５図（α）および第５図（６）は動作を説明
するための波形図である。 図中、１はイメージ処理装置、２はメモリ、３はイメー
ジリーダ、４はＰ／Ｓレジスタ、５はデータバス、６は
Ｓ／Ｐレジスタ、７はクロック発生回路、８は制御回路
、９はモードレジスタ、１０は倍率レジスタ、１１はビ
ット指定レジスタをそれぞれ示す。 オ」図 第４図 ＣＫ 第５図（０−） Ｋ
Claims (1)
- （１）解１象度の異なる複数のイメージ出力装置に接続
されるイメージ処理装置において、イメージリーダによ
り任意の解像度により読取られたイメージデータを記憶
するメモリと、このメモリから転送されるイメージデー
タをパラレル−シリアル変換するパラレル−シリアル変
換レジスタと、このパラレル−シリアル変換レジスタか
ら転送されるイメージデータをシリアル−パラレル変換
して前記イメージ出力装置に出力するシリアル−パラレ
ル変換レジスタと、これらパラレル−シリアル変換レジ
スタおよびシリアル−パラレル変換レジスタにクロック
をそれぞれ供給するクロック発生回路と、このクロック
発生回路を制御する制御回路とを具え、前記パラレル−
シリアル変換レジスタおよびシリアル−パラレル変換レ
ジスタに供給されるクロックを前記制御回路により制御
して前記変換レジスタの一方の動作を所定期間停止させ
ることにより、イメージデータの前記パラレル−シリア
ル変換レジスタから前記シリアル−パラレル変換レジス
タへの転送時にイメージデータのビット数の増減を行っ
て、前記各イメージ出力装置の解像度に適応したイメー
ジデータを得るようにしたことを特徴とするイメージ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115612A JPS607265A (ja) | 1983-06-27 | 1983-06-27 | イメ−ジ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115612A JPS607265A (ja) | 1983-06-27 | 1983-06-27 | イメ−ジ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607265A true JPS607265A (ja) | 1985-01-16 |
Family
ID=14666956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115612A Pending JPS607265A (ja) | 1983-06-27 | 1983-06-27 | イメ−ジ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607265A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251897A (ja) * | 1985-04-30 | 1986-11-08 | フアナツク株式会社 | 画像処理装置 |
| JPS6434055A (en) * | 1987-07-30 | 1989-02-03 | Canon Kk | Portable reader |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52117510A (en) * | 1976-03-30 | 1977-10-03 | Canon Inc | Signal conversion unit |
-
1983
- 1983-06-27 JP JP58115612A patent/JPS607265A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52117510A (en) * | 1976-03-30 | 1977-10-03 | Canon Inc | Signal conversion unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251897A (ja) * | 1985-04-30 | 1986-11-08 | フアナツク株式会社 | 画像処理装置 |
| JPS6434055A (en) * | 1987-07-30 | 1989-02-03 | Canon Kk | Portable reader |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59178863A (ja) | 画像処理装置 | |
| JPS607265A (ja) | イメ−ジ処理装置 | |
| JPH0535442A (ja) | 画像データ変換回路 | |
| JPH02502318A (ja) | 高速ラスタ・イメージ・プロセッサ | |
| JPS6330256A (ja) | 印字装置 | |
| JPS6316766A (ja) | 印刷装置 | |
| JPH0563959A (ja) | 画像処理方法および装置 | |
| JPS5831443A (ja) | プリンタ | |
| JPH1093813A (ja) | 記録装置 | |
| JPH02178826A (ja) | ページプリンタ | |
| JPH052643A (ja) | 画像処理装置 | |
| JPH04130945A (ja) | 情報処理装置 | |
| JPH01128846A (ja) | プリンタ装置縮刷方式 | |
| JPS59172881A (ja) | 画像情報処理方式 | |
| JPS6367156A (ja) | 印刷装置 | |
| JPS62164130A (ja) | 画像処理装置 | |
| JPS60136824A (ja) | プリンタ制御装置 | |
| JPH0717075A (ja) | プリンタ装置 | |
| JPS58169688A (ja) | 文字、図形拡大縮小制御方式 | |
| JPH02239318A (ja) | 出力装置コントローラー | |
| JPS627559A (ja) | パタ−ン変換装置 | |
| JPH0465582B2 (ja) | ||
| JPS62123874A (ja) | ドツトパタ−ン拡大方式 | |
| JPS58192139A (ja) | イメ−ジ・メモリ・コントロ−ル装置 | |
| JPS63136171A (ja) | 画像デ−タ処理装置 |