JPH0535595A - 記憶制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータシステムにおけるキャッシュメ
モリを効率良く運用してヒット率を高める。 【構成】 低速大容量のメインメモリの平均アクセス時
間で高速小容量のキャッシュメモリからプロセッサに転
送可能なデータ量を処理単位ブロックとする。キャッシ
ュメモリにないファィルＡをプロセッサがメインメモリ
から読み出す際に、そのファィルＡの先頭ブロックａの
みをキャッシュメモリに格納しておく（１００→１０１
→１０２、１０３）。その後プロセッサがファィルＡを
読み出す際には、キャッシュメモリから先頭ブロックａ
を読み出す動作（２０１）と、メインメモリから先頭ブ
ロックａに続く後続ブロックを読み出す動作（２０２）
とをほぼ同時に開始して、キャッシュメモリから先頭ブ
ロックａを転送し（２０３）、続けてメインメモリから
後続ブロックを転送する（２０５）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータシステ
ムにおけるキャッシュメモリを効率良く運用してヒット
率を高めるための記憶制御方法に関する。

【０００２】

【従来の技術】よく知られているように、キャッシュメ
モリに関しては従来から次のような記憶制御方法が実用
に供されている。プロセッサが低速大容量のメインメモ
リからある情報Ａを読み出す際に、その情報Ａを高速小
容量のキャッシュメモリに格納しておく。その後プロセ
ッサが前記の情報Ａを再度読み出す際には、低速のメイ
ンメモリからではなく高速のキャッシュメモリから読み
出す。このようにして両メモリを合せた実効的なアクセ
ス時間を短くする。この制御方法が本当に効果的に機能
するのは、プロセッサが読み出そうとする情報がキャッ
シュメモリに存在する（ヒットする）確率が高い場合で
ある。

【０００３】

【発明が解決しようとする課題】従来の記憶制御方法で
は、情報の論理的な完全なセット（ファィル）を処理単
位としているので、ファィル規模がごく小さければ問題
ないが、一般の情報システムのようにファィルの規模が
ある程度大きいと、小容量のキャッシュメモリに格納す
ることができるファィル数はあまり多くなく、したがっ
てヒット率が低くなる。

【０００４】この発明は前述した従来の問題点に鑑みな
されたもので、その目的は、限られた容量のキャッシュ
メモリを効果的に活用してヒット率を高めることができ
るようにすることにある。

【０００５】

【課題を解決するための手段】そこでこの発明の記憶制
御方法では、低速大容量のメインメモリの平均アクセス
時間で高速小容量のキャッシュメモリからプロセッサに
転送可能なデータ量を処理単位ブロックとし、前記キャ
ッシュメモリにない情報Ａを前記プロセッサが前記メイ
ンメモリから読み出す際に、その情報Ａの先頭ブロック
ａのみを前記キャッシュメモリに格納しておき、その後
前記プロセッサが前記情報Ａを読み出す際には、前記キ
ャッシュメモリから前記先頭ブロックａを読み出す動作
と、前記メインメモリから前記先頭ブロックａに続く後
続ブロックを読み出す動作とをほぼ同時に開始して、前
記キャッシュメモリから前記先頭ブロックａを転送し、
続けて前記メインメモリから前記後続ブロックを転送す
るようにした。

【０００６】

【作用】情報Ａの全体をキャッシュメモリに格納してお
くのではなく、それより相当小容量の先頭ブロックａの
みをキャッシュメモリに格納しておく。その情報Ａが再
アクセスされたとき、キャッシュメモリから先頭ブロッ
クａを読み出してプロセッサに転送すると同時に、先頭
ブロックａに続く後続ブロックを読み出す動作をスター
トする。すると、先頭ブロックａをプロセッサに転送し
終わる時点で、メインメモリから後続ブロックが出力さ
れ、プロセッサに対して情報Ａを連続的に転送すること
ができる。つまり、情報Ａの一部ａのみをキャッシュメ
モリに格納しておくだけで、キャッシュメモリを使用す
ることによる実効アクセス時間短縮効果が従来と同様に
得られる。限られた容量のキャッシュメモリに情報の一
部（先頭ブロック）を多数収納することができるので、
従来よりヒット率が向上する。

【０００７】

【実施例】図１のシステム例では、メインメモリ１は光
ディスク装置である。光ディスク装置はきわめて大容量
であるが、平均シーク時間は約１０ミリ秒と非常に低速
である。キャッシュメモリ２はＩＣメモリであり、十分
に高速である。キャッシュコントローラ３はこの発明の
記憶制御方法を具現化する制御回路であり、メインメモ
リ１とキャッシュメモリ２はコントローラ３を介してプ
ロセッサ４に結合されている。プロセッサ４のデータバ
スはよく知られたＳＣＳＩバスであり、データ転送レー
トは１メガバイト／秒である。このシステム構成では、
メインメモリ１の平均シーク時間でキャッシュメモリ２
からプロセッサ４に転送可能なデータ量は１０キロバイ
トである。このデータ量をキャッシュの処理単位ブロッ
クとする。また、このシステムで扱うファィルの平均規
模は数ブロック（数十キロバイト）以上あるものとす
る。

【０００８】コントローラ３が実行するこの発明の記憶
制御方法の手順の具体例を図２に示している。以下この
フローチャートに従ってこの発明の方法を詳細に説明す
る。

【０００９】プロセッサ４からあるファィルＡのアクセ
ス要求があったとき、コントローラ３はまずキャッシュ
登録マップを見て、ファィルＡがキャッシュメモリ２に
存在するか否かをチェックする（ステップ１００）。フ
ァィルＡがキャッシュメモリ２に無い場合（ヒットしな
い）、メインメモリ１からファィルＡを読み出してプロ
セッサ４に転送する（ステップ１０１→１０２）。また
同時に、ファィルＡの先頭ブロックａ（先頭の１０キロ
バイト分）をキャッシュメモリ２に格納し、キャッシュ
登録マップにもその旨を記録する（ステップ１０３）。

【００１０】その後プロセッサ４が前記ファィルＡをア
クセスするとヒットすることになる。その場合は、キャ
ッシュメモリ２からファィルＡの先頭ブロックａを読み
出す動作と（ステップ２０１）、ファィルＡの先頭ブロ
ックａ以降の後続ブロックをメインメモリ１から読み出
す動作（ステップ２０２）とを同時にスタートする。キ
ャッシュメモリ２から出力される先頭ブロックａのデー
タは直ちにプロセッサ４に転送する（ステップ２０
３）。

【００１１】キャッシュメモリ２からプロセッサ４へ先
頭ブロックａを転送終了するのに約１０ミリ秒かかる。
またメインメモリ１ではシーク動作に約１０ミリ秒かか
る。したがって、プロセッサ４に先頭ブロックａを転送
終了した時点で、ちょうどメインメモリ１から後続ブロ
ックが出力されることになる。そこで両動作のタイミン
グを確認した後（ステップ２０４）、メインメモリ１か
らの後続ブロックのデータをプロセッサ４に転送する
（ステップ２０５）。

【００１２】ここで、キャッシュメモリ２の容量を１０
０キロバイトとすると、１０キロバイトの先頭ブロック
を１０ファィル分キャッシュメモリ２に格納することが
できる。またファィルの平均データ量が２５キロバイト
であるとすると、従来の方法では、１００キロバイト容
量のキャッシュメモリ２に４個のファィルしか格納する
ことができない。したがって、この発明の方法によりヒ
ット率が大幅に向上する。

【００１３】

【発明の効果】以上詳細に説明したように、この発明の
記憶制御方法では、キャッシュメモリに情報の一部であ
る先頭ブロックのみしか格納せずに、メインメモリの低
速性を補うキャッシュ効果が得られるので、同じ容量の
キャッシュメモリに格納することができる情報の個数が
従来より多くなり、ヒット率を高めることができる。

【図面の簡単な説明】

【図１】この発明を適用するシステムの概略構成を示す
ブロック図

【図２】この発明の一実施例による記憶制御方法の処理
手順を示すフローチャート

【符号の説明】

１ メインメモリ ２ キャッシュメモリ ３ キャッシュコントローラ ４ プロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 元康 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内

Claims (1)

1. 【特許請求の範囲】 【請求項１】 低速大容量のメインメモリの平均アクセ
   ス時間で高速小容量のキャッシュメモリからプロセッサ
   に転送可能なデータ量を処理単位ブロックとし、前記キ
   ャッシュメモリにない情報Ａを前記プロセッサが前記メ
   インメモリから読み出す際に、その情報Ａの先頭ブロッ
   クａのみを前記キャッシュメモリに格納しておき、その
   後前記プロセッサが前記情報Ａを読み出す際には、前記
   キャッシュメモリから前記先頭ブロックａを読み出す動
   作と、前記メインメモリから前記先頭ブロックａに続く
   後続ブロックを読み出す動作とをほぼ同時に開始して、
   前記キャッシュメモリから前記先頭ブロックａを転送
   し、続けて前記メインメモリから前記後続ブロックを転
   送するようにした記憶制御方法。