JPH0535605B2 - - Google Patents
Info
- Publication number
- JPH0535605B2 JPH0535605B2 JP60024561A JP2456185A JPH0535605B2 JP H0535605 B2 JPH0535605 B2 JP H0535605B2 JP 60024561 A JP60024561 A JP 60024561A JP 2456185 A JP2456185 A JP 2456185A JP H0535605 B2 JPH0535605 B2 JP H0535605B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- control amplifier
- amplifier
- signal
- signal divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/141—Control of transmission; Equalising characterised by the equalising network used using multiequalisers, e.g. bump, cosine, Bode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
- H03G3/12—Manually-operated control in untuned amplifiers having semiconductor devices incorporating negative feedback
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器を備え、その入力端子を合成
装置の出力端子に接続し、かつその出力端子を係
数αを有する信号分割器の信号入力端子に接続
し、信号分割器の第１出力端子を広帯域制御増幅
器の出力端子に結合し、信号分割器の第２出力端
子を回路網を介して広帯域制御増幅器の出力端子
に結合し、かつ合成装置の一方の入力端子にも結
合し、合成装置の他方入力端子を広帯域制御増幅
器の入力端子に接続する広帯域制御増幅器に関す
る。
装置の出力端子に接続し、かつその出力端子を係
数αを有する信号分割器の信号入力端子に接続
し、信号分割器の第１出力端子を広帯域制御増幅
器の出力端子に結合し、信号分割器の第２出力端
子を回路網を介して広帯域制御増幅器の出力端子
に結合し、かつ合成装置の一方の入力端子にも結
合し、合成装置の他方入力端子を広帯域制御増幅
器の入力端子に接続する広帯域制御増幅器に関す
る。
この形式の制御増幅器は、例えば、光リンクの
長さ及び温度に依存する減衰を補正するため光フ
アイバーシステム用受信機の入力増幅器として使
用することができる。
長さ及び温度に依存する減衰を補正するため光フ
アイバーシステム用受信機の入力増幅器として使
用することができる。
かかる形式の制御増幅器は米国特許第4219788
号明細書に開示されている。この従来の制御増幅
器は開ループ利得が信号分割器の係数に依存する
という欠点を有している。これにより、負帰還ル
ープに信号分割器を有しかつ広い制御範囲を有す
る広帯域制御増幅器を得ることができなくなる。
号明細書に開示されている。この従来の制御増幅
器は開ループ利得が信号分割器の係数に依存する
という欠点を有している。これにより、負帰還ル
ープに信号分割器を有しかつ広い制御範囲を有す
る広帯域制御増幅器を得ることができなくなる。
本発明の目的は上記の問題を解決した広帯域制
御増幅器を提供するにあり、この目的のため本発
明の広帯域制御増幅器は、信号分割器の第１出力
端子及び第２出力端子の少なくとも一方に、広帯
域制御増幅器の開ループ利得に対する信号分割器
の係数αの影響を補正する第２回路網を設けたこ
とを特徴とする。
御増幅器を提供するにあり、この目的のため本発
明の広帯域制御増幅器は、信号分割器の第１出力
端子及び第２出力端子の少なくとも一方に、広帯
域制御増幅器の開ループ利得に対する信号分割器
の係数αの影響を補正する第２回路網を設けたこ
とを特徴とする。
次に図面について本発明を説明する。
従来の制御増幅器を示した第１図において参照
数字３は合成装置を示し、その＋入力端子は制御
増幅器の入力端子１に接続する。合成装置３の出
力端子は増幅器４の入力端子に接続する。増幅器
４の出力端子は信号分割器５の信号入力端子６に
接続する。信号分割器５の出力端子７は伝達係数
β（但しβ＜１）を有する回路網１１を介して加
算回路６２の一方の入力端子に接続し、この加算
回路の出力端子は制御増幅器の出力端子１２に接
続する。信号分割器５の出力端子８の加算回路６
２の他方入力端子に接続し、かつ伝達係数β（但
しβ＜１）を有する回路網６０を介して加算回路
６１の一方の入力端子にも接続する。加算回路６
１の他方入力端子は信号分割器５の出力端子７に
接続する。加算回路６１の出力端子は合成装置３
の入力端子２に接続する。信号分割器５の制御入
力端子９は可変制御電圧供給源１０に接続する。
数字３は合成装置を示し、その＋入力端子は制御
増幅器の入力端子１に接続する。合成装置３の出
力端子は増幅器４の入力端子に接続する。増幅器
４の出力端子は信号分割器５の信号入力端子６に
接続する。信号分割器５の出力端子７は伝達係数
β（但しβ＜１）を有する回路網１１を介して加
算回路６２の一方の入力端子に接続し、この加算
回路の出力端子は制御増幅器の出力端子１２に接
続する。信号分割器５の出力端子８の加算回路６
２の他方入力端子に接続し、かつ伝達係数β（但
しβ＜１）を有する回路網６０を介して加算回路
６１の一方の入力端子にも接続する。加算回路６
１の他方入力端子は信号分割器５の出力端子７に
接続する。加算回路６１の出力端子は合成装置３
の入力端子２に接続する。信号分割器５の制御入
力端子９は可変制御電圧供給源１０に接続する。
第１図に示した従来の制御増幅器においてαは
増幅器４の出力信号ｘを可変制御電圧供給源１０
からの制御信号に応じて部分α・ｘ及び（１−
α）・ｘ（但し０≦α≦１）に分割する係数であ
る。増幅器４の利得μがより遥に大きい場合には
適切の近似と共に eu＝（１−α）・ｘ＋α・β・ｘ (1) et＝α・ｘ＋（１−α）・ｘ・βei (2) が成り立つ。従つて eu／ei＝（１−α）＋α・β／α＋（１−α）・
β(3) となる。式(3)から明らかなように eu／eiMAX＝１／β（但しα＝０） 及び eu／eiMIN＝β（但しα＝１） (4)｝ である。全制御範囲は 20log（eu／ei）MAX／（eu／ei）MIN＝20log１／β／β
＝40log１／β(5) となる。増幅器４の出力回路におけるａ点及び
a′点の間の接続をしや断した場合にには、これら
の点の利得は開ループ利得に等しくなる。この利
得は Ａ（０）＝μ〔α＋（１−α）β〕 (6) となる。第２図には、第１図に示した原理に基づ
く増幅器の周波数の関数として、開ループ利得の
変化を関連する位相推移と共に示してある。特性
線は係数α＝１に対して成立つ。関連する位相
推移の変化は破線で示してある。この図は、こ
の状態においては位相余裕Ｆが本例では開ループ
利得0dBにおいてＦ60℃であり、かつ利得余裕
が位相推移０℃においてＶ−13dBであること
を示している。従つてこの状態では制御増幅器は
安定である。α＝０の場合の開ループ利得は特性
線で示す如くなる。これに関連する位相推移が
完全に第１図の増幅器４において生ずるものと仮
定すると、この位相推移は同じく破線で表わさ
れる。この状態においては開ループ利得0dBで位
相推移は0°になり、これにより制御増幅器が不安
定になり、発振を開始する。従つて第１図に示し
た制御増幅器は、広い制御範囲を有する広帯域制
御増幅器として使用するには不適当である。
増幅器４の出力信号ｘを可変制御電圧供給源１０
からの制御信号に応じて部分α・ｘ及び（１−
α）・ｘ（但し０≦α≦１）に分割する係数であ
る。増幅器４の利得μがより遥に大きい場合には
適切の近似と共に eu＝（１−α）・ｘ＋α・β・ｘ (1) et＝α・ｘ＋（１−α）・ｘ・βei (2) が成り立つ。従つて eu／ei＝（１−α）＋α・β／α＋（１−α）・
β(3) となる。式(3)から明らかなように eu／eiMAX＝１／β（但しα＝０） 及び eu／eiMIN＝β（但しα＝１） (4)｝ である。全制御範囲は 20log（eu／ei）MAX／（eu／ei）MIN＝20log１／β／β
＝40log１／β(5) となる。増幅器４の出力回路におけるａ点及び
a′点の間の接続をしや断した場合にには、これら
の点の利得は開ループ利得に等しくなる。この利
得は Ａ（０）＝μ〔α＋（１−α）β〕 (6) となる。第２図には、第１図に示した原理に基づ
く増幅器の周波数の関数として、開ループ利得の
変化を関連する位相推移と共に示してある。特性
線は係数α＝１に対して成立つ。関連する位相
推移の変化は破線で示してある。この図は、こ
の状態においては位相余裕Ｆが本例では開ループ
利得0dBにおいてＦ60℃であり、かつ利得余裕
が位相推移０℃においてＶ−13dBであること
を示している。従つてこの状態では制御増幅器は
安定である。α＝０の場合の開ループ利得は特性
線で示す如くなる。これに関連する位相推移が
完全に第１図の増幅器４において生ずるものと仮
定すると、この位相推移は同じく破線で表わさ
れる。この状態においては開ループ利得0dBで位
相推移は0°になり、これにより制御増幅器が不安
定になり、発振を開始する。従つて第１図に示し
た制御増幅器は、広い制御範囲を有する広帯域制
御増幅器として使用するには不適当である。
第３図は、開ループ利得を信号分割係数αとは
無関係ならしめることができる本発明制御増幅器
の第１実施例を示す。この目的のため信号分割器
５の出力端子７及び合成装置３の入力端子２の間
に回路網１３を設ける。簡単な計算から、制御増
幅器の入力端子１から出力端子１２までの伝達関
数に対しては次の関係式 eu／ei＝α・β＋（１−α）・１／β (7) が成立つ。これに値α＝０及びα＝１をそれぞれ
代入すると、この制御増幅器に対しても式(4)が成
立つことが分る。そして開ループ利得は Ａ（０）＝μ〔α・β2＋（１−α）・β1〕 ＝μ〔α・（β2−β1）＋β1〕 (8) に等しくなる。従つてβ2＝β1＝０に対してはＡ
（０）はμ・βに等しくなり、係数αとは無関係
になる。
無関係ならしめることができる本発明制御増幅器
の第１実施例を示す。この目的のため信号分割器
５の出力端子７及び合成装置３の入力端子２の間
に回路網１３を設ける。簡単な計算から、制御増
幅器の入力端子１から出力端子１２までの伝達関
数に対しては次の関係式 eu／ei＝α・β＋（１−α）・１／β (7) が成立つ。これに値α＝０及びα＝１をそれぞれ
代入すると、この制御増幅器に対しても式(4)が成
立つことが分る。そして開ループ利得は Ａ（０）＝μ〔α・β2＋（１−α）・β1〕 ＝μ〔α・（β2−β1）＋β1〕 (8) に等しくなる。従つてβ2＝β1＝０に対してはＡ
（０）はμ・βに等しくなり、係数αとは無関係
になる。
第３図の制御増幅器を使用して一定値の出力信
号が得られるように可変入力レベルを増幅又は減
衰した場合、最高入力レベルにおいて信号分割器
５の出力端子７にはei（MAX）・1/βに等しい信
号が存在する。これは入力信号の1/β倍であり一
方、出力信号はei（MAX）・βとなり、これによ
り原理的には制御増幅器において不必要に大きい
駆動を生じる。これを防止する必要がある場合に
は、伝達係数βを有する回路網１３を、信号分割
器５の他の枝路における伝達係数1/βを有する回
路網によつて有利に置換することができる。
号が得られるように可変入力レベルを増幅又は減
衰した場合、最高入力レベルにおいて信号分割器
５の出力端子７にはei（MAX）・1/βに等しい信
号が存在する。これは入力信号の1/β倍であり一
方、出力信号はei（MAX）・βとなり、これによ
り原理的には制御増幅器において不必要に大きい
駆動を生じる。これを防止する必要がある場合に
は、伝達係数βを有する回路網１３を、信号分割
器５の他の枝路における伝達係数1/βを有する回
路網によつて有利に置換することができる。
かかる実施例を第４図に示す。本例では信号分
割器５の出力端子８及び制御増幅器の出力端子１
２の間に回路網５０を設ける。この回路網５０の
伝達係数は1/βに等しく選定する。簡単な計算よ
り、制御増幅器の入力端子１から出力端子１２ま
での伝達関数に対して式(7)及び(4)が成立つことが
分る。そして開ループ利得は Ａ（０）＝μ〔α＋（１−α）・β・１／β〕＝μ (9) となり、従つて信号分割器の分割係数αとは無関
係になる。しかし出力インピーダンスは分割係数
αに左右される。これはある種の用途に対しては
好ましくない。
割器５の出力端子８及び制御増幅器の出力端子１
２の間に回路網５０を設ける。この回路網５０の
伝達係数は1/βに等しく選定する。簡単な計算よ
り、制御増幅器の入力端子１から出力端子１２ま
での伝達関数に対して式(7)及び(4)が成立つことが
分る。そして開ループ利得は Ａ（０）＝μ〔α＋（１−α）・β・１／β〕＝μ (9) となり、従つて信号分割器の分割係数αとは無関
係になる。しかし出力インピーダンスは分割係数
αに左右される。これはある種の用途に対しては
好ましくない。
第５図には開ループ利得及び出力インピーダン
スの双方が係数αとは無関係になる実施例を示し
てある。本例において利得１を有する増幅器１８
は入力インピーダンスがほぼ−αとなる一方、出
力インピーダンスがほぼ０になるよう適切に構成
配置する。
スの双方が係数αとは無関係になる実施例を示し
てある。本例において利得１を有する増幅器１８
は入力インピーダンスがほぼ−αとなる一方、出
力インピーダンスがほぼ０になるよう適切に構成
配置する。
増幅器４の反転入力端子は抵抗１４，１５，１
６及び信号分割器５の出力端子７の共通接続点に
接続する。増幅器４の非反転入力端子は制御増幅
器の入力端子１に接続する。抵抗１６の前記共通
接続点とは反対端は定電位点１００に接続する。
抵抗１５の前記共通接続点とは反対端は増幅器１
８の入力端子及び信号分割器５の出力端子８に接
続する。増幅器１８の入力端子及び定電位点１０
０の間に抵抗１７を設ける。抵抗１４の前記共通
接続点とは反対端は増幅器１８の出力端子１２に
接続する。増幅器１８の出力端子１２は制御増幅
器の出力端子も構成する。１４，１５，１６及び
１７に対し次の値１４＝Ｒ、１５＝（ｎ−１）Ｒ、
１６＝Ｒ／ｎ及び１７＝Ｒに設定した場合、簡単
な計算により、制御増幅器の入力端子１から出力
端子１２までの伝達関数に対しては次の関係式 eu／ei＝α・ｎ＋（１−α）・１／ｎ (10) が成立ち、ｎをβに等しく選定すると、式(10)は正
確に(7)に等しくなる。そして出力インピーダンス
は０に等しくなり、従つて係数αとは無関係にな
る。更に、簡単な計算により開ループ利得は Ａ（０）＝μ・Ｒ／ｎ＋１ （０） によつて規定され、従つて信号分割器の係数αと
は無関係になる。抵抗１５，１６及び１７で構成
したπ形回路網はＴ形回路網で置換できること勿
論である。
６及び信号分割器５の出力端子７の共通接続点に
接続する。増幅器４の非反転入力端子は制御増幅
器の入力端子１に接続する。抵抗１６の前記共通
接続点とは反対端は定電位点１００に接続する。
抵抗１５の前記共通接続点とは反対端は増幅器１
８の入力端子及び信号分割器５の出力端子８に接
続する。増幅器１８の入力端子及び定電位点１０
０の間に抵抗１７を設ける。抵抗１４の前記共通
接続点とは反対端は増幅器１８の出力端子１２に
接続する。増幅器１８の出力端子１２は制御増幅
器の出力端子も構成する。１４，１５，１６及び
１７に対し次の値１４＝Ｒ、１５＝（ｎ−１）Ｒ、
１６＝Ｒ／ｎ及び１７＝Ｒに設定した場合、簡単
な計算により、制御増幅器の入力端子１から出力
端子１２までの伝達関数に対しては次の関係式 eu／ei＝α・ｎ＋（１−α）・１／ｎ (10) が成立ち、ｎをβに等しく選定すると、式(10)は正
確に(7)に等しくなる。そして出力インピーダンス
は０に等しくなり、従つて係数αとは無関係にな
る。更に、簡単な計算により開ループ利得は Ａ（０）＝μ・Ｒ／ｎ＋１ （０） によつて規定され、従つて信号分割器の係数αと
は無関係になる。抵抗１５，１６及び１７で構成
したπ形回路網はＴ形回路網で置換できること勿
論である。
第３〜５図に示した実施例では制御範囲は対称
である。これは、回路が制御範囲の一方の極端位
置まで減衰動作を行うのと正確に同じ他方の極端
位置まで増幅動作を行うことを示している。第３
及び４図に示した回路では付加的な負帰還回路網
を追加することにより制御範囲を非対称にするこ
とができる。この負帰還回路網は、例えば、合成
装置３の入力端子２及び回路網１１の間に設ける
ことができる。第５図の回路では抵抗１４〜１７
の値を上に記載した値とは異なる値に選定するこ
とによつて制御範囲を非対称にすることができ
る。
である。これは、回路が制御範囲の一方の極端位
置まで減衰動作を行うのと正確に同じ他方の極端
位置まで増幅動作を行うことを示している。第３
及び４図に示した回路では付加的な負帰還回路網
を追加することにより制御範囲を非対称にするこ
とができる。この負帰還回路網は、例えば、合成
装置３の入力端子２及び回路網１１の間に設ける
ことができる。第５図の回路では抵抗１４〜１７
の値を上に記載した値とは異なる値に選定するこ
とによつて制御範囲を非対称にすることができ
る。
第６図は第５図の広帯域制御増幅器の実施例を
詳細に示す。本例において制御増幅器の入力端子
１は結合コンデンサ２０を介して電界効果トラン
ジスタ２３のゲートに接続する。トランジスタ２
３のゲートは抵抗２１及びコンデンサ３４の直列
回路を介して接地する。トランジスタ２３のソー
ス２は結合コンデンサ３０及び抵抗３３の直列回
路を会して制御増幅器の出力端子１２に接続す
る。またこのソース２は抵抗３２を介して接地す
る。電界効果トランジスタ２３のドレインは抵抗
２５を介して電源正端子に接続し、かつトランジ
スタ２４のエミツタにも接続する。トランジスタ
２４のコレクタはトランジスタ４４のベースに接
続し、かつ抵抗２６を介して電源正端子にも接続
する。トランジスタ２４のベースは抵抗２７を介
して電源正端子に接続し、かつ抵抗２９及びダイ
オード３１の直列回路を介して接地する。またト
ランジスタ２４ベースは減結合コンデンサ２８を
介して接地する。抵抗２９及びダイオード３１の
共通接続点はトランジスタ４２のベースに接続
し、このトランジスタ４２のエミツタは抵抗４３
を介してトランジスタ４４のエミツタに接続す
る。トランジスタ４４のコレクタはトランジスタ
４５及び４６エミツタの共通接続点に接続する。
トランジスタ４５及び４６ベース間に可変制御電
圧供給源１０を設ける。トランジスタ４５のベー
ス及びアース間に直流電源４１を設ける。トラン
ジスタ４５のコレクタは抵抗５０を介して電源正
端子に接続し、かつ結合コンデンサ４５を介して
トランジスタ３５のベースにも接続する。トラン
ジスタ４６のコレクタは抵抗４９を介して電源正
端子に接続し、かつ結合コンデンサ４８を介して
トランジスタ２３のソースにも接続する。トラン
ジスタ４５及び４６の間には抵抗５１を接続す
る。トランジスタ４２のコレクタはトランジスタ
３５のコレクタに接続し、かつ抵抗２１及びコン
デンサ３４の共通接続点にも接続する。トランジ
スタ３５のエミツタは制御増幅器の出力端子１２
に接続し、かつ抵抗３６を介して電源負端子にも
接続する。アース及び電源負端子の間には抵抗４
０及び３８の直列回路を設ける。抵抗４０及び３
８の共通接続点は抵抗３９を介してトランジスタ
３５のベースに接続し、かつコンデンサ３７を介
してトランジスタ３５のエミツタにも接続する。
詳細に示す。本例において制御増幅器の入力端子
１は結合コンデンサ２０を介して電界効果トラン
ジスタ２３のゲートに接続する。トランジスタ２
３のゲートは抵抗２１及びコンデンサ３４の直列
回路を介して接地する。トランジスタ２３のソー
ス２は結合コンデンサ３０及び抵抗３３の直列回
路を会して制御増幅器の出力端子１２に接続す
る。またこのソース２は抵抗３２を介して接地す
る。電界効果トランジスタ２３のドレインは抵抗
２５を介して電源正端子に接続し、かつトランジ
スタ２４のエミツタにも接続する。トランジスタ
２４のコレクタはトランジスタ４４のベースに接
続し、かつ抵抗２６を介して電源正端子にも接続
する。トランジスタ２４のベースは抵抗２７を介
して電源正端子に接続し、かつ抵抗２９及びダイ
オード３１の直列回路を介して接地する。またト
ランジスタ２４ベースは減結合コンデンサ２８を
介して接地する。抵抗２９及びダイオード３１の
共通接続点はトランジスタ４２のベースに接続
し、このトランジスタ４２のエミツタは抵抗４３
を介してトランジスタ４４のエミツタに接続す
る。トランジスタ４４のコレクタはトランジスタ
４５及び４６エミツタの共通接続点に接続する。
トランジスタ４５及び４６ベース間に可変制御電
圧供給源１０を設ける。トランジスタ４５のベー
ス及びアース間に直流電源４１を設ける。トラン
ジスタ４５のコレクタは抵抗５０を介して電源正
端子に接続し、かつ結合コンデンサ４５を介して
トランジスタ３５のベースにも接続する。トラン
ジスタ４６のコレクタは抵抗４９を介して電源正
端子に接続し、かつ結合コンデンサ４８を介して
トランジスタ２３のソースにも接続する。トラン
ジスタ４５及び４６の間には抵抗５１を接続す
る。トランジスタ４２のコレクタはトランジスタ
３５のコレクタに接続し、かつ抵抗２１及びコン
デンサ３４の共通接続点にも接続する。トランジ
スタ３５のエミツタは制御増幅器の出力端子１２
に接続し、かつ抵抗３６を介して電源負端子にも
接続する。アース及び電源負端子の間には抵抗４
０及び３８の直列回路を設ける。抵抗４０及び３
８の共通接続点は抵抗３９を介してトランジスタ
３５のベースに接続し、かつコンデンサ３７を介
してトランジスタ３５のエミツタにも接続する。
トランジスタ２３，２４及び４４と、抵抗２
５，２６，２７，２９，３２及び４３と、コンデ
ンサ２８、ダイオード３１とにより、第５図に示
した増幅器４が構成される。トランジスタ４５及
び４６により第５図の信号分割器が構成される。
トランジスタ３５と、抵抗３６，３８，３９及び
４０と、コンデンサ３４及び３７とにより、第５
図の増幅器１８が構成される。点１，２，６，
７，８及び１２は第５図に示した制御増幅器の同
じ点に対応する。代案として広帯域制御増幅器の
出力信号は点１２から導出する代りにトランジス
タ３５のコレクタから導出することができる。そ
の場合点１０１及びトランジスタ３５のコレクタ
の間に抵抗を設ける。
５，２６，２７，２９，３２及び４３と、コンデ
ンサ２８、ダイオード３１とにより、第５図に示
した増幅器４が構成される。トランジスタ４５及
び４６により第５図の信号分割器が構成される。
トランジスタ３５と、抵抗３６，３８，３９及び
４０と、コンデンサ３４及び３７とにより、第５
図の増幅器１８が構成される。点１，２，６，
７，８及び１２は第５図に示した制御増幅器の同
じ点に対応する。代案として広帯域制御増幅器の
出力信号は点１２から導出する代りにトランジス
タ３５のコレクタから導出することができる。そ
の場合点１０１及びトランジスタ３５のコレクタ
の間に抵抗を設ける。
第１図は従来の広帯域制御増幅器を示すブロツ
ク図、第２図は第１図の作動説明図、第３図は本
発明の第１実施例を示すブロツク図、第４図は本
発明の第２実施例を示すブロツク図、第５図は本
発明の第３実施例を示すブロツク図、第６図は第
５図の実施例の回路の一例を示す回路図である。 １……制御増幅器入力端子、３……合成装置、
４……増幅器、５……信号分割器、１０……可変
制御電圧供給源、１１，１３，５０，６０……３
点リーダー回路網、１２……制御増幅器出力端
子、１４〜１７……抵抗、１８……増幅器、４１
……直流電源、６１，６２……加算回路。
ク図、第２図は第１図の作動説明図、第３図は本
発明の第１実施例を示すブロツク図、第４図は本
発明の第２実施例を示すブロツク図、第５図は本
発明の第３実施例を示すブロツク図、第６図は第
５図の実施例の回路の一例を示す回路図である。 １……制御増幅器入力端子、３……合成装置、
４……増幅器、５……信号分割器、１０……可変
制御電圧供給源、１１，１３，５０，６０……３
点リーダー回路網、１２……制御増幅器出力端
子、１４〜１７……抵抗、１８……増幅器、４１
……直流電源、６１，６２……加算回路。
Claims (1)
- 【特許請求の範囲】 １ 増幅器を備え、その入力端子を合成装置の出
力端子に接続し、かつその出力端子を係数αを有
する信号分割器の信号入力端子に接続し、入力信
号の（１−α）倍に等しい出力信号を発生する信
号分割器の第１出力端子を広帯域制御増幅器の出
力端子に結合し、入力信号のα倍に等しい出力信
号を発生する信号分割器の第２出力端子を第１回
路網を介して広帯域制御増幅器の出力端子に結合
し、かつ合成装置の一方の入力端子にも結合し、
合成装置の他方入力端子を広帯域制御増幅器の入
力端子に接続する広帯域制御増幅器において、信
号分割器の第１出力端子及び第２出力端子の少な
くとも一方に、広帯域制御増幅器の開ループ利得
に対する信号分割器の係数αの影響を補正する第
２回路網を設けたことを特徴とする広帯域制御増
幅器。 ２ 第２回路網を信号分割器の第２出力端子及び
合成装置の一方の入力端子の間に配置し、第２回
路網の伝達係数を第１回路網の伝達係数にほぼ等
しくする特許請求の範囲第１項記載の広帯域制御
増幅器。 ３ 信号分割器の第１出力端子を第２の増幅器を
介して広帯域制御増幅器の出力端子に接続し、信
号分割器の第２出力端子を少なくとも第１抵抗を
介して広帯域制御増幅器の出力端子に接続し、少
なくとも第２抵抗を介して第２の増幅器の入力端
子に接続し、かつ少なくとも第３抵抗を介して定
電位点に接続し、信号分割器の第１出力端子を少
なくとも第４抵抗を介して定電位点に接続する特
許請求の範囲第１項記載の広帯域制御増幅器。 ４ 第２の増幅器をエミツタホロワで構成する特
許請求の範囲第３項記載の広帯域制御増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400463 | 1984-02-14 | ||
| NL8400463A NL8400463A (nl) | 1984-02-14 | 1984-02-14 | Breedband regelversterker. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187114A JPS60187114A (ja) | 1985-09-24 |
| JPH0535605B2 true JPH0535605B2 (ja) | 1993-05-27 |
Family
ID=19843483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024561A Granted JPS60187114A (ja) | 1984-02-14 | 1985-02-13 | 広帯域制御増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4574253A (ja) |
| EP (1) | EP0152151B1 (ja) |
| JP (1) | JPS60187114A (ja) |
| CA (1) | CA1223048A (ja) |
| DE (1) | DE3570563D1 (ja) |
| NL (1) | NL8400463A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8602408A (nl) * | 1986-09-24 | 1988-04-18 | Philips Nv | Voorversterker voor een optische ontvanger. |
| NL8602409A (nl) * | 1986-09-24 | 1988-04-18 | Philips Nv | Regelbare versterker. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2233021C2 (de) * | 1972-07-05 | 1974-08-08 | Hahn-Meitner-Institut Fuer Kernforschung Berlin Gmbh, 1000 Berlin | Schaltungsanordnung zur Konstanthaltung des Frequenzgangs eines breitbandigen Impulsverstärkers mit aktiver Verstärkungseins teil ung |
| US4219788A (en) * | 1978-10-24 | 1980-08-26 | Bell Telephone Laboratories, Incorporated | Active variable equalizer |
-
1984
- 1984-02-14 NL NL8400463A patent/NL8400463A/nl not_active Application Discontinuation
-
1985
- 1985-02-07 CA CA000473776A patent/CA1223048A/en not_active Expired
- 1985-02-11 DE DE8585200164T patent/DE3570563D1/de not_active Expired
- 1985-02-11 EP EP85200164A patent/EP0152151B1/en not_active Expired
- 1985-02-11 US US06/700,380 patent/US4574253A/en not_active Expired - Fee Related
- 1985-02-13 JP JP60024561A patent/JPS60187114A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3570563D1 (en) | 1989-06-29 |
| US4574253A (en) | 1986-03-04 |
| EP0152151A1 (en) | 1985-08-21 |
| EP0152151B1 (en) | 1989-05-24 |
| NL8400463A (nl) | 1985-09-02 |
| JPS60187114A (ja) | 1985-09-24 |
| CA1223048A (en) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4207538A (en) | Temperature compensation circuit | |
| US5661437A (en) | Negative feedback variable gain amplifier circuit | |
| US4403199A (en) | Gain control systems | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| JPH0474882B2 (ja) | ||
| US4415868A (en) | One and one half pole audio power amplifier frequency compensation | |
| US3946327A (en) | Amplifier employing complementary field-effect transistors | |
| US4849710A (en) | Temperature compensated high gain FET amplifier | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US5012140A (en) | Logarithmic amplifier with gain control | |
| JPH0535605B2 (ja) | ||
| JPH0722246B2 (ja) | 温度補償回路 | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JP2864195B2 (ja) | 分布増幅器 | |
| US4348643A (en) | Constant phase limiter | |
| JPS645370Y2 (ja) | ||
| US3427560A (en) | Direct current amplifier | |
| CN1166247A (zh) | 对一个对数转换器的改进 | |
| JPS6132842B2 (ja) | ||
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| CA1086385A (en) | Audio frequency amplifiers | |
| JPS58142613A (ja) | 差動増幅器 | |
| JPS6336745Y2 (ja) | ||
| JPS646563B2 (ja) |