JPH0535660A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH0535660A JPH0535660A JP19221891A JP19221891A JPH0535660A JP H0535660 A JPH0535660 A JP H0535660A JP 19221891 A JP19221891 A JP 19221891A JP 19221891 A JP19221891 A JP 19221891A JP H0535660 A JPH0535660 A JP H0535660A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- bus
- circuit
- bidirectional buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】信号線拡張のために使用する双方向バッファの
信号伝達方向の制御及びＯＥ制御を容易に行なう。 【構成】この発明は、信号を双方向に伝達し信号伝達方
向の制御が可能な双方向バッファ２において、信号を供
給される一方の方向の信号線に接続されたドライブ回路
３，４からの出力であるＯＥ制御信号を入力として、方
向制御回路１が入力されたＯＥ制御信号の和を求め、前
記双方向バッファ２に制御信号として供給し、信号Ａと
信号Ｂにおける双方向の伝達を可能とする。
信号伝達方向の制御及びＯＥ制御を容易に行なう。 【構成】この発明は、信号を双方向に伝達し信号伝達方
向の制御が可能な双方向バッファ２において、信号を供
給される一方の方向の信号線に接続されたドライブ回路
３，４からの出力であるＯＥ制御信号を入力として、方
向制御回路１が入力されたＯＥ制御信号の和を求め、前
記双方向バッファ２に制御信号として供給し、信号Ａと
信号Ｂにおける双方向の伝達を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回路におけ
る信号線を拡張するための信号処理装置に関する。
る信号線を拡張するための信号処理装置に関する。
【０００２】
【従来の技術】ディジタル回路においてバス等の信号線
を拡張する際に双方向バッファでバッファリングするこ
とが行なわれる。
を拡張する際に双方向バッファでバッファリングするこ
とが行なわれる。
【０００３】従来、双方向バッファの信号伝達方向は、
バスの仕様等に基づき、バッファリングする信号以外の
別の信号等を利用して制御されている。つまり、双方向
バッファの伝達方向を制御する制御信号を信号線の仕様
等から別に生成して、伝達方向を制御している。
バスの仕様等に基づき、バッファリングする信号以外の
別の信号等を利用して制御されている。つまり、双方向
バッファの伝達方向を制御する制御信号を信号線の仕様
等から別に生成して、伝達方向を制御している。
【０００４】
【発明が解決しようとする課題】従来は、信号線拡張の
ために使用する双方向バッファの信号伝達方向を決定す
る制御信号を、バスの仕様に基づきその信号線の信号以
外の信号から生成するために、伝達方向の制御やＯＥ
（アウトプット・イネーブル）制御が困難であり、構成
が複雑化するという問題があった。
ために使用する双方向バッファの信号伝達方向を決定す
る制御信号を、バスの仕様に基づきその信号線の信号以
外の信号から生成するために、伝達方向の制御やＯＥ
（アウトプット・イネーブル）制御が困難であり、構成
が複雑化するという問題があった。
【０００５】そこで、本発明は、信号線拡張のために使
用する双方向バッファの信号伝達方向の制御及びＯＥ制
御を容易に行なうことのできる信号処理装置を提供する
ことを目的とする。
用する双方向バッファの信号伝達方向の制御及びＯＥ制
御を容易に行なうことのできる信号処理装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するために、信号を双方向に伝達し信号伝達方向の制
御が可能な双方向バッファ部と、該双方向バッファ部に
供給される一方の方向の信号線に接続された、一つ又は
複数個の処理回路と、該処理回路の出力可能制御信号を
入力とし、前記双方向バッファ部に信号伝達方向制御の
信号として供給するように構成されている。
決するために、信号を双方向に伝達し信号伝達方向の制
御が可能な双方向バッファ部と、該双方向バッファ部に
供給される一方の方向の信号線に接続された、一つ又は
複数個の処理回路と、該処理回路の出力可能制御信号を
入力とし、前記双方向バッファ部に信号伝達方向制御の
信号として供給するように構成されている。
【０００７】
【作用】この発明は、信号を双方向に伝達し信号伝達方
向の制御が可能な双方向バッファ部において、信号を供
給される一方の方向の信号線に接続された一つ又は複数
個の処理回路からの出力可能制御信号を入力とし、前記
双方向バッファ部に信号伝達方向制御の信号として供給
するようにしたものである。
向の制御が可能な双方向バッファ部において、信号を供
給される一方の方向の信号線に接続された一つ又は複数
個の処理回路からの出力可能制御信号を入力とし、前記
双方向バッファ部に信号伝達方向制御の信号として供給
するようにしたものである。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は本発明の信号処理装置の概略構成を
示すものである。すなわち、信号処理装置は、方向制御
回路１、双方向バッファ２、ドライブ回路３，４とから
構成されている。方向制御回路１は、ＯＥ制御信号（出
力可能制御信号）が入力されて方向を制御するもので、
例えばオア回路である。双方向バッファ２は、信号Ｂか
ら信号Ａにドライブするドライバ５と信号Ａから信号Ｂ
にドライブするドライバ６とから構成されている。な
お、本実施例では双方向バッファの片方に、ドライブ回
路が２つある場合を示している。このような構成におい
て、動作を説明する。
て説明する。図１は本発明の信号処理装置の概略構成を
示すものである。すなわち、信号処理装置は、方向制御
回路１、双方向バッファ２、ドライブ回路３，４とから
構成されている。方向制御回路１は、ＯＥ制御信号（出
力可能制御信号）が入力されて方向を制御するもので、
例えばオア回路である。双方向バッファ２は、信号Ｂか
ら信号Ａにドライブするドライバ５と信号Ａから信号Ｂ
にドライブするドライバ６とから構成されている。な
お、本実施例では双方向バッファの片方に、ドライブ回
路が２つある場合を示している。このような構成におい
て、動作を説明する。
【０００９】図１において、例えば、信号Ａから信号Ｂ
に信号を伝える場合、すなわち、信号Ａが入力されると
ドライブ回路３からのＯＥ制御信号ＯＥ−ａが方向制御
回路１に入力され、また、ドライブ回路４のＯＥ制御信
号ＯＥ−ｂも方向制御回路１に入力される。
に信号を伝える場合、すなわち、信号Ａが入力されると
ドライブ回路３からのＯＥ制御信号ＯＥ−ａが方向制御
回路１に入力され、また、ドライブ回路４のＯＥ制御信
号ＯＥ−ｂも方向制御回路１に入力される。
【００１０】方向制御回路１は、ＯＥ制御信号のＯＥ−
ａとＯＥ−ｂとの和を求め、双方向バッファ２に供給す
る。双方向バッファ２に供給されたＯＥ制御信号（ＯＥ
−ａとＯＥ−ｂとの和）は、双方向バッファ２のドライ
バ５，６に入力され、ドライバ５はオフ、ドライバ６は
オンとなりる。従って、信号Ａのデータはオンとなった
ドライバ６を介して信号Ｂに伝達される。
ａとＯＥ−ｂとの和を求め、双方向バッファ２に供給す
る。双方向バッファ２に供給されたＯＥ制御信号（ＯＥ
−ａとＯＥ−ｂとの和）は、双方向バッファ２のドライ
バ５，６に入力され、ドライバ５はオフ、ドライバ６は
オンとなりる。従って、信号Ａのデータはオンとなった
ドライバ６を介して信号Ｂに伝達される。
【００１１】次に、信号Ｂから信号Ａに信号を伝える場
合について説明する。まず、信号Ａは入力されていない
ので、ドライブ回路３，４からのＯＥ制御信号は共にオ
フとなっている。この場合、方向制御回路１はドライバ
５，６にドライバ５がオン、ドライバ６がオフとなるよ
うな信号を供給している。従って、信号Ｂのデータはオ
ンとなっているドライバ５を介して信号Ａに伝達され
る。このようにして反対側に接続するデバイスと通信
（制御方向の接続）を実行することが可能となる。次
に、上記信号処理装置を応用した実施例を説明する。
合について説明する。まず、信号Ａは入力されていない
ので、ドライブ回路３，４からのＯＥ制御信号は共にオ
フとなっている。この場合、方向制御回路１はドライバ
５，６にドライバ５がオン、ドライバ６がオフとなるよ
うな信号を供給している。従って、信号Ｂのデータはオ
ンとなっているドライバ５を介して信号Ａに伝達され
る。このようにして反対側に接続するデバイスと通信
（制御方向の接続）を実行することが可能となる。次
に、上記信号処理装置を応用した実施例を説明する。
【００１２】図２において、本実施例の信号処理回路
は、方向制御回路１ａ、双方向バッファ２ａ〜２ｄ、バ
ス制御回路２０，２１、１チップ回路２３、バス制御信
号生成回路２４、処理回路２５とで構成されている。方
向制御回路１ａは、ＯＥ制御信号ＯＥ１〜９および方向
制御信号ＤＩＲ１が入力されて双方向バッファ２ａ〜２
ｄの方向を制御するものである。
は、方向制御回路１ａ、双方向バッファ２ａ〜２ｄ、バ
ス制御回路２０，２１、１チップ回路２３、バス制御信
号生成回路２４、処理回路２５とで構成されている。方
向制御回路１ａは、ＯＥ制御信号ＯＥ１〜９および方向
制御信号ＤＩＲ１が入力されて双方向バッファ２ａ〜２
ｄの方向を制御するものである。
【００１３】双方向バッファ２ａには、バスＡおよびバ
スＡ´が、双方向バッファ２ｂにはバスＢおよびバスＢ
´が、双方向バッファ２ｃにはバスＣおよびバスＣ´
が、双方向バッファ２ｄにはバスＤおよびバスＤ´が、
それぞれ接続されている。バスＡ〜Ｄはバス制御回路２
０に接続され、バスＡ，Ｂはバス制御回路２１にも接続
され、バスＡ´〜Ｄ´には処理回路（デバイス）が接続
されている。
スＡ´が、双方向バッファ２ｂにはバスＢおよびバスＢ
´が、双方向バッファ２ｃにはバスＣおよびバスＣ´
が、双方向バッファ２ｄにはバスＤおよびバスＤ´が、
それぞれ接続されている。バスＡ〜Ｄはバス制御回路２
０に接続され、バスＡ，Ｂはバス制御回路２１にも接続
され、バスＡ´〜Ｄ´には処理回路（デバイス）が接続
されている。
【００１４】バス制御回路２０は、バスドライブ回路
７，８，９，１０，１３，１４，１５，１６で構成さ
れ、それぞれＯＥ制御信号により制御されている。バス
制御回路２０には、バスＡ〜Ｄを介して１チップ回路２
３が接続されている。１チップ回路２３は、例えばＣＰ
Ｕで構成されバスＡ〜Ｄにそれぞれ８ビットのデータを
出力する。また、１チップ回路２３の制御のもとにバス
制御信号生成回路２４は、バス制御のためのＯＥ制御信
号を生成してバス制御回路２０に出力するものである。
７，８，９，１０，１３，１４，１５，１６で構成さ
れ、それぞれＯＥ制御信号により制御されている。バス
制御回路２０には、バスＡ〜Ｄを介して１チップ回路２
３が接続されている。１チップ回路２３は、例えばＣＰ
Ｕで構成されバスＡ〜Ｄにそれぞれ８ビットのデータを
出力する。また、１チップ回路２３の制御のもとにバス
制御信号生成回路２４は、バス制御のためのＯＥ制御信
号を生成してバス制御回路２０に出力するものである。
【００１５】バス制御信号生成回路２４は、バスドライ
ブ回路７，８，９，１０，１３，１４，１５，１６を制
御するＯＥ制御信号ＯＥ１〜７を各バスドライブ回路７
…へ出力し、方向制御信号ＤＩＲ１をバスドライブ回路
１３，１４，１５，１６へ出力する。
ブ回路７，８，９，１０，１３，１４，１５，１６を制
御するＯＥ制御信号ＯＥ１〜７を各バスドライブ回路７
…へ出力し、方向制御信号ＤＩＲ１をバスドライブ回路
１３，１４，１５，１６へ出力する。
【００１６】また、バス制御回路２１は、バスドライブ
回路１１，１２で構成され、処理回路２５に接続されて
いる。処理回路２５は、バスＡ，Ｂにそれぞれ８ビット
のデータを出力し、また、バスドライブ回路１１，１２
を制御するＯＥ制御信号ＯＥ８，９を出力する。このよ
うな構成において、動作を説明する。本実施例の回路構
成では、双方向バッファ２ａ〜２ｄと４個使用している
が、双方向バッファ２ａを例にとって説明する。
回路１１，１２で構成され、処理回路２５に接続されて
いる。処理回路２５は、バスＡ，Ｂにそれぞれ８ビット
のデータを出力し、また、バスドライブ回路１１，１２
を制御するＯＥ制御信号ＯＥ８，９を出力する。このよ
うな構成において、動作を説明する。本実施例の回路構
成では、双方向バッファ２ａ〜２ｄと４個使用している
が、双方向バッファ２ａを例にとって説明する。
【００１７】まず、方向制御回路１ａは、バスドライブ
回路７，１１，１３，１４，１５のそれぞれがバスＡに
データをドライブしていない時、バスＡ´側からバスＡ
側の方向にドライブするよう双方向バッファ２ａを制御
している。つまり、ＯＥ制御信号ＯＥ１，８，９がオフ
であり、ＯＥ制御信号ＯＥ４，５，６がオフまたは方向
制御信号ＤＩＲ１がバスＡに出力しない方向の信号にな
っている時、方向制御回路１ａは、バスＡ´側からバス
Ａ側の方向にドライブするように双方向バッファ２ａを
制御する。
回路７，１１，１３，１４，１５のそれぞれがバスＡに
データをドライブしていない時、バスＡ´側からバスＡ
側の方向にドライブするよう双方向バッファ２ａを制御
している。つまり、ＯＥ制御信号ＯＥ１，８，９がオフ
であり、ＯＥ制御信号ＯＥ４，５，６がオフまたは方向
制御信号ＤＩＲ１がバスＡに出力しない方向の信号にな
っている時、方向制御回路１ａは、バスＡ´側からバス
Ａ側の方向にドライブするように双方向バッファ２ａを
制御する。
【００１８】この状態からバスドライブ回路７，１１，
１３，１４，１５のうちのどれかがバスＡにデータを出
力している場合は、当然、ＯＥ制御信号ＯＥ１，８，９
あるいはＯＥ制御信号ＯＥ４，５，６のどれかがオン、
または方向制御信号ＤＩＲ１がバスＡに出力する方向の
信号になっている。従って、この信号が方向制御回路１
ａに入力されると、方向制御回路１ａは、バスＡ側から
バスＡ´側の方向にドライブするように双方向バッファ
２ａを制御する。このように、双方向バッファ２ａの方
向が制御されることにより、バスＡ側とバスＡ´に接続
される処理回路（デバイス）と通信することができる。
１３，１４，１５のうちのどれかがバスＡにデータを出
力している場合は、当然、ＯＥ制御信号ＯＥ１，８，９
あるいはＯＥ制御信号ＯＥ４，５，６のどれかがオン、
または方向制御信号ＤＩＲ１がバスＡに出力する方向の
信号になっている。従って、この信号が方向制御回路１
ａに入力されると、方向制御回路１ａは、バスＡ側から
バスＡ´側の方向にドライブするように双方向バッファ
２ａを制御する。このように、双方向バッファ２ａの方
向が制御されることにより、バスＡ側とバスＡ´に接続
される処理回路（デバイス）と通信することができる。
【００１９】同様に、方向制御回路１ａは、双方向バッ
ファ２ｂをＯＥ制御信号ＯＥ２，９，４，７および方向
制御信号ＤＩＲ１の信号により、双方向バッファ２ｃを
ＯＥ制御信号ＯＥ３，５および方向制御信号ＤＩＲ１に
より、双方向バッファ２ｄをＯＥ制御信号ＯＥ３，６，
７および方向制御信号ＤＩＲ１により制御することがで
きる。従って、１チップ回路２３および処理回路２５
は、双方向バッファ２ｂ，２ｃ，２ｄにより、それぞれ
バスＢ´，Ｃ´，Ｄ´を介して接続された処理回路（デ
バイス）と通信が可能になる。
ファ２ｂをＯＥ制御信号ＯＥ２，９，４，７および方向
制御信号ＤＩＲ１の信号により、双方向バッファ２ｃを
ＯＥ制御信号ＯＥ３，５および方向制御信号ＤＩＲ１に
より、双方向バッファ２ｄをＯＥ制御信号ＯＥ３，６，
７および方向制御信号ＤＩＲ１により制御することがで
きる。従って、１チップ回路２３および処理回路２５
は、双方向バッファ２ｂ，２ｃ，２ｄにより、それぞれ
バスＢ´，Ｃ´，Ｄ´を介して接続された処理回路（デ
バイス）と通信が可能になる。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、信号線拡張のために使用する双方向バッファの信号
伝達方向の制御及びＯＥ制御を容易に行なうことができ
る信号処理装置を提供できる。
ば、信号線拡張のために使用する双方向バッファの信号
伝達方向の制御及びＯＥ制御を容易に行なうことができ
る信号処理装置を提供できる。
【図１】本発明の信号処理装置の概略構成を示すブロッ
ク図。
ク図。
【図２】信号処理装置を応用した実施例の回路を示す回
路図。
路図。
１，１ａ…方向制御回路、２，２ａ，２ｂ，２ｃ，２ｄ
…双方向バッファ、３，４…ドライブ回路、５，６…ド
ライバ、２０，２１…バス制御回路、２３…１チップ回
路、２４…バス制御信号生成回路、２５…処理回路。
…双方向バッファ、３，４…ドライブ回路、５，６…ド
ライバ、２０，２１…バス制御回路、２３…１チップ回
路、２４…バス制御信号生成回路、２５…処理回路。
Claims (1)
- 【特許請求の範囲】 【請求項１】 信号を双方向に伝達し信号伝達方向の制
御が可能な双方向バッファ部と、該双方向バッファ部に
供給される一方の方向の信号線に接続された、一つ又は
複数個の処理回路と、該処理回路の出力可能制御信号を
入力とし、前記双方向バッファ部に信号伝達方向制御の
信号として供給することを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19221891A JPH0535660A (ja) | 1991-07-31 | 1991-07-31 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19221891A JPH0535660A (ja) | 1991-07-31 | 1991-07-31 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535660A true JPH0535660A (ja) | 1993-02-12 |
Family
ID=16287630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19221891A Pending JPH0535660A (ja) | 1991-07-31 | 1991-07-31 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6805931B2 (en) | 1994-08-11 | 2004-10-19 | Kirin Beer Kabushiki Kaisha | Plastic container coated with carbon film |
-
1991
- 1991-07-31 JP JP19221891A patent/JPH0535660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6805931B2 (en) | 1994-08-11 | 2004-10-19 | Kirin Beer Kabushiki Kaisha | Plastic container coated with carbon film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202593A (en) | Bi-directional bus repeater | |
| JPH09224390A (ja) | モータ・コントロール・ネットワーク | |
| JP3498042B2 (ja) | 電子機器及びそれを備えた電子機器システム | |
| JPH0535660A (ja) | 信号処理装置 | |
| JPH06266605A (ja) | 記憶装置 | |
| CN1188278A (zh) | 在直接存储器存取传输系统中使用的定时方式选择设备 | |
| JP2000341177A (ja) | 画像信号伝送装置 | |
| US20030229486A1 (en) | System level simulation method and device | |
| JP3150005B2 (ja) | シリアルインタフェース回路 | |
| JP3282396B2 (ja) | 信号伝送方法 | |
| PT84811A (en) | Interface circuitry for communicating by means of messages | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JP2000322370A (ja) | データ出力回路 | |
| JPS61147332A (ja) | コ−ド変換装置 | |
| KR0127877Y1 (ko) | 알에스-485/알에스-232 컨버터를 구비한 피엘씨 통신 네트워크 | |
| JPH0637861A (ja) | 通信制御装置の回線制御方式 | |
| WO2026053631A1 (ja) | 制御装置及び表示装置 | |
| JP2002016487A (ja) | 双方向伝送装置 | |
| KR950010948B1 (ko) | 베사 로컬 시스템에서의 데이타 중계 방법 및 장치 | |
| JP2003309610A (ja) | 通信装置 | |
| JPS6028968Y2 (ja) | 出力直接選択型インタフェィス回路 | |
| JPH0512200A (ja) | 情報転送システム | |
| JPH07307725A (ja) | データ伝送回路 | |
| JPH06309218A (ja) | データ・バッファ制御方式 | |
| JPH0340159A (ja) | 割込み制御装置 |