JPH0535879B2 - - Google Patents

Description

【発明の詳細な説明】

本発明の回路構成は主にビデオ表示器の単数ま
たは複数の領域のスクローリングに使用するもの
であり、ビツトマツプメモリと、少なくとも１つ
のアドレス生成・制御信号回路チツプと、１つま
たはそれ以上のデータ信号経路回路チツプと、タ
イミング回路部と、前記各回路部分を連係するロ
ジツク回路部とを含む。本回路構成は水平走査を
行なう間に複数のタイミングサイクルに応答して
リフレツシユ、スクロール、更新を行なう。１つ
おきのサイクルはリフレツシユサイクルであり、
介在するサイクルはスクロールサイクルか更新サ
イクルの何れかとなる。リフレツシユサイクル中
にメモリから読出されてビデオスクリーンに信号
供給するシフトレジスタに伝送された信号にバー
ストが生じ、スクリーンの一部のリフレツシユを
行なう。１つおきのサイクル（リフレツシユサイ
クルとリフレツシユサイクルの間）中に信号経路
回路チツプからの信号にバーストが生じて、ビツ
トマツプメモリの何れかの新規アドレスに情報を
書込んでスクローリングを行なう。この一つおき
のサイクルにおいてスクローリングを行なう代わ
りに情報を領域から消去しても良い。選択的な方
法ではビツトマツプメモリに伝送される情報源か
らの信号をバーストして、更新（すなわち新しい
データ情報のメモリへの書込み）を行なつても良
い。上記の構成により、ビデオ表示装置の垂直走
査を１回行なうのに必要な時間内にビツトマツプ
メモリ全体を書き換えることが可能になり、それ
によつてシステムはスクローリングを高速かつス
ムースに行える上、メモリの順次アドレツシング
を連続的に行うことも可能になる。 本回路構成はある領域の上下両方向のスクロー
リングを行なうことに係わり、スクリーン全体の
可視データの移動に係わるものではない。先行技
術においては、ランダムアクセス手続きによつて
スクロール領域を他の領域と共にメモリからリフ
レツシユして、メモリから読み出した情報をスク
リーンに送ることによつてスクローリングを達成
している。このような先行技術の構成では、メモ
リの順次アドレツシングが中断され、このような
中断があるために、先行技術のシステムではスク
ローリングの境界を決定する上で柔軟性を欠いて
いる。別の構成ではダイレクトメモリアクセス
（DMA）のような装置によつてメモリからデー
タをコピーした後にメモリへ戻す。このようなシ
ステムの問題点は、再書込みに比較的長時間（す
なわち垂直走査１回分の時間以上）が費されるこ
とであり、その結果得られるスクローリングもス
ムースにならないと考えられる。 本発明のシステムは高速度に動作し、１回の垂
直走査中にビツトマツプメモリ全体を完全に再構
成できる技術を使用している。本システムは垂直
走査中に１つのパターンを表示するように動作す
るが、この時メモリは別のパターンに更新されて
いる。１回の垂直走査の終了時にメモリは引続き
２回めの走査を行なつて異なるパターンを表示す
る準備をしており、この異なるパターンを表示す
るのに必要な変化は全て、何らかの一時的記憶装
置ではなくメモリ自体の中で行なわれる。１回の
垂直走査時間内にメモリの再構成を行なえるとい
う本システムの能力は、メモリをリフレツシユす
る上で有利である。ビツトマツプメモリをリフレ
ツシユする技術とハードウエアについては周知で
ある。ビツトマツプメモリを順次アドレスしてス
クリーンリフレツシユするシステムにおいて、ビ
ツトマツプメモリはレジスタを通過する毎に１行
ずつ自動的にリフツシユされる。ところがビツト
マツプメモリのランダムアクセスを用いたシステ
ムではメモリのリフレツシユ専用のハードウエア
が必要となる。本発明のシステムはメモリを連続
して順次アクセスすることができ、従つてリフレ
ツシユ専用のハードウエアを必要としない。 本発明の回路は、制御回路チツプがビツトマツ
プメモリからの情報信号を送つてビビデオスクリ
ーンをリフレツシユできるように構成されてい
る。これと同時に制御チツプはこのような情報信
号、あるいはその部分を一時的記憶手段に送つ
て、そこから選択されたアドレスまたは新しいア
ドレスに再書込みさせることもできる。制御チツ
プはまた一時的記憶からの再書込みが不要な時
は、新しい情報信号をメモリに送つて書込ませる
こともできる。１回の垂直走査が終わつた時点で
メモリは再書込みされたままであり、おそらくは
新しい情報もいくらか含んでいる。メモリはその
再書込み情報および／または新情報をもつて表示
される態勢になつているため、次の垂直走査にお
いてシステムは正規の方法で、すなわち逐次的に
ビツトマツプメモリをアドレスする。情報信号が
選択された新アドレスに再書込みされると、シス
テムはビデオスクリーン上に情報表示を行なうこ
とが可能になる。これによつてスクロール「領
域」がスムースに上または下へ「移動する」よう
に見えるのである。また、スクロール領域を左ま
たは右へ「移動させる」こともできる。上記を達
成するため、本発明システムは制御チツプ回路１
つで動作する複数のデータ経路チツプを用いてい
る。このシステムでは各平面毎に１つのデータ経
路チツプを用いているため、カラーシステムのよ
うに多数の平面がある場合は１つの制御チツプに
割当てられるデータ経路チツプが多数になること
が理解できると思う。各データ経路チツプが２つ
の出力レジスタの他、入力FIFOレジスタとバレ
ルシフタを含んでいる。好的実施態様では２つの
レジスタのどちらもビツトマツプメモリから
FIFOおよびバレルシフタを通つて来る128ビツト
のバーストを受容し、一時的に記憶する。１回の
水平走査時間内に生じる複数のサイクルのうち１
つおきサイクルでバーストが伝送される。バレル
シフタを使用して（水平スクロールモードの時）、
情報が２つの出力レジスタのどちらかに入る前に
情報のシフトを行なうことにより水平スクロール
が達成できるようにする。最初データ経路チツプ
に入つた情報は入力FIFOレジスタによつて受容
のされ、次にバレルシフタを介して出力レジスタ
装置に転送される。本システムに使用しているタ
イミング回路が１回の水平走査毎に複数のサイク
ルを提供する。これらのサイクルは１つおきにリ
フレツシユサイクルになるように構成されてお
り、そのリフレツシユサイクルの間にスクリーン
とメモリの両方がリフレツシユされる。中間のサ
イクルはスクロールサイクルが更新サイクルの何
れかである。「スクロールサイクル」という用語
は、情報信号（リフレツシユサイクル中に読出さ
れたもの）がメモリの新しいアドレスに再書込み
される期間を指す。「更新サイクル」という用語
は、情報を読出しおよび／または書込みして、メ
モリに新しいデータを加える期間を指す。好的実
施態様にも使用できる850K画素のビツトマツプ
メモリの場合、16.6ミリ秒毎にリフレツシユを行
なうことができる。本システムにおいては、スク
リーンのリフレツシユと同時にビツトマツプメモ
リをリフレツシユすることによつて、0.5ミリ秒
毎にビツトマツプメモリがリフレツシユされる。
従つて垂直走査中40％の時間をスクリーンのリフ
レツシユに使い、40％の時間をスクロールまたは
更新に使い、残り20％は更新用に常時残しておく
ことになる。この構成によると、１回の垂直走査
時間内にビツトマツプメモリをくまなく完全にコ
ピーすることができ、その点で本システムは先行
技術のシステムに優る利点を有していると言え
る。先にも述べたように、１回の垂直走査内にビ
ツトマツプメモリ全体を再書込みできるため、シ
ステムはスムースなスクローリングを高速に行な
えるようになる。また、垂直走査時間内に必要な
変化を全てメモリ自体の中で行なわせることがで
きるので、システムは順次アドレスモードを維持
できるため有利である。 本発明の目的と特長については、添付図面を参
照しながら行なう以下の説明からより良く理解で
きるであろう。 第１図と第２図のレイアウトにおける各情報は
表示パターンの画素を表わしている。“W_s”行の
ように１行の画素を１回の水平走査で走査する。 第１Ａ〜１Ｆ図は上向きスクローリングの際の
ビツトマツプメモリとビデオ表示の状態を示した
ものである。第１Ｂ図はある時点での画素配列を
示している。このビツトマツプメモリの中にライ
ン11と13によつて境界を示すスクロール領域があ
る。文字Ｗ，Ｘ，Ｙ，Ｚ，Ａ，Ｂ，Ｃ，Ｄ，Ｅ，
Ｇ，Ｈ，Ｊ，Ｋ，Ｌはスクロール領域外にある情
報を表わしており、この情報がビツトマツプメモ
リから読出された後、ビデオスクリーン上に現わ
れることになる。スクロール領域内部に、複数の
点と丸があるのが分かる。丸は文字Ｅを形成して
おり、点は文字Ｅを示す土台となる黄色、青色等
の背景を表わしている。第１Ａ図でもスクリーン
に現われている情報は第１Ｂ図のビツトマツプメ
モリに現われている情報と同じである。今、シス
テムが垂直、すなわち上向きスクローリングモー
ドに入るとする。上向きスクロール動作で最初の
垂直走査を行なう際、スクリーンに現われる情報
は第１Ａ図のようになるが、その同じ垂直走査中
に第１Ｄ図のような状態に情報がビツトマツプメ
モリに再書込みされる。このシステムは上向きス
クローリングモードにおいて、ビツトマツプメモ
リの情報を読出してビデオスクリーンに表示する
と同時にその情報を一時的記憶手段に取入れて、
そこからビツトマツプメモリ中、前に取出された
時のアドレスとは異なるアドレスへ再書込みでき
るように構成されている。このようにメモリの別
のアドレスへ再び書込むという手続きがスクロー
リングと呼ばれる手続きになる。スクローリング
はリフレツシユサイクルとリフレツシユサイクル
の間のサイクルで行なわれる。第１Ｂ図中、スク
ロール領域内でAAAの横にある情報信号の行の
Ｙアドレスは４である。第１Ｄ図から分かるよう
に、AAAの横に並んでいる領域（第１Ｂ図）は
スクロールサイクル中にビツトマツプメモリの中
に再書込みされていない。従つて、領域の最上列
はスクロールサイクル中に再書込みされないため
消失するということになる。この上向きスクロー
リングモードでは、スクロール領域の情報信号の
最上列のアドレスから、垂直走査を行なう毎に数
値１ずつ減分して行く。アドレスの減分にその他
の数値を用いて領域の移動を速めることもでき
る。情報信号、例えば第１Ｂ図のアドレス５にあ
る文字Ｅの上の字画は１回めの垂直走査中にビツ
トマツプメモリの新しいアドレス（すなわち第１
Ｄ図のアドレス４）に書込まれていることにな
る。次に垂直走査では第１Ｄ図の情報を用いてス
クリーン上の表示をリフレツシユする。また、第
１Ｃ図に示すようにデイスプレイが上方に移動す
る領域を表示するのもこの間である。第１Ｃ図の
デイスプレイでは、AAAに相対するスクロール
領域に第１図に見られたような点の連なりは無く
なつており、その代わりに文字Ｅの上の字画が外
部情報AAAに相対していることが注目される。
こうして文字Ｅが上向きにスクロールする様に移
動しているように見えるのである。アドレス１２
に相対するスクロール領域内の行の位置にもフイ
ラ(F)情報が与えられている。フイラ情報とは色等
の背景に関する情報であり、スクロールサイクル
中にビツトマツプメモリに供給される。２回めの
垂直走査中に、第１Ｄ図からの情報を変更し、変
更した情報がビツトマツプメモリの中に第１Ｆ図
のようなフオーマツトにて再書込みされる。
AAAに相対する情報が今度は第１Ｂ図のアドレ
ス６にあつた情報に変わつている。スクロール領
域内のその他の情報行もやはり新しいアドレスに
ある。JJJとKKKに相対してアドレス１１と１２
にあるビツトマツプメモリの画素にはスクロール
サイクル中に供給されたフイラ情報(F)が与えられ
ている。 このように第１Ｂ図のフオーマツトから第１Ｄ
図のフオーマツトへとビツトマツプメモリの構成
が変化するのであるが、これは最初の垂直走査中
に行なわれたものである。その最初の垂直走査
中、ビツトマツプメモリは変化してもビデオスク
リーンの方は第１Ａ図に示すようになる。２回め
の垂直走査中にビツトマツプメモリは変更されて
第１Ｆ図に示すようになるが、スクリーン上の表
示は第１Ｃ図のようになる。３回めの垂直走査
中、ビツトマツプメモリは第１Ｆ図のフオーマツ
トから変化するが、スクリーン表示は第１Ｅ図に
示すようになる。第１Ｅ図ではスクロール領域内
でAAAの横に来る情報が文字Ｅの上から２つめ
の丸の位置であり、これがスクロール領域の最上
位置になつていることに注目されたい。このため
このスクロール動作中に文字Ｅがさらに上方に移
動して見えるのである。このようにして、ユーザ
が文字Ｅを消去したい場合は文字Ｅが完全に消失
するまでスクロール動作が続けられる。先にも言
及したようにシステムに対して他のデータのコピ
ーを要求するのではなく、スクロールサイクル中
にフイラ情報がビツトマツプメモリの中に入れら
れる。次の垂直走査でシステムにデータが入らな
い場合でも、フイラ情報があるためにユーザにク
リアされていないメモリが見れえることはない。
このように本システムは背景の色を付加画像とし
て新しいデータと置き換える能力を提供するもの
である。またこの動作は更新サイクル中に行なわ
れる。 第２Ａ〜第２Ｆ図は下向きスクローリング中の
ビツトマツプメモリとビデオ表示の状態を示して
いる。本システムで下向きスクローリングを行な
う場合、スクロール領域を取囲むビツトマツプメ
モリの情報の方が上向きに移動されることを理解
しておく必要がある。すなわち、下向きスクロー
ル動作においてはスクロール領域の外にある情
報、例えば情報AAA（第２図）が最初の垂直走査
中にアドレス４からアドレス３へと移動されるの
である。このような動作にはスクロール領域外の
情報行毎にコピーしてそれを新しいアドレスに再
書込みするという動作が伴なわれる。スクロール
領域内の情報信号はコピーも再書込みもされな
い。外部情報がメモリ内を上向きに移動するのに
伴なつて、スクロール領域最上部で外側情報部分
の間（すなわち右側のAAと左側のAAAの間）
にある画素位置にフイラ情報が与えられる。スク
ロール領域の直下にある行の画素がコピーされる
と、それをスクロール領域の最下列の画素と置換
える。従つてスクロール領域の最下行が連続的に
消失して行く。表示手続きによつて、第２Ａ，２
Ｃ，２Ｅ図のように領域が下向きに移動して行く
ような錯覚が与えられる。 以上のような動作をもしこれ以上改良すること
なく続けてとすると、上向きに移動された外部情
報全部を収容するために膨大な量の予備メモリま
たは未使用メモリを備えておかなければならな
い。これは高価につく上無駄であるため、本シス
テムでは外部情報を上向きに移動する手段、すな
わち所謂るラツプアラウンド構成を設けている。 ラツプアラウンド構成について詳しく述べる前
に、まずＹオフセツトとＹリミツトの概念につい
て考察する必要がある。スクロール領域を含む表
示領域は、表示領域用に取つたメモリブロツクの
中のどの位置を始点としても良い。このようなメ
モリブロツクにはアドレスゼロから境界線となる
Ｙリミツトまで全てのメモリが含まれる。システ
ムの制御部がビデオスクリーン上に表示しようと
する時、まず表示領域の始まるアドレスにおいて
メモリをアドレスすることから始めなければなら
ない。この開始アドレスが所謂るＹオフセツトア
ドレスである。これは表示領域のゼロアドレスが
メモリのゼロアドレスから所定行数だけオフセツ
トされているためである。換言すると、表示領域
がメモリの行１２２から始まつているとすると、
表示領域のゼロの行（または第１行）はメモリの
行１２２にあり、表示領域のＹオフセツトが１２
２になるのである。システム制御部は表示領域内
の行数を知つておく必要がある。第２Ａ〜２Ｆ図
に示した例では、14行である（すなわち行ゼロか
ら行13まで）。表示が・減分（または増分）され
る行数をスクローリング定数Y_scと称する。最大
スクロール定数Y_scが１の時、すなわちシステム
が１回の垂直走査を行なう毎に１行ずつスクロー
ル領域を減分するように動作すると、ラツプアラ
ウンドを行なうためにメモリ中に予備行が１つ必
要になる。最大スクロール定数が２とすると、２
つの予備行が必要になる。以上を前提とすると、
第２Ａ〜２Ｆ図に示した表示領域を収容するため
に15行のメモリ（すなわち14行にスペア行を１行
加えたもの）が必要である。従つて本システムで
は16行め以降を用いず、Ｙリミツトアドレスは15
である。システムがメモリから読み出しながらＹ
オフセツトから14行を数えると、その垂直走査中
にメモリから読出して表示する情報がそれ以上無
いことが分かる。第２Ｂ図ではメモリアドレス１
５（行１６）がＹリミツトであることが分かる。
このようにＹオフセツトとＹリミツトの概念を用
いてラツプアラウンド手続きを行なうのである。 ビツトマツプメモリが第２Ｂ図のフオーマツト
になつていると仮定する。また、システムがこれ
から下向きスクロール動作に入ると仮定する。最
初の垂直走査中にスクリーンが第２Ａ図のように
リフレツシユされ、ビツトマツプメモリはスクロ
ールまたは再書込みされて第２Ｄ図のフオーマツ
トとなる。第２Ｄ図ではW_sの行がアドレス１４
（第２Ｂ図の予備行）に来ており、X_sの行がアド
レスゼロに来ていることに注目されたい。また、
ビツトマツプメモリが最初の垂直走査で変更され
ると、第２Ｄ図のアドレス３にある外部情報
AAAの間にフイラ情報が付加されていることに
も注意されたい。さらに、アドレス１２（第２Ｂ
図のスクロール領域において点があつた所）には
L_sがコピーされて、文字Ｅの下側の字画がスクロ
ール領域内の最も下の画像行になつていることに
も注意されたい。L_sの行は各垂直走査中にスクロ
ール領域の最下行のすぐ下にある外部情報の行で
ある。スクロール領域の文字Ｅはビツトマツプメ
モリの中で位置を換えないが、そのビツトマツプ
メモリが表示されると（Ｙオフセツトから開始し
て）文字Ｅが下向きに移動しているかのような錯
覚が生まれる。例えば、文字Ｅの一番下の字画は
第２Ｂ図中アドレス１１にあるが、第２Ｄ図でも
やはりアドレス１１にあることに注目されたい。 ２回めの垂直走査中にシステムはＹオフセツト
となつたアドレス１４から表示領域の読出しを開
始する。Ｙリミツトが１５であるため、システム
は行１４を読み取つた後、次に読み出すアドレス
としてアドレスゼロから読出しを継続する。行の
読出しは行１４から行ゼロまでをラツプアラウン
ドして行なわれるのである。この２回めの垂直走
査中にスクリーンがリフレツシユされてビツトマ
ツプメモリを表示する（第２Ｃ図のように）が、
それと同時にビツトマツプメモリが第２Ｆ図のよ
うな配列に変更される。第２Ｆ図ではW_sがアド
レス１３に来ており、X_sはアドレス１４に、Y_s
がアドレスゼロに来ており、行１２がスペア行に
なつていることに注意されたい。また、２回めの
垂直走査中にアドレス１３がＹオフセツトとなつ
ており、フイラ情報がアドレス２に付加されたこ
とにも注意すべきである。従つて文字Ｅは下から
消失し、フイラ情報がその後を追つて前進して行
くことになる。 上述の動作を達成するための回路について説明
する前に水平スクロールモードでは何が起こるか
について考えてみよう。水平スクロールモードで
例えばスクロールが右から左へと行なわれる場
合、情報が２つの出力レジスタのうち何れかに入
るのと共にバレルシフタによつて１つまたはそれ
以上の画素位置をシフトされる。 左スクロールにおいて語（好的実施他態様では
128ビツト語）がシフトされる時その語は左側で
ビツトを失ないながら右側で瞬時的に空の画素位
置を獲得するため、データ経路チツプは２つの出
力レジスタを備えている。情報の再書込みを行な
う時にその情報が元あつたメモリ内の画素位置の
中に再書込みすることはできない。そこで次の
128ビツト語を受けてそれをシフトする第２レジ
スタが必要となり、それによつて最初の語の空白
画素位置を埋めて128ビツト語をメモリの中の最
初の語が元あつた位置に再書込みできるようにす
る。もちろん第２段階では右側に空白画素位置が
あり、３つめの語を受けてシフトすることによつ
てそれらの位置が埋められることになる。その後
に続く列もバレルシフタ内に進むと共に同じよう
にシフトされる。従つて行１９の画素（第１Ｂ
図）は１回めの垂直走査中にスクロール領域の左
側の位置に進み、よつて列１５の点は消失するこ
とになる。それと同時に行２１にフイラ情報が加
えられる。このような変更がビツトマツプメモリ
自身の中で成されるため、その後の垂直走査（順
次アドレツシング動作でスクリーンがリフレツシ
ユされる場合）においあて文字Ｅは左側に移動さ
れた状態になつて表われ、その後引続き何回か垂
直走査を行なう間に文字Ｅは左側へ移動しながら
消滅する。場合により、背景またはフイラ情報を
スクロール領域を横切つて左へ完全に移動させる
こともある。左から右へスクローリングする場合
も、バレルシフタが情報を反対方向にシフトする
動作と同様になることは自明であろう。 システムの全体的回路構成を第３図に示す。制
御テツプ２１がビツトマツプメモリの２つの部分
２３，２５に接続されている。ビツトマツプメモ
リを２つの部分として示しているのは、各部分が
メモリの平面を表わしているためである。システ
ムが色または色の濃淡も提供する場合は、当然多
くの平面を使用することになる。好適実施態様に
おいてはこのビツトマツプメモリを富士通(株)のス
タテツクコラムダイナミツクRAM部品番号
MB8281−12とする。周知技術により、ビツトマ
ツプメモリの各行を少なくとも２ミリ秒毎にアド
レスするように順次アドレツシングを構成する。
制御チツプ２１はコマンドバス２７を介して
CPUから命令信号を受ける。命令信号はビツト
マツプメモリ上で実行される。CPUのプログラ
ムはデイスプレイに何を表示するか、ビツトマツ
プメモリのどのアドレスを選ぶかを決定するよう
に作成されている。 ビツトマツプメモリ２３，２５からの情報信号
は双方向チヤネル２９，３１を通つてデータ信号
経路チツプ、すなわちチツプ３３とチツプ３５に
それぞれ送られる。先にも示したように、データ
信号経路チツプはそれぞれ２つの出力レジスタ
と、１つのFIFOレジスタと、１つのバレルシフ
タを含んでいる。達成しようとする事項に従つ
て、情報がFIFOレジスタ、バレルシフタを通つ
て２つの出力レジスタに伝送される。リフレツシ
ユサイクルではスクローリングの有無に関わら
ず、情報信号がビツトマツプメモリから（バス５
５の命令信号に従つて、またライン３７の命令信
号にアドレスされる通りに）入力FIFOに伝送さ
れると同時にビデオ出力シフトレジスタ４１にも
伝送される。レジスタ４１の情報はそこからシフ
トされてビデオスクリーンに表示される。スクロ
ーリングを要する場合はその後のスクロールサイ
クル中に情報信号がデータ経路チツプからチヤネ
ル２９，３１を介してビツトマツプメモリに送ら
れるが、この時バス５５の命令に応じてチヤネル
３７から来るビツトマツプアドレス信号によつて
選択された場所に送られる。リフレツシユおよび
再書込み（スクローリング）用にチヤネル３７を
通つて送られるアドレス信号は、制御チツプ２１
の中で生成される。 高速クロツク３９がタイミング信号を出し、ビ
デオシフトレジスタ４１からビデオ信号をシフト
し、データ信号経路チツプ３３，３５を活性化
し、制御チツプ２１をクにツクし、ビツトマツプ
メモリ装置２３，２５を制御する。タイミン回路
３９はこのようなタイミング信号の一部として同
期信号を制御チツプ２１とデータ経路チツプ３
３，３５に対して与えるため、処理されたデータ
信号はシステムの残りの回路部分の動作と同期化
される。このようなタイミング信号の生成につい
ては周知であり、これ以上詳細な説明を要しない
と考えられる。 第４図に示されるように、タイミング信号回路
３９は１回の平行走査を行なう間に複数の信号サ
イクルを与える。これらのサイクルの中でシステ
ムはスクリーンのリフレツシユを１つおきに行な
うと共に（すなわちリフレツシユサイクルとリフ
レツシユサイクルの間のサイクルにおいて）どち
らの動作を選択するかに従つて更新またはスクロ
ーリングの何れかを行なう。第４図は１回の水平
走査中のメモリサイクルを示しており、好適実施
態様では１回の水平走査はほぼ15.4マイクロセカ
ンドである。第４図において、リフレツシユサイ
クル（ほぼ960ナノセカンド）の次に更新サイク
ルが来ることに注意されたい。更新サイクル中に
システムは新しいデータをビツトマツプメモリに
加えることができる。図示の列では更新サイクル
の後にリフレツシユサイクルが続き、そのリフレ
ツシユサイクルの後にさらにスクロールサイクル
または更新サイクルが続く。128ビツトのバース
トを読み出し、128ビツトのバーストを書き込む
ことによつて、システムは１回の垂直走査時間内
にビツトマツプメモリに完全に再書込みできるよ
うになる。このように本発明のシステムには、ビ
ツトマツプメモリが１回の垂直走査時間内に完全
に読出されるようにすることができ、またスクロ
ーリングその他を行なうために必要な変更の全て
をその垂直走査時間内に行なえるようにするとい
う特長があり、それによつて本システムを通常の
メモリ順次アドレツシングに使用することが可能
になり、また１回の垂直走査から別の走査へと同
じ表示を見せることを無くすことが可能になつて
いる。このような特長によつて本システムは独特
なものになつているのである。 本システムではこの他に２つのパラメータ、す
なわちY_nioとY_naxを使用するY_nioはスクロール領
域が始まるＹアドレスであり、Y_naxはスクロー
ル領域の終わるアドレスより１つ上のアドレスで
ある。Y_nioとY_naxの値を第５図のロジツクにおい
て使用する。 第５図の回路構成について見る前に、上述の手
続きを達成するために、この回路が成すべき決定
事項について見てみよう。垂直上向きのスクロー
ル中にシステムはスクロール領域の２番めの行に
あるものをコピーしてそれをスクロール領域内の
１つ前の行アドレスに再書込みしなければならな
い。例えば、第１Ｂ図において文字Ｅの上の字画
がアドレス５にあるが、これがスクロール領域の
２番めの行に当たる。そこで上の字画をコピーし
て、それをアドレス４（第１Ｄ図）に書込む。シ
ステムはまた、２番めの行以降の各行もコピーし
てその各後続行をスクロール領域位置の１つ前の
行アドレスに書込むこともしなければならない。
また、システムはY_naxの列の中でＸ座標に入る
部分はコピーしてはならないが、スクロール領域
の最後の行にフイラ情報を書込まねばならない。
例えばこの例で言うとシステムは最初の垂直走査
中にL_sをコピーしないが、アドレス１２にフイラ
を加えることになる。従つてビームがY_nio＋Y_sc
に来た時点でシステムはビツトマツプメモリのア
ドレス５から情報を取つて（コピーして）この情
報をアドレス４に書込もうとする。またビデオビ
ームがY_naxにある時、システムはL_sをコピーし
ようとはせず、領域内のアドレス１２にフイラ情
報を与えようとする。最後にY_nax＋Y_scの走査の
時、システムは書込みを完全に停止しようとす
る。第５図の回路構成の上半分がビームの位置、
Y_nioとY_naxの値、実行中の動作、すなわち上向き
または下向きのスクローリングによつてコピーす
べきかどうか、再書込みすべきかどうかを決定す
る。 第５図は制御チツプ２１のロジツクを示してい
る。信号Y_nio・Y_naxと数値“１”を表わす信号の
３つの信号がそれぞれライン６０，６１，６２か
らマルチプレクサ（MUX）５９に入力される。
信号Y_nioとY_naxはCPUからMUX５９へと送られ
るのに対し、“１”の信号は制御チツプ上の
ROMから出される。上述の信号はそれぞれライ
ン６３，６４，６５を通るタイミング信号に応じ
てMUX５９を通つて伝送される。ライン６３に
タイミング信号が存在する場合はライン６２の
“１”の信号がMUX５９を通つてライン６７に
送られる。ライン６４にタイミング信号が存在す
る時はライン６０にY_nio信号がMUX５９を通つ
てライン６７に送られる。最後にライン６５にタ
イミング信号がある場合はライン６１のY_nax信
号がMUX５９を通つてライン６７に送られる。
ライン６３の信号は加減装置６９への加減信号と
しての働きもする。好適実施態様において、この
加減装置６９はテクサス・インスツルメント・カ
ンパニー製74181と同様のものである。ライン７
１に“１”信号が供給されると、加減装置６９は
加算を行なうのに対し、ライン７１に“０”信号
が供給されると加減装置６９は減算を行なう。レ
ジスタ７３が加減装置６９の出力をライン７２か
ら受ける。これはもちろんライン７１の“１”信
号によつてレジスタ７３が使用可能にされている
と仮定してのことである。水平走査を１回行なう
毎にレジスタ７３の数に“１”が加算されるこの
ようにレジスタ７３内の現在の合計に“１”を加
算する動作は加減装置６９において行なわれる。
レジスタ７３内の合計がスクリーン上の垂直ビー
ム位置を表わす。 第５図の上半分にある回路構成は、２つの信号
をそれぞれライン８９と９１に提供することを目
的とする。上向きのスロール中これら２つの信号
はそれぞれシステムに対していつメモリから関連
データ経路チツプ（１つまたは複数）の出力レジ
スタに情報をコピーするか、いつメモリからの情
報のコピーを停止して関連データ経路チツプ（１
つまたは複数）の出力レジスタにフイラデータの
コピーを開始するか、いつ関連データ経路チツプ
の出力レジスタからメモリの中に情報の書込みを
始めるか、いつメモリへの情報書込みを停止する
かを知らせる。これは常にビーム位置を考慮して
行なわれる。ビーム位置がスクロール領域にある
時、システムがそれを認識するのである。 第５図から分かるように、本システムはカウン
タ９５を含んでおり、これが水平走査の開始時に
ゼロにリセツトされる。カウンタ９５の増分はク
ロツク８８からのクロツク信号によつて行なわれ
る。クロツク８８は水平走査中に画素が呈示され
るのと同じ速度で動作する。従つてカウンタ９５
の数値が走査ビームのＸ位置を示すことになる。
カウンタ９５に信号比較器９４が接続される。 X_nio（スクロール領域の左端の列）とX_Xnax（ス
クロール領域の右端列より１つ先の行）の値が
CPUから送出されて信号比較器９４に記憶され
る。カウンタ９５がX_nioの値に達すると、比較器
９４はフリツプフロツプその他の形成のラツチを
設定し、これがビームのＸ位置がスクロール領域
の「中」であることを示す継続信号を発する。カ
ウンタ９５がX_naxに達すると、フリツプフロツ
プがリセツトされて、システムはビームのＸ位置
がスクロール領域の「外」に来たことを知る。ラ
イン９８の信号がビームがスクロール領域の中に
あるか外にあるかを示す。

【表】

【表】 表は第５図のロジツク回路１００に関する真
理値表である。ロジツク回路１００は複数のゲー
トを含んで成り、これらが接続されて表の各条
件を生じる。データ処理技術において十分に理解
されているように、ロジツク回路１００のゲート
をいろいろな方法で接続して表の条件を満足す
ることができる。説明を簡単にするために表を
示した上でロジツク回路１００の説明を行なう。
CPUはシステムがアツプスクロールを行なつて
いるのかダウンスクロールを行なつているのか、
あるいはスクロール領域の消去を行なつているの
かを判断し、適正な動作信号をライン９２，９４
からロジツク回路１００に送る。表はアツプス
クロール動作中にスクロールモールドの条件が６
つあることを示している。条件１〜５においては
ライン９８の信号がビームのＸ位置がスクロール
領域内にあることを示す。条件１ではロジツクが
ビームのＹ位置がまだY_nioに達していないと判断
し、従つてロジツクはスクロール領域からデータ
のコピーまたは再書込みを行なう理由がないこと
を示す。システムはアツプスクローリングとダウ
ンスクローリングの両方を行なうものであるた
め、ロジツクがコピー不要と指示した場合システ
ムはフイラまたは情報のコピーを行なう。それ故
条件１についてはピン８９がフイラ情報をコピー
すべきであると指示するがピン９１は満たされた
情報を再書込みすべきではないと指示する。条件
２においては、ロジツク回路１００がビームのＹ
位置がY_nioに等しい(O)かあるいはそれ以上(P)であ
ると判断する。従つてロジツクはピン８９に対し
てデータをコピーすべきであると指示する信号を
与える。ところが第１Ｄ図と第１Ｂ図を見ると分
かるように、アドレス４（第１Ｂ図）の点を第１
Ｄ図に示すようなメモリのアドレス３へ書込もう
とするのではない。 そこで表の条件２においてピン９１はコピー
されたものは何れも再書込みしてはないと指示す
る。条件３においてロジツク回路１００はビーム
のＹ位置がY_nio＋Y_scに等しい(O)かあるいはそれ
以上(P)であると判断する。ピン８９と９１の信号
はそれぞれ、データをコピーし、それを再書込み
せよと指示する（条件３）。第１Ｂ図と第１Ｄ図
を見れば分かるように、文字Ｅの上の字画が第１
Ｂ図のアドレス５に位置している。第１Ｄ図を見
ると文字Ｅの上の字画がコピーされた上でメモリ
のアドレス４に書込まれたことが分かる。以上の
説明から判断すると、条件４と５およびその結果
としてのピン８９と９１の信号についても自明で
あると考えられる。条件６においてはＸ位置信号
がスクロール領域のＸ境界線の中になく従つて
Y_nio，Y_nio＋Y_sc，Y_nax・Y_nax＋Y_scの各条件が無
関係であることを示す。アツプスクロール動作中
はスクロール領域外のデータ変動が生じることは
ない。 次にダウンスクロール動作と表を見てみる
と、６つの条件、すなわち条件７〜12がある。ダ
ウンスクロールの際スクロール領域の外部にある
データはメモリの中を上へ移動してラツプアラウ
ンドされる。条件１２において、ロジツクはＸ位
置信号から、ビームがスクロール領域のＸ境界線
の内部にないと判断する。第２図を見ると条件１
２はビームが最初３つの列か最後３つの行の中の
どこかにあることを意味していることが分かる。
それ故ピン８９と９１（表に示される通り）シ
ステムに対しデータのコピーおよび再書込みを指
示する。条件７においてロジツク１００はラツチ
が負の状態であることとＸ位置信号が「中」の状
態であることから、ビームがスクロール領域のＸ
境界線内にあるがY_nioに達していないと判断す
る。条件７においてはビームが行４〜10の中のど
こかにあつて、第２Ｂ図のW_s，X_s，Y_s，Z_sを走
査中である。そのためシステムはそのデータをダ
ウンスクロールルにおいてコピーおよび再書込み
しようとし、ピン８９と９１がデータのコピーと
再書込みを指示するのである。条件８において、
表はビームY_nioに達したがY_nio＋Y_scには達し
ておらず、よつてビームがアドレス４にあること
を示している。ピン８９と９１はデータをコピー
し（先に説明した通りフイラ情報がコピーされ
る）、フイラ情報を再書込みすることを指示して
いる。第２Ｂ図と第２Ｄ図において、AAAが第
2B図のアドレス４から第２Ｄ図のアドレス３に
再書込みされるのに従つて、フイラ情報も第２Ｄ
図のアドレス３に書込まれることに注意された
い。条件９においてロジツク回路１００はビーム
がスクロール領域の少なくとも第２行めにあり、
従つてメモリ中のデータを妨害すべきでないと判
断する。ピン８９は第２行めのデータをコピーす
るなと（フイラー情報をコピーする）指示する
が、ピン９１はコピーしたものは何も再書込みす
るなと指示する。条件１０においてビームが
Y_nax（第２図のアドレス１３）に達するまで以上
の動作が各水平走査毎に続けられる。条件１０に
達するとピン８９と９１はそれぞれシステムに対
し、データをコピーしそれを再書込みするように
指示する（L_sをコピーしてアドレス１２に再書込
みする）。条件１１は条件１０で決定した動作の
継続である。 デイスプレーの特定領域を消去したい場合も多
い。本システムでは、消去すべき領域を形成する
ビツトマツプメモリの画素位置にフイラ情報を書
込むことによつてこのような消去動作を可能にし
ている。フイラ情報信号は第６図のRAM１５０
から供給される。本システムはCPUからライン
９２，９４に送られる信号に応答して、それれら
が表の条件２Ａおよび３Ａを示すと消去動作を
行なう。条件２Ａと３Ａでは結果としてピン８９
がフイラ情報を常にコピーするように指示するた
め、システムが消去モードにある時はフイラ情報
信号が領域の全位置に書込まれる。 スクロールラツチ８７，９３はそれぞれ第５図
のY_nioおよびY_naxと同じである。ライン６０の
Y_nioの値は元々CPUから与えられたものであり
MUX５９を通つて加減装置６９に伝送され、そ
こでレジスタ７３の合計値から差引かれる。ビー
ムの位置は垂直方向、すなわちビーム位置０，
１，２…と進んでいることに留意する必要があ
る。第２図の例ではY_nioが位置４にあるためレジ
スタ７３の数値は４に等しく、ライン７２の信号
によつて与えられる減算の結果は“０”となる。
“０”信号は正の信号であるとみなす。よつて正
のY_nioスクロールラツチ８７とY_naxスクロールラ
ツチ９３の両方に送られる。ところが、ライン６
０のY_nio信号はライン６４のクロツク信号に応じ
てMUX５９を通じて伝送されたものでありそれ
と同じクロツク信号がライン９６にあつてY_nioス
クロールラツチ８７のみが受け入れ可能になるよ
うにしている。従つて正の数値は加減装置６９か
らライン７５を通つてY_nioスクロールラツチ８７
に送られてそこに記憶される。表から分かるよ
うに、ラツチ８７に正符号の信号があることが条
件２の要件の１つになつている。ビーム位置がラ
イン６０でY_nioと同じ数値に達すると加減装置６
９からゼロ信号がライン７２で獲得される。この
ゼロ信号は減算器７６に送られて、そこでY_scか
ら差引かれる。Y_scはレジスタからライン７８を
通つて減算器７６に供給される。上述のように、
第１図と第２図の例はY_sc＝１と仮定しているが、
実際には他の数字になる場合もあり得る。何れに
せよこの説明ではY_sc＝１と仮定することにする。
減算器７６において、加減装置６９の出力から
Y_scが差引かれる。ここに挙げた例ではその差が
−１となり、負符号の信号がラツチ８２に記憶さ
れる。ビームがY_nio＋Y_scに達していなければ
Y_naxに達していないということであるから、ラ
ツチ９３と９０の両方が負になる。表から分か
るように、ラツチ８７が正だと他のラツチは負に
なり、条件２を得る。ビーム位置がY_nio＋１にあ
る時減算器７６には“１”が入り、出力がゼロに
なる。Y_scの減算の結果、減算器７６から“０”
または正の信号が与えられた時、“Y_nio＋Y_sc”ラ
ツチ８２の中に正の信号が記憶される。従つて表
の条件３を得る。第１Ｂ図と第１Ｄ図を見る
と、領域内のアドレス５の情報のがライン８９，
９１の信号に応答して実際にコピーされて、アド
レス４の中に再書込みされていることが分かる。
アドレス４にはライン３７の信号によつて供給が
成される。水平走査を行なう毎にシステムはビー
ムの位置をY_nio，Y_nax，Y_nio＋Y_sc，Y_nax＋Y_scの
各数値に突合せてテストし、ロジツク１００がピ
ン８９と９１に適正な信号を与える。 レジスタ７３からのビーム位置がY_nax、すな
わち位置１３に達するとライン６１のY_nax値を
ライン８５から送られるレジスタ７３の合計値か
ら差引く（減算器６９において）。その時ライン
７２に、“０”の出力が生じ、これがY_naxスクロ
ールラツチ９３に送られる。Y_naxスクロールラ
ツチ９３はライン８４のクロツク信号によつて調
時されているため、Y_naxスクロール９３はその
“０”の値または正の値を受ける。表から判断
できるように、Y_naxラツチ９３に正の信号があ
ることが条件４の要件である。ライン７２の
“０”の値の信号も減算器７６に送られてそこで
“１”から差引いてライン８６に負の値の信号を
得る。これがY_nax＋Y_scラツチ９０に送られる。
ラツチ９０に負の値があることも表の条件４の
要件である。その結果ピン８９と９１はシステム
に対して、フイラ情報をコピーしてそれを書込む
ように指示する。第１図から分かるようにＸ境界
線内部でY_naxにあるL_sはコピーしてスクロール
領域の中に再書込みされないが、それに対しライ
ラ情報は第１Ｄ図のアドレス１２に書込まれる。
上述の動作はライン８９，９１の信号が命令した
動作である。次の水平走査中にビーム位置が
Y_naxを１だけ超えた時、減算器７６に“１”の
値が入力され、それからY_scを減算するとライン
８６が“０”になる。ライン８６上の“０”信号
はライン８４のクロツク信号に応答してY_nax＋
Y_scに受容されてそこに記憶される。スクロール
ラツチ９０の中に正の値を他の符号の信号と共に
記憶されることで表の条件５が生じる。これに
よつてシステムに対し、書込みまたは再書込みを
停止するようにとの指示が成される。 以上の説明は、第５図の上半分の回路構成が行
なうテスト動作に関するものであり、特にライン
８９，９１の信号を上向きスクロールに利用する
方法について説明した。システムを下向きスクロ
ールモードで動作する時（第２図に関連して述べ
たように）、Y_nio，Y_nax，Y_scに関するテストは先
に記載したものと同じであるが、ライン８９，９
１の信号の利用法が変わる。下向きスクロールに
おいてシステムはスクロール領域の外にあるデー
タのコピーと再書込みを行なう。第２図に関連し
て説明したように、そのデータが上向きに移動さ
れてラツプアラウンドされるためである。走査が
スクロール領域に及ぶと（すなわちY_nioに達する
と）、システムはスクロール領域からのデータコ
ピーを終了しなければならない。メモリのスクロ
ール領域内のデータを定位置に留める必要が生じ
るためである。しかしシステムはフイラ情報を書
込もうとはしない。そこで表の条件８において
ロジツク１００はシステムに対し「コピーをせ
ず」フイラの書込みをするように命令する。第２
Ｂ図と第２Ｄ図を検討して分かるように走査が
Y_nioまたはアドレス４に達すると（表の条件
８）、第２Ｂ図アドレス４の点は第２Ｄ図でもア
ドレス４に止まる（すなわちデータのコピーをし
ない）。ところが、AAAとAAAの間のメモリ位
置には、データが第２Ｂ図のアドレス４から第２
Ｄ図のアドレス３へ移動するのに伴なつてフイラ
情報が入る（すなわちコピーしないがフイラ情報
を書込む）ことに注目される。１回後の水平走査
で（表の条件９）ピン８９と９１はシステムに
対し、書込みを停止するように（すなわちフイラ
情報の書込みをするなと）命令する。その後水平
走査を行なう毎に、走査がスクロール領域内にあ
る限り、システムは走査をY_nioとY_naxに比較テス
トを行ない、Y_naxに達するまではスクロール領
域に再書込みを行なわない。従つてこれはコピー
しているのと変わらなくなる。走査がY_nax（表
の条件10）に達すると、ピン８９と９１にシステ
ムに対してデータのコピーとその再書込みを開始
するように命じる信号が生じる。走査がメモリの
アドレス１３に達すると、システムはロール領域
の“Ｘ”境界線の間にあるL_sはアドレス１２（第
２Ｄ図）の中に再書込みされることになり、この
中に第２Ｂ図に示すようにスクロール領域の最下
列が含まれているためである。第５図およびダウ
ンスクロールに関する検討を続けると、走査が水
平走査１回分進んでY_nax＋Y_scの位置（表の条
件11）に達すると、新たに動作する必要はなくな
る。そのためこの境界線はダウンスクロールに使
用されない。 ダウンスクロール中システムはラツプアラウン
ドを行なうため、システムは走査位置を連続的に
ＹオフセツトとＹリミツトに突合せてテストして
使用するリフレツシユアドレスとスクロールアド
レスを決定することにより、表示装置がビツトマ
ツプメモリ内のフオーマツトと異なる像も移し出
せるようにする必要がある。第５図の下半分の回
路構成を制御チツプにおいて使用してこのテスト
を行ない、アドレスを生成する。 表はレジスタ１０５のREGの数値とY_scとＹ
リミツトの関係で、第５図の下半分の回路がリフ
レツシユアドレスA_rとスクロールアドレスA_sを
与える上で適合させる必要のある関係を示してい
る。リフレツシユアドレスとは、ビデオスクリー
ンをリフレツシユするためにデータを読み出すメ
モリのアドレスである。スクロールアドレスと
は、スクロール中または更新中にデータまたはフ
イラ情報を伝送するメモリのアドレスである。

【表】

【表】 ミツト
システムが垂直走査を開始するとＹオフセツト
の値がCPUからライン１０１を通つてMUX１０
７、加減装置１０９を経由してレジスタ１０５に
送られる。水平走査を行なう毎に“１”の値が
CPUからライン１１３を通りMUX１１５を経由
して加減装置１０９に送られる。加減装置１０９
ではアドレスレジスタ１０５のREG値を“１”
の値に加算する。こうしてレジスタのREG値は
水平走査を行なうに従つて連続的に増加されて行
く。 第５図の回路下半分がリフレツシユアドレス
A_rを決定する。この回路の動作中にテスト期間
が２回ある。これら２回のテストが水平走査毎に
実施される。１回めのテストにおいて、垂直走査
が開始されるとＹオフセツトの値がレジスタ１０
５に入れられる。Ｙオフセツト値がレジスタ１０
５に入る時、同時にMUX１２７を介して減算器
１２９にも送られる。減算器１２９ではライン１
３２から供給されるY_sc値をＹオフセツト値から
差引き、符号信号を“REG−Y_sc”ラツチ１３５
に送る。その符号信号を用いてスクロールアドレ
スA_sの決定が行なわれる。１回めのテストは以
上の動作から構成される。 最初の垂直走査の開始時に伝送されるＹオフセ
ツト値を２回めのテスト動作中に加減装置１０９
によつてＹリミツト値から差引き、その符号信号
が加減装置１０９から“REG−Ｙリミツト”ラ
ツチ１３１に送られる。符号が負の場合はレジス
タ１０５からライン１２３を通つて送られる数値
信号がMUX１２１を経由し、リフレツシユアド
レスA_rを表す信号がライン１１７に出現する。
２回目のテストではまた（REG−Ｙリミツト）
の値がMUX１２７を介して減算器１２９にも送
られる。減算器において（REG−Ｙリミツト）
の値からY_sc値を引いて、その符号信号“REG−
（Ｙリミツト＋Y_sc）”ラツチ１３７に送つてそこ
に記憶させる。 ラツチ１３５と１３７に記憶された符号信号に
応じて、論理回路１３８がライン１３７と１４０
に信号を供給する。表を検討して分かるように
ラツチ１３１が負の場合はREG値がリフレツシ
ユアドレスA_rとなり、ラツチ１３１が（または
正とみなすゼロの値）の場合は加減装置１０９か
ら与えられる数値がリフレツシユアドレスとな
る。さらに、ラツチ１３５が正（またはゼロ）で
ラツチ１３７の負の場合スクロールアドレスA_s
はREG−Y_scの値となる（条件３）。ラツチ１３
５とラツチ１３７の両方が負の場合（条件４）、
スクロールアドレスA_sはREG−Y_sc＋Ｙリミツト
となる。ラツチ１３５とラツチ１３７の両方が正
の場合（条件５）、スクロールアドレスA_sはREG
−Y_sc−Ｙリミツトになる。 表はラツチ１３５と１３７の符号信号に応答
してロジツク回路１３８の生成する信号を示して
いる。 表 MUX１２７が信号を条件 送るライン 加減装置１０９ ３ 106 減算 ４ 110 加算 ５ 110 減算 好適な実施態様では加減装置１０９も加算器１
２９も同様に、テクサス・インスツルメント・カ
ンパニー製 74182に等しいものである。但しこ
れらの演算装置はチツプの形をとる。ロジツク回
路１３８は表および表を実行する複数のゲー
トを含んで成り、これらのゲートはそれぞれ異な
る構成をとることができる。 次に第５図の下半分の回路の動作と関連して第
２Ｂ図を見てみると、第２Ｂ図においてＹオフセ
ツトは“０”である。垂直走査の開始時“０”の
数値をレジスタ１０５に挿入するのと同時に、減
算器１２９においてY_sc（Y_sc＝１）から“０”を
引く。これによつて負の符号信号がラツチ１３５
に送られる。２回めのテストでライン１０６のタ
イミング信号によつてレジスタ１０５から“０”
の値が取り出され、MUX１０７を介して加減装
置１０９に送られる。同時にＹリミツト値が加減
装置１０９に与えられる。第２Ｂ図のＹリミツト
値は15である。加減装置１０９において１５を
“０”から引き、負の値がライン１１１を通つて
ラツチ１３１に送られてそこに記憶される。再び
表を見ると分かるように、ラツチ１３１の負の
信号があることによつて、UMX１２１はレジス
タ１０５からの数値信号を通すことが可能にな
る。この時レジスタ１０５のREG値は“０”で
あり、よつて“０”がリフレツシユアドレスA_r
となる。第２Ｂ図と第２Ａ図から分かるように、
デイスプレイのゼロ位置にあるW_sはメモリの
“０”アドレスから来たものである。 ２回めのテストにおいては−15の値がMUX１
２７を介して減算器１２９に送られる。減算器１
２９においてY_sc値１を引くため減算器１２９か
らの数値が−16になつてラツチ１３７に負の信号
が与えられる。よつてロジツク回路１３８に２つ
の負の信号が与えられたことになる。表から分
かるように負の信号が２つになると条件４が生ま
れ、この条件は加減装置１０９に加算されると共
に、MUX１２７に加減装置１０９からの加算結
果を通過させる。従つて“０”に等しいレジスタ
１０５のREG値がＹリミツツト値１５に加算さ
れる。数値１５を表わす信号がMUX１２７を介
して減算器１２９に送られ、そこで15から１の値
（Y_sc）を引いてライン１１９に14に等しい信号が
与えられる。よつてスクロールアドレスA_sは14
に等しくなる。第２Ｄ図から分かるようにW_sは
アドレス１４に再書込みされている。 次にメモリが第２Ｄ図のような構成になる２回
めの垂直走査について考察する。まず14の値（Ｙ
オフセツト）を上述のようにレジスタ１０５に入
れる。それと同時に14の値を減算器１２９に送
り、１の値（Y_cs）を引いて、その差＋13が残る。
正の信号がラツチ１３５に送られてそこに記憶さ
れる。２回めのテスト中にレジスタ１０５から与
えられる14の値をＹリミツトから引いて、−１の
値が加減装置１０９から送出される差信号とな
る。負の信号がラツチ１３１に送られる一方、−
１の値が減算器１２９に送られる。減算器１２９
において−１から１の値（Y_sc）を引く結果が−
２の値となる。従つて負の信号がラツチ１３７に
送られる。表を見て分かるように、ラツチ１３
１に負の値があるとレジスタ１０５のREG値が
ライン１１７を通るようになる。よつてリフレツ
シユアドレスArは１４である。やはり表から
分かるように、ラツチ１３５が正でラツチ１３７
が負の場合、条件３を得る。表から分かるよう
に条件３では加減装置１０９が減算しMUX１２
７がライン１０６に信号を通す。ライン１０６の
信号はMUX１２７を通されるため、加減装置１
０９の動作は関係しない。ライン１０６の信号は
レジスタ１０５から与えられたREG値＝１４を
示しており、１４の値が減算器１２９に送られ
る。減算器１２９において14の数値からY_sc＝１
が引かれて13を示す信号がスクロールアドレス
A_sとしてライン１１９に送られる。第２Ｆ図は
２回めの垂直走査中のメモリの構成を示したもの
であるが、これを見て分かるようにアドレス１３
に再書込みが行なわれている。また第２Ｃ図か
ら、デイスプレーのゼロ位置がメモリのアドレス
１４からリフレツユされており、これがライン１
１７の数値であることが分かる。 以上、表の条件１，３，４について見て来
た。条件２についてはメモリの走査が第２Ｄ図の
アドレス１６まで来たと考えてみよう。この時水
平走査２回分進んでいるため、レジスタ１０５が
１６を読み取つていることに留意する必要があ
る。１回めのテスト中に16の値がMUX１０７を
通じて加減装置１０９に送られ、そこからMUX
１２７を通つて減算器１２９に送られる。減算器
１２９において16の値が１だけ小さくなり、ラツ
チ１３５に正の符号を与える。２回めのテスト中
にＹリミツトが加減装置に送られ、16から15を引
いて＋１が与えられる。正の符号がラツチ１３１
に送られる。表から分かるように、ラツチ１３
１に正の信号があるのが条件２であり、システム
は加減装置１０９から出力REG−Ｙリミツトを
与える。現在検討中の例では出力信号が＋１であ
るため、リフレツシユアドレスArは第２Ｄ図の
１になる。アドレス１６においてＹオフセツトか
ら走査を行なつているため、第２Ｃ図に表示され
ているようにＹオフセツトから２回めの水平走査
のアドレスを求めているということに留意せねば
ならない。Y_sは２番めの位置に出現する。Y_sは
第２Ｄ図のメモリアドレス１からリフツシユされ
ており、これがここに挙げた例ではライン１１７
のリフレツシユアドレスとなる。 上述のように加減装置１０９から与えられた＋
１が２回めのテスト中に減算器１２９に送られ
る。１からY_sc値の１を引いて、“０”の値または
プラスの符号信号がラツチ１３７に送られる。表
を見て分かるように、ラツチ１３５と１３７に
正の信号があるのは条件５であり、この条件は加
減装置１０９に減算させると共にMUX１２７に
加減装置１０９からの出力を通させる。この条件
でレジスタ１０５からＹリミツトを引くと、加減
装置１０９から＋１が与えられる。＋１が減算器
１２９に送られる。１からY_sc値の１を引いて、
“０”の値またはプラスの符号信号がラツチ１３
７に送られる。表を見て分かるように、ラツチ
１３５と１３７に正の信号があるのは条件５であ
り、この条件は加減装置１０９に減算させると共
にMUX１２７に加減装置１０９からの出力を通
させる。この条件でレジスタ１０５からＹリミツ
トを引くと、加減装置１０９から＋１が与えられ
る。＋１が減算器に送られ、そこでY_sc値１を引い
て、ライ１１９に“０”の値が与えられる。よつ
てスクロールアドレスA_sは“０”である。第２
Ｆ図は２回めの垂直走査中のメモリの構成を表わ
したものであるが、これを見て分かるようにライ
ン１１９の“０”のスクロールアドレスによりメ
モリのゼロアドレスにY_sが再書込みされている。 次に第６図について考察する。第６図はデータ
経路チツプの回路構成を表わしたものであり、こ
れを用いてリフレツシユサイクル中にメモリから
ビデオ表示器に信号を送ると共に選択的にメモリ
からメモリへ帰環させる。信号はビツトマツプメ
モリのインタフエース１５１から入力FIFO１５
３へ、次にシフトレジスタ４１へと送られる出力
である。これらの信号がシフトレジスタ４１から
シフトされて表示装置１５５によつて表示され
る。表示装置１５５はデータ経路チツプ上にない
が、第６図ではその使用法を説明するために示し
ている。メモリからの信号はレジスタ４１に送ら
れる他、ライン１５７を介してバレルシフタ１５
９にも送られる。システムが水平スクロールモー
ドになければ、信号はシフトされずにバレルシフ
タ１５９を通過する。バレルシフタ１５９を出た
信号は２つの出力FIFO１６１，１６３に送られ
る。タイミング信号t₁とt₂に応答してFIFO１６
１とFIFO１６３とが交互にこれらの信号を受け
る。出力FIFO１６１，１６３からの信号は
MUX１６５に送られる。MUX１６５への３つ
めの入力チヤネルはRAM１５０からのものであ
る。フイラ情報の必要な時にこのRAM１５０が
フイラ情報を提供する。フイラ情報信号は命令バ
ス５５から来るライン１５２の制御信号に応答し
て出される。MUX１６５はライン１６６の制御
信号によつて制御される。ライン１６６の制御信
号も命令バス５５から来るものである。信号はメ
モリから読出される毎に出力FIFOに入れられる。
但し、システムがその信号をメモリの新しいアド
レスに再書込みする場合はメモリから読出される
だけにとどまる。更新中に新しい情報を付加する
場合、その新情報はチヤネル１５４を通つて
RAM１５０に送られる。このようにデータ経路
チツプはメモリへのデータフローを制御する働き
をするが、制御チツプがメモリへの情報信号の再
書込みに関するアドレス情報と命令を与える。 このように本システムはスクローリング、ラツ
ピングアラウンドおよび消去を行なう独特の技術
と、これを達成する独特のハードウエア構成を提
供する。

【図面の簡単な説明】

第１図は垂直上向きスクロール中のビデオスク
リーン各部の３つのレイアウトとそれに対応すえ
うるビツトマツプメモリの部分を示す。第２図は
垂直下向きスクロール中のビデオスクリーン各部
の３つのレイアウトとそれに対応するビツトマツ
プメモリの部分を示す。第３図は本システムのブ
ロツク線図である。第４図は１回の水平走査に関
するタイミング図である。第５図は制御チツプの
詳細なブロツク線図である。第６図はデータ経路
チツプの詳細なブロツク線図である。 ２１……制御チツプ、２３，２５……ビツトマ
ツプメモリ、３３，３５……データ経路チツプ、
４１……ビデオシフトレジスタ、１００……ロジ
ツク回路、１５０……RAM、１５１……ビツト
マツプメモリインターフエース、１５３……入力
FIFO、１５９……バレルシフタ、１６１，１６
３……出力FIFO、５９，１２７，１６５……マ
ルチプレクサ。

Claims (1)

1. 【特許請求の範囲】 １ 第１組の画素情報をビデオ表示装置のスクロ
   ール領域に表示し、第２組の画素情報をスクロー
   ル領域の外側にかつ該領域に隣接して表示するビ
   デオ表示制御回路であつて、 前記回路は、ビツトマツプメモリを有し、該ビ
   ツトマツプメモリは行と列とのアレイに配列され
   た複数の画像情報記憶素子を備え、前記画像情報
   記憶素子は、上方スクロールモードにての表示に
   先立ち第１組の画素情報を記憶する行と列とのア
   レイに配列された第１群の記憶素子と、上方スク
   ロールモードにての表示に先立ち第２組の画素情
   報を記憶する行と列とのアレイに配列され、第１
   群には含まれない第２群の記憶素子とを備え、 前記回路は更に、 連続的なアドレツシングを行うアドレス信号と
   制御信号とを前記ビツトマツプメモリに送るべく
   接続された制御手段と、 該制御手段からの制御信号を第１及び第２の制
   御端子に受けるべく接続され、且つビツトマツプ
   メモリデータからの画像情報信号を送るべく接続
   されたデータ経路回路と、 データ経路回路からの画像情報信号を受けるべ
   く接続され、且つ画像情報信号を前記画像表示装
   置に送るべく接続されたシフトレジスタとを具備
   し、 前記制御手段は、そこから画素情報がビデオ表
   示装置に出力される、ビツトマツプメモリの記憶
   素子のアドレスに基づいて、前記データ経路回路
   の前記第１の制御端子に第１及び第２の制御信号
   を、且つ前記第２の制御端子に第３及び第４の制
   御信号を出力でき、 前記制御手段によつて出力される前記第１の制
   御信号は、ビツトマツプメモリから出力された画
   素情報をデータ経路回路に組込まれた第１の蓄積
   手段にコピーするべくデータ経路回路を制御し、 前記制御手段によつて出力される前記第２の制
   御信号は、データ経路回路に組込まれた第２の蓄
   積手段からの画素情報を前記第１の蓄積手段にコ
   ピーするべくデータ経路回路を制御し、 前記制御手段によつて出力される前記第３の制
   御信号は、コピーされた情報をビツトマツプメモ
   リに書込むべくデータ経路回路を制御し、 前記制御手段によつて出力される前記第４の制
   御信号は、コピーされた情報をビツトマツプメモ
   リに書込まないようにデータ経路回路を制御し、 連続する第１及び第２の垂直走査の間に、ビデ
   オ表示装置のスクロール領域に表示される画素情
   報の上向きスクロールをもたらすべく、前記制御
   手段は前記第１と第３の制御信号を出力し、これ
   らは前記データ経路回路に、第１の垂直走査の間
   に前記データ経路回路にビツトマツプメモリから
   読み出され、第２の垂直走査において上向きにス
   クロールされる画素情報のコピーを行わせ、更に
   コピーされた画素情報を第２の垂直走査の前に、
   該コピーされた画素情報が第１の垂直走査の前に
   記憶されていたのとは異なるビツトマツプメモリ
   のアドレスに書込ませ、 連続する第１及び第２の垂直走査の間に、ビデ
   オ表示装置のスクロール領域に表示される画素情
   報の下向きスクロールをもたらすべく、前記制御
   手段は前記第１と第３の制御信号を出力し、これ
   らは第１の垂直走査の間にデータ経路回路にビツ
   トマツプメモリから読み出され、第２の垂直走査
   において変化されない画素情報のコピーを行わ
   せ、更にコピーされた画素情報を第２の垂直走査
   の前に、該コピーされた画素情報が第１の垂直走
   査の前に記憶されていたのとは異なるビツトマツ
   プメモリのアドレスに書込むことを行わせる ことを特徴とするビデオ表示制御回路。 ２ 上向きスクロールをもたらすべく、前記制御
   手段は、ビデオ表示装置に出力され、第１群の記
   憶素子の各行からデータ経路回路によつてコピー
   される画素情報が第１群の記憶素子の高位の行に
   夫々再書込みされることを可能にするアドレス信
   号をビツトマツプメモリに対して出力する特許請
   求の範囲第１項に記載の回路。 ３ 下向きスクロールをもたらすべく、前記制御
   手段は、前記データ経路回路によつて発生され、
   ビツトマツプメモリに書込まれる画素情報が、前
   記第１群の記憶素子の最上行の記憶素子の直ぐ上
   の群の記憶素子に書込まれることを可能にするア
   ドレス信号をビツトマツプメモリに対して出力す
   る特許請求の範囲第２項に記載の回路。 ４ 上向きスクロールをもたらすべく、前記制御
   手段は、ビデオ表示装置に出力され、第２群の最
   上行以外の各行からデータ経路回路によつてコピ
   ーされる画素情報が、ビツトマツプメモリの次ぎ
   の高位の行に夫々再書込みされることを可能にす
   るアドレス信号をビツトマツプメモリに対して出
   力する特許請求の範囲第１項に記載の回路。 ５ ビツトマツプメモリが画素情報が蓄積されな
   い記憶素子の予備の行を有する特許請求の範囲第
   ４項に記載の回路。 ６ 下向きスクロールをもたらすべく、前記制御
   手段は、ビデオ表示装置に出力され、第２群の記
   憶素子の最上行からデータ経路回路によつてコピ
   ーされる画素情報が、第２群の記憶素子の最下行
   に再書込みされるようなアドレス信号をビツトマ
   ツプメモリに対して出力することが更に可能な特
   許請求の範囲第５項に記載の回路。 ７ 該制御手段が、それぞれビツトマツプメモリ
   の中の第１群の記憶素子の第１行めの番号と、第
   １群の記憶素子の最終行の次の行の番号と、１の
   数値とに相当する３つの信号が入力されるマルチ
   プレクサと、 第１端子がマルチプレクサの出力を受けるべく
   接続されている加減装置と、加減装置の出力を受
   け、該加減装置の第２端子にその内容を出力する
   べく接続されているレジスタと を含んで成り、該レジスタの内容がビデオ表示装
   置のスクリーン上で電子ビームの占める垂直位置
   を表わしており、 マルチプレクサ、加減装置およびレジスタがさ
   らにタイミング回路にも接続されてタイミング信
   号を受けこれに応答することによつて、ビデオ表
   示装置の電子ビームが１回の水平走査を行なう間
   に加減装置がレジスタ内容に対して１の値を加算
   するように構成されている特許請求の範囲第５項
   に記載の回路。 ８ 制御手段がさらに、ビデオ表示装置の電子ビ
   ームが画素を水平走査する速度で計数を行ない、
   その中に記憶された数値がスクリーン上の電子ビ
   ームの水平位置を表わすカウンタと、 該カウンタの出力を受けるべく接続されてお
   り、第１群の記憶素子の最初と最後の列の番号を
   その中に記憶している比較器と を含んで成り、該比較器は電子ビームの位置が第
   １群の記憶素子を含む列の１つに対応しているこ
   とを示す信号を出力できる特許請求の範囲第７項
   に記載の回路。 ９ 制御手段がロジツク回路を含んで成り、該ロ
   ジツク回路は中央演算処理装置からの制御信号及
   び読み出し中のビツトマツプメモリの行と列によ
   つて示される電子ビーム位置に従つて制御手段の
   第１から第４の制御信号を出力することができる
   特許請求の範囲第８項に記載の回路。 １０ 制御手段がさらに、スクロール増分を１回
   行なう間にスクロール表示が変位される行数を表
   わす信号を生成するゼネレータと、 加減装置の出力からスクロール増分の値を減算
   するべく接続されている減算回路と を含んで成る特許請求の範囲第９項に記載の回
   路。 １１ 上向きスクロールをもたらすべく、前記制
   御手段は、データ経路回路によつて発生され、ビ
   ツトマツプメモリに書込まれる画素情報が第１群
   の記憶素子最下行に書込まれることを可能にする
   アドレス信号をビツトマツプメモリに対して出力
   する特許請求の範囲第１項に記載の回路。 １２ ビツトマツプメモリがそれと関連するイン
   ターフエースを有しており、 データ経路回路が、そのビツトマツプメモリの
   インターフエースから画素情報を受けるべく接続
   されると共に画素情報をシフトレジスタに出力す
   るようにも接続されている入力レジスタと、 該入力レジスタから画素情報を受けるべく接続
   されているバレルシフタと、 該バレルシフタからシフト済画素情報を交互に
   受けるべく接続されている第１出力レジスタおよ
   び第２出力レジスタを備えた前記第１の蓄積手段
   と、 制御手段から前記第１の制御信号が出力される
   か前記第２の制御信号が出力されるかに従つて画
   素情報を出力し得るランダムアクセスメモリ及び
   第１および第２出力レジスタからの画素情報信号
   を、そしてランダムアクセスメモリからの画素情
   報信号を受けるべく接続されていると共にビツト
   マツプメモリのインタフエースに対して信号を出
   力するようにも接続されているマルチプレクサを
   備えた前記第２の蓄積手段とを含んで成り、 該マルチプレクサが制御手段により前記第３の
   制御信号が出力されるか前記第４の制御信号が出
   力されるかに従つて出力レジスタからのまたはラ
   ンダムアクセスメモリからの画素情報信号をビツ
   トマツプメモリのインタフエースに対して出力で
   きることを特徴とする特許請求の範囲第１項に記
   載の回路。 １３ リフレツシユサイクル中に制御手段がビツ
   トマツプメモリに対して、リフレツシユアドレス
   信号を出力することができ、それに応答してビツ
   トマツプメモリがそこに記憶されている画素情報
   を表わす信号をビデオ表示装置に対して出力する
   ことを特徴とする特許請求の範囲第１項に記載の
   回路。 １４ 水平走査においてビデオ表示装置が画素の
   行に沿つて移動する電子ビームを生成することが
   でき、１回の垂直走査で１行の画素が走査され、
   制御手段は１回の垂直走査において複数の記憶素
   子が再書込みされるようにデータ経路回路を制御
   し得ることを特徴とする特許請求の範囲第１項に
   記載の回路。 １５ 制御手段がリフレツシユアドレスを記憶で
   きるレジスタを含んで成り、該リフレツシユアド
   レスは記憶された画素情報がリフレツシユ信号の
   形でビデオ表示装置に出力されるビツトマツプメ
   モリ内の場所を示すものであり、制御手段がさら
   にスクロールアドレスを形成できる減算器を含ん
   で成り、該スクロールアドレスは情報を書込むビ
   ツトマツプメモリ内の場所を示すことを特徴とす
   る特許請求の範囲第１４項に記載の回路。 １６ タイミング回路が制御手段とデータ経路回
   路と、ビツトマツプメモリとシフトレジスタとに
   接続されていることを特徴とする特許請求の範囲
   第１項に記載の回路。 １７ ビデオ表示装置が水平走査において画素の
   行に沿つて移動する電子ビームを生成することが
   でき、タイミング回路が各水平走査を交番するリ
   フレツシユサイクルとスクロールサイクルに対応
   する複数の区間に分割するクロツク信号を出力す
   ることができ、制御手段は、ビツトマツプメモリ
   が各リフレツシユサイクルにおいて記憶された情
   報を表わす信号を出力し、かつデータ経路回路が
   各スクロールサイクルにおいて書込むべき情報を
   表わす信号を入力するように制御信号を出力でき
   ることを特徴とする特許請求の範囲第１６項に記
   載の回路。