JPS6228473B2 - - Google Patents
Info
- Publication number
- JPS6228473B2 JPS6228473B2 JP53035547A JP3554778A JPS6228473B2 JP S6228473 B2 JPS6228473 B2 JP S6228473B2 JP 53035547 A JP53035547 A JP 53035547A JP 3554778 A JP3554778 A JP 3554778A JP S6228473 B2 JPS6228473 B2 JP S6228473B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- crt
- refresh
- address
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
この発明は、CRT（Cathode Ray Tube：ブ
ラウン管）表示方式に関し、特に、ラスタ・スキ
ヤン方式のCRT表示方式を対象とする。
ラウン管）表示方式に関し、特に、ラスタ・スキ
ヤン方式のCRT表示方式を対象とする。
CRTを用いたラスタ・スキヤン方式の表示装
置は、例えば、文字を表示する場合、ASCIIコー
ドによる文字情報をシフトレジスタにより構成さ
れたリフレツシユメモリに書き込み、この内容を
ラスタの走査に同期して順次読み出して、文字発
生回路に送出する。この文字発生回路は、ROM
（Read Only Memory）により構成され、リフレ
ツシユメモリから読み出した８ビツトのASCIIコ
ードによる文字情報とCRT画面走査のタイミン
グ信号とを入力として、例えば５×７ドツトによ
り構成されるアルフアベツトの表示に必要な点だ
けを輝度変調で光らせるための画面の走査順のパ
ルス信号を形成するものである。
置は、例えば、文字を表示する場合、ASCIIコー
ドによる文字情報をシフトレジスタにより構成さ
れたリフレツシユメモリに書き込み、この内容を
ラスタの走査に同期して順次読み出して、文字発
生回路に送出する。この文字発生回路は、ROM
（Read Only Memory）により構成され、リフレ
ツシユメモリから読み出した８ビツトのASCIIコ
ードによる文字情報とCRT画面走査のタイミン
グ信号とを入力として、例えば５×７ドツトによ
り構成されるアルフアベツトの表示に必要な点だ
けを輝度変調で光らせるための画面の走査順のパ
ルス信号を形成するものである。
このCRT表示装置において、異なる画面をオ
ーバーラツプさせて表示する方式として、リフレ
ツシユメモリ、及び文字発生回路を２組用意して
同時に動作させるとともに、信号合成回路を用い
て両文字発生出力を合成してオーバーラツプ画面
を得ることが考えられる。
ーバーラツプさせて表示する方式として、リフレ
ツシユメモリ、及び文字発生回路を２組用意して
同時に動作させるとともに、信号合成回路を用い
て両文字発生出力を合成してオーバーラツプ画面
を得ることが考えられる。
しかし、この方式は、リフレツシユメモリのア
クセス回路及び文字発生回路が複数個必要となる
ことの他、信号合成回路が必要となるため、シス
テムとして大型化、複雑化はまぬがれない。
クセス回路及び文字発生回路が複数個必要となる
ことの他、信号合成回路が必要となるため、シス
テムとして大型化、複雑化はまぬがれない。
この発明の目的は、簡単な構成のシステムによ
り多重表示画面が得られるCRT多重表示方式を
提供することにある。
り多重表示画面が得られるCRT多重表示方式を
提供することにある。
この発明の他の目的は、新規なCRT表示方式
を提供することにある。
を提供することにある。
以下、実施例により、この発明を具体的に説明
する。
する。
第１図は、この発明の一実施例を示すCRT表
示システムのブロツク図である。
示システムのブロツク図である。
CRT表示システムの原理は、次のように説明
できる。CRT画面に文字を表示しておくために
はCRT画面をたえず走査し、画面をリフレツシ
ユしておく必要があり、このためCRT表示装置
では表示するデータをメモリに記憶しておき、こ
の内容にもとずき画面をリフレツシユするという
方式が用いられる。このデータを記憶するリフレ
ツシユメモリには、MPU（Micro Processor
Unit）を含む処理システムからデータが書き込ま
れるが、MPUが書き込むデータは通常ASCIIコ
ード等が用いられているため、このままでは画面
に文字として表示することができないため、文字
コードを文字パターンに変換する必要があり、こ
の変換に用いるのが文字発生回路である。
できる。CRT画面に文字を表示しておくために
はCRT画面をたえず走査し、画面をリフレツシ
ユしておく必要があり、このためCRT表示装置
では表示するデータをメモリに記憶しておき、こ
の内容にもとずき画面をリフレツシユするという
方式が用いられる。このデータを記憶するリフレ
ツシユメモリには、MPU（Micro Processor
Unit）を含む処理システムからデータが書き込ま
れるが、MPUが書き込むデータは通常ASCIIコ
ード等が用いられているため、このままでは画面
に文字として表示することができないため、文字
コードを文字パターンに変換する必要があり、こ
の変換に用いるのが文字発生回路である。
文字発生回路は、文字コードと走査線の番号と
をアドレスとして文字パターンを発生する一種の
ROMである。通常文字の１ドツト時間は数nsと
短いため文字パターンの発生は文字ドツトの行又
は列ごとにパラレルに読み出して、これをシリア
ルのパルス列に変換してCRTに表示する。
をアドレスとして文字パターンを発生する一種の
ROMである。通常文字の１ドツト時間は数nsと
短いため文字パターンの発生は文字ドツトの行又
は列ごとにパラレルに読み出して、これをシリア
ルのパルス列に変換してCRTに表示する。
同図において、１はCRTデイスプレイ制御回
路CRTCであり、LSI（大規模集積回路）で構成
される。このCRTC１は、画面の構成を記憶する
内部レジスタ群と、水平方向、垂直方向のタイミ
ング発生回路と、リニアアドレス発生回路、カー
ソル制御回路、ライトペン検出回路から構成され
ている。水平方向、垂直方向のタイミング発生回
路は、RA，DISP、SYNCの各信号を形成するも
ので、このうち信号RAはラスタアドレス信号で
あり、文字発生回路４の一つの入力信号として用
いる。また、信号DISP，SYNCは、ビデオコン
トロール信号として用いるものである。
路CRTCであり、LSI（大規模集積回路）で構成
される。このCRTC１は、画面の構成を記憶する
内部レジスタ群と、水平方向、垂直方向のタイミ
ング発生回路と、リニアアドレス発生回路、カー
ソル制御回路、ライトペン検出回路から構成され
ている。水平方向、垂直方向のタイミング発生回
路は、RA，DISP、SYNCの各信号を形成するも
ので、このうち信号RAはラスタアドレス信号で
あり、文字発生回路４の一つの入力信号として用
いる。また、信号DISP，SYNCは、ビデオコン
トロール信号として用いるものである。
リニアアドレス発生回路は、画面のリフレツシ
ユに使用されるリフレツシユメモリ（３ａ又は３
ｂ）のアドレス信号MAを形成するもので、この
アドレス信号MAによりリフレツシユメモリ（３
ａ又は３ｂ）は、画面のリフレツシユをするため
に周期的にアクセスされる。
ユに使用されるリフレツシユメモリ（３ａ又は３
ｂ）のアドレス信号MAを形成するもので、この
アドレス信号MAによりリフレツシユメモリ（３
ａ又は３ｂ）は、画面のリフレツシユをするため
に周期的にアクセスされる。
ライトペンレジスタは、ライトペンが画面のど
の位置にあるかを記憶するためにライトペンスト
ローブ信号を受け付けるとリニアアドレス発生回
路で発生したアドレスを記憶する。カーソル制御
回路は、画面上のカーソルの位置とカーソルの形
状、カーソルのブリンクを制御するものである。
の位置にあるかを記憶するためにライトペンスト
ローブ信号を受け付けるとリニアアドレス発生回
路で発生したアドレスを記憶する。カーソル制御
回路は、画面上のカーソルの位置とカーソルの形
状、カーソルのブリンクを制御するものである。
このような動作は、発振回路１１で形成した発
振出力を入力とするドツトタイミングロジツク１
２で形成されたキヤラクタクロツク信号CLKを
基準クロツクとして行なうものである。
振出力を入力とするドツトタイミングロジツク１
２で形成されたキヤラクタクロツク信号CLKを
基準クロツクとして行なうものである。
内部レジスタ群は、水平帰線期間を含めた走査
線あたりの文字数をプログラムする水平総文字数
レジスタ、１行あたりの表示文字数をプログラム
する水平表示文字数レジスタ、CRT画面上の左
右方向の最適位置をプログラムする水平同期位置
レジスタ、及び垂直方向についても同様な各種の
レジスタの他、リフレツシユメモリの読み出し先
頭アドレスをプログラムするスタートアドレスレ
ジスタ、並びに、これらの各種アドレスの指定を
行なうアドレスレジスタが含まれるものである。
線あたりの文字数をプログラムする水平総文字数
レジスタ、１行あたりの表示文字数をプログラム
する水平表示文字数レジスタ、CRT画面上の左
右方向の最適位置をプログラムする水平同期位置
レジスタ、及び垂直方向についても同様な各種の
レジスタの他、リフレツシユメモリの読み出し先
頭アドレスをプログラムするスタートアドレスレ
ジスタ、並びに、これらの各種アドレスの指定を
行なうアドレスレジスタが含まれるものである。
このCRT１は、例えばMPU１０等の処理装置
により、画面を構成するプログラムが書き込まれ
る。このプログラムの書き込みは、アドレスバス
Ａ、データバスＤを通してなされる。
により、画面を構成するプログラムが書き込まれ
る。このプログラムの書き込みは、アドレスバス
Ａ、データバスＤを通してなされる。
２は、リフレツシユアドレスセレクタASであ
り、アドレス情報の入力側の選択、出力側の選択
を行なうものである。入力側の選択は、上記
CRTC１又はMPU１０からのアドレスを選択す
るものである。すなわち、CRT１１からのアド
レスは、表示のための文字コードの読み出しに用
いるもので、MPU１０からのアドレスを選択す
るものである。すなわち、CRT１１からのアド
レスは、表示のための文字コードの読み出しに用
いるもので、MPU１０からのアドレスは、リフ
レツシユメモリ（３ａ，又は３ｂ）への文字コー
ドの書き込みに用いる。この書き込み情報は、デ
ータバスＤからバスドライバー９を通して入力さ
れる。
り、アドレス情報の入力側の選択、出力側の選択
を行なうものである。入力側の選択は、上記
CRTC１又はMPU１０からのアドレスを選択す
るものである。すなわち、CRT１１からのアド
レスは、表示のための文字コードの読み出しに用
いるもので、MPU１０からのアドレスを選択す
るものである。すなわち、CRT１１からのアド
レスは、表示のための文字コードの読み出しに用
いるもので、MPU１０からのアドレスは、リフ
レツシユメモリ（３ａ，又は３ｂ）への文字コー
ドの書き込みに用いる。この書き込み情報は、デ
ータバスＤからバスドライバー９を通して入力さ
れる。
出力側の選択は、上述のようなアドレス情報を
リフレツシユメモリ（３ａ又は３ｂ）のいずれか
に送出するものである。
リフレツシユメモリ（３ａ又は３ｂ）のいずれか
に送出するものである。
３ａ，３ｂは、それぞれリフレツシユメモリ
RMであり、表示すべき文字コードを記憶する。
RMであり、表示すべき文字コードを記憶する。
このリフレツシユメモリ３ａ，３ｂの表示のた
めの読み出しは、CRTC１からCRTの走査に同
期させて行なわれる。
めの読み出しは、CRTC１からCRTの走査に同
期させて行なわれる。
４は、パターン発生回路PGであり、上記リフ
レツシユメモリ出力とラスタアドレス信号RAを
アドレス入力とするROMにより構成される。
レツシユメモリ出力とラスタアドレス信号RAを
アドレス入力とするROMにより構成される。
５は、パラレルに読み出したROM出力をシリ
アルに変換する変換回路であり、輝点変調を行な
うパルス列信号を形成するためのものである。
アルに変換する変換回路であり、輝点変調を行な
うパルス列信号を形成するためのものである。
６は、ビデオ制御回路VCであり、上記輝度変
調信号にCRTC１からの同期信号SYNC等を加え
て、CRT表示装置７に必要なビデオ信号を形成
するものである。
調信号にCRTC１からの同期信号SYNC等を加え
て、CRT表示装置７に必要なビデオ信号を形成
するものである。
この実施例においては、上記各々の表示のため
のリフレツシユメモリ３ａ，３ｂの内容をオーバ
ーラツプさせて表示させるため、リフレツシユア
ドレスセレクタを制御する切り替え回路８を設け
る。
のリフレツシユメモリ３ａ，３ｂの内容をオーバ
ーラツプさせて表示させるため、リフレツシユア
ドレスセレクタを制御する切り替え回路８を設け
る。
この切り替え回路８は、オーバーラツプ表示命
令OVがあると、第２図に示すように、同期信号
SYNCのうち垂直同期信号USYNCの到来ごとに
CRTC１からのリフレツシユメモリアドレスMA
を垂直帰線期間内にリフレツシユメモリ３ａから
３ｂへ、又はリフレツシユメモリ３ｂから３ａに
切り替えて交互に入力するものである。
令OVがあると、第２図に示すように、同期信号
SYNCのうち垂直同期信号USYNCの到来ごとに
CRTC１からのリフレツシユメモリアドレスMA
を垂直帰線期間内にリフレツシユメモリ３ａから
３ｂへ、又はリフレツシユメモリ３ｂから３ａに
切り替えて交互に入力するものである。
したがつて、CRT７に表示される内容は、リ
フレツシユメモリ３ａ，３ｂの内容がオーバーラ
ツプされて表示されることとなる。すなわち、毎
秒60回リフレツシユを行なうCRT表示システム
においては、偶数番目のリフレツシユはリフレツ
シユメモリ３ａの内容を、奇数番目のリフレツシ
ユはリフレツシユメモリ３ｂの内容を表示するこ
ととなり、オーバーラツプ表示が可能となる。
フレツシユメモリ３ａ，３ｂの内容がオーバーラ
ツプされて表示されることとなる。すなわち、毎
秒60回リフレツシユを行なうCRT表示システム
においては、偶数番目のリフレツシユはリフレツ
シユメモリ３ａの内容を、奇数番目のリフレツシ
ユはリフレツシユメモリ３ｂの内容を表示するこ
ととなり、オーバーラツプ表示が可能となる。
この場合、各リフレツシユメモリ３ａ，３ｂに
よるリフレツシユ回数が半減するため、表示画面
の輝度が低下するので、CRT表示装置７の輝度
調整を上記CRTC１からのオーバーラツプ信号
OVで自動的に行なうようにすればよい。（図示せ
ず）。
よるリフレツシユ回数が半減するため、表示画面
の輝度が低下するので、CRT表示装置７の輝度
調整を上記CRTC１からのオーバーラツプ信号
OVで自動的に行なうようにすればよい。（図示せ
ず）。
なお、リフレツシユメモリ（３ａ又は３ｂ）の
内容を選択的に表示する場合は、切り替え回路８
を停止させるとともに、CRTC１又はMPU１０
等でリフレツシユアドレスセレクタを制御し、特
定のリフレツシユメモリを選ぶものとする。
内容を選択的に表示する場合は、切り替え回路８
を停止させるとともに、CRTC１又はMPU１０
等でリフレツシユアドレスセレクタを制御し、特
定のリフレツシユメモリを選ぶものとする。
以上説明したこの実施例によれば、切り替え回
路の追加によりオーバーラツプ表示が可能とな
り、簡単なシステムによりオーバーラツプ表示が
実現できることとなる。
路の追加によりオーバーラツプ表示が可能とな
り、簡単なシステムによりオーバーラツプ表示が
実現できることとなる。
なお、水平帰線消去期間内にリフレツシユメモ
リの内容を交互に表示することとしてもよい。す
なわち、上述のように１フレームごとにではな
く、１ラスタごとに切り替えることによつても実
現できる。この場合、例えば、奇数フレームには
奇数ラスタをリフレツシユメモリ３ａとし、偶数
ラスタをリフレツシユメモリ３ｂとしたときは、
偶数フレームには偶数ラスタをリフレツシユメモ
リ３ａとし、奇数ラスタをリフレツシユメモリ３
ｂとするような割当をする必要があり、制御方法
が多少複雑になる。
リの内容を交互に表示することとしてもよい。す
なわち、上述のように１フレームごとにではな
く、１ラスタごとに切り替えることによつても実
現できる。この場合、例えば、奇数フレームには
奇数ラスタをリフレツシユメモリ３ａとし、偶数
ラスタをリフレツシユメモリ３ｂとしたときは、
偶数フレームには偶数ラスタをリフレツシユメモ
リ３ａとし、奇数ラスタをリフレツシユメモリ３
ｂとするような割当をする必要があり、制御方法
が多少複雑になる。
また、垂直帰線消去期間にリフレツシユメモリ
の内容を交互に表示する場合においても、２フレ
ーム毎に切り替えるものとしてもよい。この場合
は、飛越走査（インタレース）方式のCRTを用
いる場合には必要となる。これは、２フレームで
１の画像を得るものであるからである。
の内容を交互に表示する場合においても、２フレ
ーム毎に切り替えるものとしてもよい。この場合
は、飛越走査（インタレース）方式のCRTを用
いる場合には必要となる。これは、２フレームで
１の画像を得るものであるからである。
また、切り替え回路Suは特に必要なくCRTC
１において、リフレツシユするメモリを切り替え
る機能がある場合においては、上記垂直パルスを
用いて、MPU１０に割り込みをかけ、上記期間
内にCRTC１を制御することにより、リフレツシ
ユメモリの１フレーム毎の交互読み出しをさせる
ことができる。
１において、リフレツシユするメモリを切り替え
る機能がある場合においては、上記垂直パルスを
用いて、MPU１０に割り込みをかけ、上記期間
内にCRTC１を制御することにより、リフレツシ
ユメモリの１フレーム毎の交互読み出しをさせる
ことができる。
なお、リフレツシユメモリ３は、３個以上とし
て、順にアクセスするようにしてもよいが、画面
のチラツキが増加するので、せいぜい３個程度、
すなわち３重表示が限度（60フレーム／秒の場
合）となろう。
て、順にアクセスするようにしてもよいが、画面
のチラツキが増加するので、せいぜい３個程度、
すなわち３重表示が限度（60フレーム／秒の場
合）となろう。
第１図は、この発明の一実施例を示すブロツク
図、第２図は、その要部動作説明図である。 １……CRTデイスプレイ制御回路、２……リ
フレツシユアドレスセレクタ、３ａ，３ｂ……リ
フレツシユメモリ、４……パターン発生回路、５
……変換回路、６……ビデオ制御回路、７……
CRT、８……切り替え回路、９……バスドライ
バ、１０……MPU、１１……発振回路、１２…
…ドツトカウンタ。
図、第２図は、その要部動作説明図である。 １……CRTデイスプレイ制御回路、２……リ
フレツシユアドレスセレクタ、３ａ，３ｂ……リ
フレツシユメモリ、４……パターン発生回路、５
……変換回路、６……ビデオ制御回路、７……
CRT、８……切り替え回路、９……バスドライ
バ、１０……MPU、１１……発振回路、１２…
…ドツトカウンタ。
Claims (1)
- １ CRTのラスタ走査に同期して、表示される
べき情報が記憶された記憶領域から、順次内容が
取り出され、CRTの画面に上記取り出された内
容に対応した表示が行なわれるCRT表示方式に
おいて、第１の記憶領域から取り出された内容に
対応した第１表示と第２の記憶領域から取り出さ
れた内容に対応した第２表示とを互いに異なる表
示フレームにおいて交互に行なわせしめる表示状
態と、１つの記憶領域から取り出された内容に対
応した表示と各表示フレームにおいて行なわせし
める表示状態とを少なくとも持つようにされ、か
つ上記表示状態の変化に応じてCRT画面の輝度
調整を行なうようにされてなることを特徴とした
CRT表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554778A JPS54128225A (en) | 1978-03-29 | 1978-03-29 | Crt multiple screen display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554778A JPS54128225A (en) | 1978-03-29 | 1978-03-29 | Crt multiple screen display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54128225A JPS54128225A (en) | 1979-10-04 |
| JPS6228473B2 true JPS6228473B2 (ja) | 1987-06-20 |
Family
ID=12444744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3554778A Granted JPS54128225A (en) | 1978-03-29 | 1978-03-29 | Crt multiple screen display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54128225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426524U (ja) * | 1990-06-26 | 1992-03-03 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051891A (ja) * | 1983-08-31 | 1985-03-23 | ソニー株式会社 | 表示装置 |
| JPS60208794A (ja) * | 1984-04-02 | 1985-10-21 | 株式会社アドバンテスト | 表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511375A (en) * | 1974-06-24 | 1976-01-08 | Sumitomo Chemical Co | Maikurokapuseruno seizoho |
-
1978
- 1978-03-29 JP JP3554778A patent/JPS54128225A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426524U (ja) * | 1990-06-26 | 1992-03-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54128225A (en) | 1979-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| US5268682A (en) | Resolution independent raster display system | |
| JPH0782306B2 (ja) | ビデオインターフェース方法及び装置 | |
| US6753872B2 (en) | Rendering processing apparatus requiring less storage capacity for memory and method therefor | |
| CA1220293A (en) | Raster scan digital display system | |
| US4063232A (en) | System for improving the resolution of alpha-numeric characters displayed on a cathode ray tube | |
| JPH0141994B2 (ja) | ||
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| US5321425A (en) | Resolution independent screen refresh strategy | |
| JPS642955B2 (ja) | ||
| JPS646478B2 (ja) | ||
| JPH0535879B2 (ja) | ||
| US4626839A (en) | Programmable video display generator | |
| US5519413A (en) | Method and apparatus for concurrently scanning and filling a memory | |
| US5467109A (en) | Circuit for generating data of a letter to be displayed on a screen | |
| JPS632116B2 (ja) | ||
| JPS61165788A (ja) | Ｃｒｔ表示方式 | |
| JPH0315196B2 (ja) | ||
| JP2623541B2 (ja) | 画像処理装置 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS632117B2 (ja) | ||
| JPS6138473B2 (ja) | ||
| JPH0673070B2 (ja) | 画像表示装置 | |
| JPH0654428B2 (ja) | ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式 |