JPH0535937B2 - - Google Patents
Info
- Publication number
- JPH0535937B2 JPH0535937B2 JP60152024A JP15202485A JPH0535937B2 JP H0535937 B2 JPH0535937 B2 JP H0535937B2 JP 60152024 A JP60152024 A JP 60152024A JP 15202485 A JP15202485 A JP 15202485A JP H0535937 B2 JPH0535937 B2 JP H0535937B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- cmi
- timing
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000605 extraction Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイミング抽出回路に関し、特に
CMI符号化された入力信号からタイミング情報
（クロツク信号）を抽出するタイミング抽出回路
に関する。
CMI符号化された入力信号からタイミング情報
（クロツク信号）を抽出するタイミング抽出回路
に関する。
CMI（Coded Mark Inversion）符号は、連続
した“０”及び“１”の発生を防止するように構
成された直流平衡が良くタイミング情報の消失し
ない２値NRZ（non−return to zero）伝送符号
であり、原情報信号の所要帯域幅の２倍の伝送帯
域幅が必要となるにもかかわらず、タイミング情
報が常時伝送され受信側で容易にクロツク信号を
再生できる利点があることから、伝送帯域に余裕
のある光伝送路や中小容量のデイジタル伝送方式
で近年広く使用されるようになつている。受信側
でこのCMI符号からクロツク信号を再生するた
めには、従来、入力信号を同調回路を通すことに
よつて伝送されてきたクロツク信号の周波数スペ
クトル成分を抽出する方法が一般に用いられてい
る。
した“０”及び“１”の発生を防止するように構
成された直流平衡が良くタイミング情報の消失し
ない２値NRZ（non−return to zero）伝送符号
であり、原情報信号の所要帯域幅の２倍の伝送帯
域幅が必要となるにもかかわらず、タイミング情
報が常時伝送され受信側で容易にクロツク信号を
再生できる利点があることから、伝送帯域に余裕
のある光伝送路や中小容量のデイジタル伝送方式
で近年広く使用されるようになつている。受信側
でこのCMI符号からクロツク信号を再生するた
めには、従来、入力信号を同調回路を通すことに
よつて伝送されてきたクロツク信号の周波数スペ
クトル成分を抽出する方法が一般に用いられてい
る。
この方法は簡単ではあるが同調回路としてLC
回路を含むため、クロツク周波数が変わると部品
の変更または回路の調整が必要であり、IC化に
も適さないという欠点がある。又、原情報信号の
ビツトレートが高くなると同調回路のＱが高くと
れないため、クロツク信号周波数成分のみの分離
が完全でなく位相ジツタが多くなる欠点がある。
本発明の目的は、上述の欠点を除去し、LC同調
回路を使用せずIC化が容易で、且つ位相ジツタ
の少ない安定なクロツク信号を抽出できるタイミ
ング抽出回路を提供することである。
回路を含むため、クロツク周波数が変わると部品
の変更または回路の調整が必要であり、IC化に
も適さないという欠点がある。又、原情報信号の
ビツトレートが高くなると同調回路のＱが高くと
れないため、クロツク信号周波数成分のみの分離
が完全でなく位相ジツタが多くなる欠点がある。
本発明の目的は、上述の欠点を除去し、LC同調
回路を使用せずIC化が容易で、且つ位相ジツタ
の少ない安定なクロツク信号を抽出できるタイミ
ング抽出回路を提供することである。
本発明のタイミング抽出回路は、CMI符号の
クロツク周波数を発振できる電圧制御発振器と、
この電圧制御発振器の出力でCMI符号化された
入力信号をサンプリングするフリツプフロツプ回
路と、このフリツプフロツプ回路の出力に接続さ
れた低域フイルタとを備え、この低域フイルタの
出力で前記電圧制御発振器を制御するように構成
されている。
クロツク周波数を発振できる電圧制御発振器と、
この電圧制御発振器の出力でCMI符号化された
入力信号をサンプリングするフリツプフロツプ回
路と、このフリツプフロツプ回路の出力に接続さ
れた低域フイルタとを備え、この低域フイルタの
出力で前記電圧制御発振器を制御するように構成
されている。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の作用を説明するための基本構成
のブロツク図で、CMI符号のクロツク周波数pを
発振できる電圧制御発振器（VCO）１と入力端
子Ｄに加えられるCMI符号化された入力信号を
タイミング端子Ｃに加えられるVCO１の出力で
サンプリングするフリツプフロツプ回路（FF）
２と、このFF２の出力端子Ｑに接続された低域
フイルタ（LPF）３とを備え、このLPF３の出
力でVCO１を制御するように構成されている。
第１図は本発明の作用を説明するための基本構成
のブロツク図で、CMI符号のクロツク周波数pを
発振できる電圧制御発振器（VCO）１と入力端
子Ｄに加えられるCMI符号化された入力信号を
タイミング端子Ｃに加えられるVCO１の出力で
サンプリングするフリツプフロツプ回路（FF）
２と、このFF２の出力端子Ｑに接続された低域
フイルタ（LPF）３とを備え、このLPF３の出
力でVCO１を制御するように構成されている。
第２図はCMI符号の一構成例を示す波形図で
あり、情報ビツト（原情報信号）の“０”を２倍
のビツトレートの二つの符号“０，１”に対応さ
せ、情報ビツト“１”を“１，１”又は“０，
０”のいずれかに対応させて交互に送出するよう
に構成された２値NRZ符号である。この符号で
は入力のない（情報ビツトが“０”の連続）とき
にも情報ビツトレートのクロツク周波数情報が伝
送されるので、受信側で常にクロツク信号を再生
できタイミング情報が失われることがない。
あり、情報ビツト（原情報信号）の“０”を２倍
のビツトレートの二つの符号“０，１”に対応さ
せ、情報ビツト“１”を“１，１”又は“０，
０”のいずれかに対応させて交互に送出するよう
に構成された２値NRZ符号である。この符号で
は入力のない（情報ビツトが“０”の連続）とき
にも情報ビツトレートのクロツク周波数情報が伝
送されるので、受信側で常にクロツク信号を再生
できタイミング情報が失われることがない。
第２図に示すように、CMI符号化された信号
では情報ビツトのタイムスロツトＴの中間点tcに
おける符号の変化は必ず立上り（０→１）であつ
て立下り（１→０）は発生しない。従つて、第１
図に示すようにFF２のタイミング端子ＣにVCO
１の出力を供給したとき、VCO１の出力の位相
（出力が負から正となる時間）がタイムスロツト
Ｔの中間点tcよりも進んでいてサンプリングの時
点が第２図のt1となると、情報ビツトの“０”に
対するFF２の出力は“１”となり、逆に、tcよ
りも遅れていてサンプリングの時点がT2となる
FF２の出力は“０”となる。従つて、FF２のＱ
出力をLPF３を介してVCO１に加え、FF２のＱ
出力が“１”のとき（LPF３の出力が大となつ
たとき）はVCO１の周波数を低くする（位相を
遅らせる）ように、“０”のとき（LPF３の出力
が小さくなつたとき）はVCO１の周波数を高く
する（位相を進める）ように制御すれば、FF２
のＱ出力の“１”と“０”との割合が同じとなる
ように、すなわちサンプリング時点がtcとなるよ
うにVCO１の出力の位相が制御される。なお、
情報ビツトが“１”の場合はtc点には立上りも立
下りも現れないため制御情報には影響がない。各
タイムスロツトの境界点tbでは符号の変化は立上
りと立下りの双方が発生するが、規則性がないた
めVCO１の出力位相がtbにロツクされることは
ない。この方法においては、VCO１の位相ジツ
タはLPF３の特性により決定されるので、クロ
ツク周波数が高くなつても位相ジツタが劣化する
ことはない。
では情報ビツトのタイムスロツトＴの中間点tcに
おける符号の変化は必ず立上り（０→１）であつ
て立下り（１→０）は発生しない。従つて、第１
図に示すようにFF２のタイミング端子ＣにVCO
１の出力を供給したとき、VCO１の出力の位相
（出力が負から正となる時間）がタイムスロツト
Ｔの中間点tcよりも進んでいてサンプリングの時
点が第２図のt1となると、情報ビツトの“０”に
対するFF２の出力は“１”となり、逆に、tcよ
りも遅れていてサンプリングの時点がT2となる
FF２の出力は“０”となる。従つて、FF２のＱ
出力をLPF３を介してVCO１に加え、FF２のＱ
出力が“１”のとき（LPF３の出力が大となつ
たとき）はVCO１の周波数を低くする（位相を
遅らせる）ように、“０”のとき（LPF３の出力
が小さくなつたとき）はVCO１の周波数を高く
する（位相を進める）ように制御すれば、FF２
のＱ出力の“１”と“０”との割合が同じとなる
ように、すなわちサンプリング時点がtcとなるよ
うにVCO１の出力の位相が制御される。なお、
情報ビツトが“１”の場合はtc点には立上りも立
下りも現れないため制御情報には影響がない。各
タイムスロツトの境界点tbでは符号の変化は立上
りと立下りの双方が発生するが、規則性がないた
めVCO１の出力位相がtbにロツクされることは
ない。この方法においては、VCO１の位相ジツ
タはLPF３の特性により決定されるので、クロ
ツク周波数が高くなつても位相ジツタが劣化する
ことはない。
上述の説明はCMI符号の波形が完全でVCO１
の出力正弦波の振幅が十分大きいものとして行つ
たが、波形が完全でなくてもほぼ同様の動作を行
うことは容易に理解することができる。
の出力正弦波の振幅が十分大きいものとして行つ
たが、波形が完全でなくてもほぼ同様の動作を行
うことは容易に理解することができる。
第３図は本発明の一実施例のブロツク図であ
り、本発明のタイミング抽出回路を用いたCMI
符号の復号器の一部を示している。第３図におい
て、VCO１，FF２，LPF３と遅延線路（DL）
４が第１図と同様なタイミング抽出回路を構成
し、DL４の出力１０１の位相が入力信号１００
のタイムスロツトＴの中間点tcとなるようにVCO
１が制御される。FF５及びFF６は入力信号１０
０の分岐信号を、FF２のタイミング信号１０１
よりもＴ／４だけ位相の遅れたタイミング信号
（DL７の出力）１０２及びＴ／４だけ位相の進ん
だタイミング信号（DL８の出力）１０３でそれ
ぞれサンプリングする復号回路である。この回路
によれば、DL７，DL８の遅延時間をDL４の遅
延時間に対して正しく選定しておけば、自動的に
最適のサンプリング時間に調整される。
り、本発明のタイミング抽出回路を用いたCMI
符号の復号器の一部を示している。第３図におい
て、VCO１，FF２，LPF３と遅延線路（DL）
４が第１図と同様なタイミング抽出回路を構成
し、DL４の出力１０１の位相が入力信号１００
のタイムスロツトＴの中間点tcとなるようにVCO
１が制御される。FF５及びFF６は入力信号１０
０の分岐信号を、FF２のタイミング信号１０１
よりもＴ／４だけ位相の遅れたタイミング信号
（DL７の出力）１０２及びＴ／４だけ位相の進ん
だタイミング信号（DL８の出力）１０３でそれ
ぞれサンプリングする復号回路である。この回路
によれば、DL７，DL８の遅延時間をDL４の遅
延時間に対して正しく選定しておけば、自動的に
最適のサンプリング時間に調整される。
以上詳細に説明したように、本発明のタイミン
グ抽出回路によれば、LC回路を使用せずクロツ
ク信号を安定に抽出することができ、クロツク周
波数の変更に対しても容易に対応でき、IC化も
容易となる効果がある。
グ抽出回路によれば、LC回路を使用せずクロツ
ク信号を安定に抽出することができ、クロツク周
波数の変更に対しても容易に対応でき、IC化も
容易となる効果がある。
第１図は本発明の基本構成のブロツク図、第２
図はCMI符号の一構成例を示す波形図、第３図
は本発明の一実施例のブロツク図である。 １……電圧制御発振器（VCO）、２，５，６…
…フリツプフロツプ回路（FF）、３……低域フイ
ルタ（LPF）、４，７，８……遅延線路（DL）。
図はCMI符号の一構成例を示す波形図、第３図
は本発明の一実施例のブロツク図である。 １……電圧制御発振器（VCO）、２，５，６…
…フリツプフロツプ回路（FF）、３……低域フイ
ルタ（LPF）、４，７，８……遅延線路（DL）。
Claims (1)
- １ CMI符号のクロツク周波数を発振できる電
圧制御発振器と、この電圧制御発振器の出力で
CMI符号化された入力信号をサンプリングする
フリツプフロツプ回路と、このフリツプフロツプ
回路の出力に接続された低域フイルタとを備え、
この低域フイルタの出力で前記電圧制御発振器を
制御するように構成されたことを特徴とするタイ
ミング抽出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152024A JPS6212224A (ja) | 1985-07-09 | 1985-07-09 | タイミング抽出回路 |
| DE8686305243T DE3685616T2 (de) | 1985-07-09 | 1986-07-07 | Phasenverriegelte taktregenerierschaltung fuer digitale uebertragungssysteme. |
| US06/882,163 US4823363A (en) | 1985-07-09 | 1986-07-07 | Phase-locked clock regeneration circuit for digital transmission systems |
| EP86305243A EP0209306B1 (en) | 1985-07-09 | 1986-07-07 | Phase-locked clock regeneration circuit for digital transmission systems |
| AU59845/86A AU596803B2 (en) | 1985-07-09 | 1986-07-08 | Phase-locked clock regeneration circuit for digital transmission systems |
| CA000513280A CA1296398C (en) | 1985-07-09 | 1986-07-08 | Phase-locked clock regeneration circuit for digital transmission systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152024A JPS6212224A (ja) | 1985-07-09 | 1985-07-09 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6212224A JPS6212224A (ja) | 1987-01-21 |
| JPH0535937B2 true JPH0535937B2 (ja) | 1993-05-27 |
Family
ID=15531391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60152024A Granted JPS6212224A (ja) | 1985-07-09 | 1985-07-09 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6212224A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4831225B2 (ja) * | 2009-10-13 | 2011-12-07 | パナソニック株式会社 | スイッチ入力装置 |
-
1985
- 1985-07-09 JP JP60152024A patent/JPS6212224A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212224A (ja) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191976A (en) | Circuit indicating phase relationship | |
| US4823363A (en) | Phase-locked clock regeneration circuit for digital transmission systems | |
| WO1999023754A1 (en) | Digital modulation employing single sideband with suppressed carrier | |
| EP0536816B1 (en) | Data modulation and demodulation system for magnetic recording system | |
| JPS6227470B2 (ja) | ||
| JPS61208318A (ja) | マンチエスタ符号化データのためのデコーダ | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JPH07131448A (ja) | 位相比較回路 | |
| JPH0553346B2 (ja) | ||
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| JP2550985B2 (ja) | Ｃｍｉ符号復号器 | |
| AU647240B2 (en) | Clock regeneration circuit | |
| US4847874A (en) | Clock recovery system for digital data | |
| JPS6212224A (ja) | タイミング抽出回路 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| US4686689A (en) | Phase-locked loop circuit | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JPS63104525A (ja) | デイジタル変復調回路 | |
| JPS6117382B2 (ja) | ||
| KR900004301B1 (ko) | 자기조절 타이밍 클럭 재생회로 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPS6117383B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |