JPH053605B2 - - Google Patents
Info
- Publication number
- JPH053605B2 JPH053605B2 JP59079536A JP7953684A JPH053605B2 JP H053605 B2 JPH053605 B2 JP H053605B2 JP 59079536 A JP59079536 A JP 59079536A JP 7953684 A JP7953684 A JP 7953684A JP H053605 B2 JPH053605 B2 JP H053605B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- channel transistor
- cmos inverter
- circuit
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はダイナミツクバス回路に関するもの
である。
である。
一般に、MOSトランジスタを用い、或る一定
期間フローテイング状態となるダイナミツクバス
回路に於いては、他のバスライン、又は他の信号
線との容量結合で生ずるクロストークにより、フ
ローテイング状態のバスのハイレベル（以後
“Ｈ”）又はローレベル（以後“Ｌ”）が影響を受
け変化する。このバス電位の変化が、バスに接続
される入力回路のスレツシヨルド電圧を越えて生
起すれば、バスのデータは反転し、符号誤りを生
ずる。
期間フローテイング状態となるダイナミツクバス
回路に於いては、他のバスライン、又は他の信号
線との容量結合で生ずるクロストークにより、フ
ローテイング状態のバスのハイレベル（以後
“Ｈ”）又はローレベル（以後“Ｌ”）が影響を受
け変化する。このバス電位の変化が、バスに接続
される入力回路のスレツシヨルド電圧を越えて生
起すれば、バスのデータは反転し、符号誤りを生
ずる。
本発明はかかる点に鑑みなされたもので、ダイ
ナミツクバスがフローテイング状態となる期間に
バスの電位を検出してこれを入力に正帰還する正
帰還ループを構成することにより、バスの電位を
安定化し、ダイナミツクバスの動作を安定化でき
るダイナミツクバス回路を提供せんとするもので
ある。
ナミツクバスがフローテイング状態となる期間に
バスの電位を検出してこれを入力に正帰還する正
帰還ループを構成することにより、バスの電位を
安定化し、ダイナミツクバスの動作を安定化でき
るダイナミツクバス回路を提供せんとするもので
ある。
〔発明の実施例〕
以下、図を用いて本発明の実施例につき説明す
る。
る。
第１図は本願第１の発明の一実施例によるダイ
ナミツクバス回路を示す。図において、１は第１
のＰチヤネルトランジスタで、オン状態に有る時
にバス６を“Ｈ”にドライブする。２は第２のＰ
チヤネルトランジスタで、バス６のプリチヤージ
期間はプリチヤージ信号印加端子８に印加される
ローアクテイブの信号により第１のトランジスタ
１をオフとする。３，４は第３のＰチヤネルトラ
ンジスタ、第４のＮチヤネルトランジスタで、バ
ス６の電位を検出する相補形のインバータ３０を
形成する。５は第５のＮチヤネルトランジスタ
で、第４のトランジスタ４と直列に接続され、端
子７に印加されるハイアクテイブの信号で第３、
第４のトランジスタ３，４から成るインバータ３
０の動作を可能とし、第１のトランジスタ１がオ
ン状態に有る期間を決定する。
ナミツクバス回路を示す。図において、１は第１
のＰチヤネルトランジスタで、オン状態に有る時
にバス６を“Ｈ”にドライブする。２は第２のＰ
チヤネルトランジスタで、バス６のプリチヤージ
期間はプリチヤージ信号印加端子８に印加される
ローアクテイブの信号により第１のトランジスタ
１をオフとする。３，４は第３のＰチヤネルトラ
ンジスタ、第４のＮチヤネルトランジスタで、バ
ス６の電位を検出する相補形のインバータ３０を
形成する。５は第５のＮチヤネルトランジスタ
で、第４のトランジスタ４と直列に接続され、端
子７に印加されるハイアクテイブの信号で第３、
第４のトランジスタ３，４から成るインバータ３
０の動作を可能とし、第１のトランジスタ１がオ
ン状態に有る期間を決定する。
この回路の各部の信号波形及びバスの入出力タ
イミング波形を第２図に示す。図において、２０
は第１図の端子８に印加されるローアクテイブの
プリチヤージ信号である。バス６はプリチヤージ
期間にプリチヤージ回路３１により“Ｈ”にプリ
チヤージされる。２１はバスドライブ信号で、
“Ｈ”にプリチヤージされたバス６を該信号２１
の“Ｈ”の期間にデータに従いバスドライブ回路
３２が“Ｌ”にドライブする。２２はバス６のデ
ータを読み取る信号で、該信号２２の“Ｈ”の期
間にバス６のデータを他の入力回路に転送するも
のである。２３は第１図の端子７に印加されるハ
イアクテイブのバスホールド信号である。２４は
バス６の信号波形で、そのうち２５が“Ｈ”にプ
リチヤージされている部分で、２６の斜線部分が
“Ｈ”又は“Ｌ”のデータ部分である。
イミング波形を第２図に示す。図において、２０
は第１図の端子８に印加されるローアクテイブの
プリチヤージ信号である。バス６はプリチヤージ
期間にプリチヤージ回路３１により“Ｈ”にプリ
チヤージされる。２１はバスドライブ信号で、
“Ｈ”にプリチヤージされたバス６を該信号２１
の“Ｈ”の期間にデータに従いバスドライブ回路
３２が“Ｌ”にドライブする。２２はバス６のデ
ータを読み取る信号で、該信号２２の“Ｈ”の期
間にバス６のデータを他の入力回路に転送するも
のである。２３は第１図の端子７に印加されるハ
イアクテイブのバスホールド信号である。２４は
バス６の信号波形で、そのうち２５が“Ｈ”にプ
リチヤージされている部分で、２６の斜線部分が
“Ｈ”又は“Ｌ”のデータ部分である。
今バスホールド信号２３が“Ｈ”の期間の第１
図の動作を説明する。端子７が“Ｈ”であるので
トランジスタ５はオン状態である。この期間は端
子８が“Ｈ”であるのでトランジスタ２はオフ状
態である。この状態でバス６が“Ｈ”であるとす
ると、トランジスタ３，４から成るインバータ３
０の出力すなわちトランジスタ１のゲートは
“Ｌ”となる。するとトランジスタ１はオン状態
となつて正帰還ループが形成され、次のプリチヤ
ージの期間までバス６を安定に“Ｈ”に保つ。逆
にバス６が“Ｌ”であれば、トランジスタ３，４
から成るインバータ３０の出力は“Ｈ”となりト
ランジスタ１はオフ状態となり正帰還ループは形
成されない。
図の動作を説明する。端子７が“Ｈ”であるので
トランジスタ５はオン状態である。この期間は端
子８が“Ｈ”であるのでトランジスタ２はオフ状
態である。この状態でバス６が“Ｈ”であるとす
ると、トランジスタ３，４から成るインバータ３
０の出力すなわちトランジスタ１のゲートは
“Ｌ”となる。するとトランジスタ１はオン状態
となつて正帰還ループが形成され、次のプリチヤ
ージの期間までバス６を安定に“Ｈ”に保つ。逆
にバス６が“Ｌ”であれば、トランジスタ３，４
から成るインバータ３０の出力は“Ｈ”となりト
ランジスタ１はオフ状態となり正帰還ループは形
成されない。
すなわち、本実施例では、該当するバスへの他
のバス又は信号線からのクロストークが、バスの
電位を下げる場合にバス電位を安定化するのに有
効である。あるいは、バスドライブ回路３２が第
２図の２６のデータ期間の全体にわたつてバスを
“Ｌ”にドライブしている場合は“Ｈ”側だけ安
定化させれば良いので本実施例が有効である。
のバス又は信号線からのクロストークが、バスの
電位を下げる場合にバス電位を安定化するのに有
効である。あるいは、バスドライブ回路３２が第
２図の２６のデータ期間の全体にわたつてバスを
“Ｌ”にドライブしている場合は“Ｈ”側だけ安
定化させれば良いので本実施例が有効である。
第３図は本願の第２の発明の一実施例を示す。
第３図に於いて、６はバス、１１はバス６とアー
ス（第２の電源）間に接続されオン状態の時にバ
ス６を“Ｌ”にドライブする第１のＮチヤネルト
ランジスタ、１２は端子１８に印加されるハイア
クテイブのプリチヤージ信号によりオンとなり第
１のトランジスタ１１をオフとする第２のＮチヤ
ネルトランジスタ、１３，１４は第３のＮチヤネ
ルトランジスタ及び第４のＰチヤネルトランジス
タで、バス６の電位を検出する相補形のインバー
タ５０を形成する。１５は第５のＰチヤネルトラ
ンジスタで、第４のトランジスタ１４と直列に接
続され、端子１７に印加されるローアクテイブの
信号により第３、第４のトランジスタ１３，１４
から成るインバータ５０の動作を可能とし、かつ
第１のトランジスタ１１がオン状態にある期間を
決定する。
第３図に於いて、６はバス、１１はバス６とアー
ス（第２の電源）間に接続されオン状態の時にバ
ス６を“Ｌ”にドライブする第１のＮチヤネルト
ランジスタ、１２は端子１８に印加されるハイア
クテイブのプリチヤージ信号によりオンとなり第
１のトランジスタ１１をオフとする第２のＮチヤ
ネルトランジスタ、１３，１４は第３のＮチヤネ
ルトランジスタ及び第４のＰチヤネルトランジス
タで、バス６の電位を検出する相補形のインバー
タ５０を形成する。１５は第５のＰチヤネルトラ
ンジスタで、第４のトランジスタ１４と直列に接
続され、端子１７に印加されるローアクテイブの
信号により第３、第４のトランジスタ１３，１４
から成るインバータ５０の動作を可能とし、かつ
第１のトランジスタ１１がオン状態にある期間を
決定する。
今、プリチヤージ及びバスドライブ期間が終了
し、端子１７に印加されるバスホールド信号が
“Ｌ”となつている場合を考える。このときトラ
ンジスタ１５はオン、トランジスタ１２はオフで
ある。この状態でバス６の電位が“Ｌ”であると
すると、トランジスタ１３，１４で構成されるイ
ンバータ５０の出力すなわちトランジスタ１１の
ゲートは“Ｈ”となり、該トランジスタ１１はオ
ン状態となり正帰還ループが形成され、バス６は
次のプリチヤージまでの期間安定に“Ｌ”に保た
れる。逆にバス６が“Ｈ”の場合はトランジスタ
１３，１４から成るインバータ５０の出力は
“Ｌ”となつてトランジスタ１１をオフ状態とし、
正帰還ループは構成されない。
し、端子１７に印加されるバスホールド信号が
“Ｌ”となつている場合を考える。このときトラ
ンジスタ１５はオン、トランジスタ１２はオフで
ある。この状態でバス６の電位が“Ｌ”であると
すると、トランジスタ１３，１４で構成されるイ
ンバータ５０の出力すなわちトランジスタ１１の
ゲートは“Ｈ”となり、該トランジスタ１１はオ
ン状態となり正帰還ループが形成され、バス６は
次のプリチヤージまでの期間安定に“Ｌ”に保た
れる。逆にバス６が“Ｈ”の場合はトランジスタ
１３，１４から成るインバータ５０の出力は
“Ｌ”となつてトランジスタ１１をオフ状態とし、
正帰還ループは構成されない。
すなわち本実施例では、該当するバスへの他の
バス又は信号線からのクロストークがバスの電位
を上げる場合にバス電位を安定化するのに有効で
ある。あるいは第１図とは逆にデータ期間全体に
わたつてバスドライブ回路３２がバス６を“Ｈ”
にドライブする場合に有効である。
バス又は信号線からのクロストークがバスの電位
を上げる場合にバス電位を安定化するのに有効で
ある。あるいは第１図とは逆にデータ期間全体に
わたつてバスドライブ回路３２がバス６を“Ｈ”
にドライブする場合に有効である。
第４図は本願の第３の発明の一実施例を示し、
これは第１図及び第３図の回路の双方を備えてい
る。各部の番号は第１図及び第３図の番号に対応
する。但し第４図に於いてはトランジスタ１５を
ドライブするローアクテイブの信号を端子７に入
力を接続したインバータ９の出力とし、トランジ
スタ１２をドライブするハイアクテイブの信号を
端子８に入力を接続したインバータ１０の出力と
している。
これは第１図及び第３図の回路の双方を備えてい
る。各部の番号は第１図及び第３図の番号に対応
する。但し第４図に於いてはトランジスタ１５を
ドライブするローアクテイブの信号を端子７に入
力を接続したインバータ９の出力とし、トランジ
スタ１２をドライブするハイアクテイブの信号を
端子８に入力を接続したインバータ１０の出力と
している。
第４図の動作はこれまでの説明から明らかな様
に、バス６が“Ｈ”の時はトランジスタ１，２，
３，４，５からなる回路が正帰還ループを構成
し、“Ｌ”の時はトランジスタ１１，１２，１３，
１４，１５からなる回路が正帰還ループを構成す
る。
に、バス６が“Ｈ”の時はトランジスタ１，２，
３，４，５からなる回路が正帰還ループを構成
し、“Ｌ”の時はトランジスタ１１，１２，１３，
１４，１５からなる回路が正帰還ループを構成す
る。
すなわち、本実施例では、該当するバスへの他
のバス又は信号線からのクロストークが、バスの
電位を上げる場合にも下げる場合にもバスの電位
を安定化するのに有効である。
のバス又は信号線からのクロストークが、バスの
電位を上げる場合にも下げる場合にもバスの電位
を安定化するのに有効である。
以上のように、本発明によれば、比較的簡単な
回路でバスの電位を検出し、これを正帰還してバ
スの電位を安定化するようにしたので、クロスト
ークによるビツト誤りが生じないダイナミツクバ
スを実現することができる効果がある。
回路でバスの電位を検出し、これを正帰還してバ
スの電位を安定化するようにしたので、クロスト
ークによるビツト誤りが生じないダイナミツクバ
スを実現することができる効果がある。
第１図は本願の第１の発明の一実施例を示す回
路図、第２図は第１図の回路の各部の信号波形及
びバスの入出力タイミング波形を示す図、第３図
及び第４図は本願の第２、第３の発明の各実施例
を示す図である。 １〜５はそれぞれ第１〜第５のトランジスタ、
８はローアクテイブのプリチヤージ信号印加端
子、７はハイアクテイブのバスホールド信号印加
端子、６はバス、３１はプリチヤージ回路、３２
はバスドライブ回路、１１〜１５はそれぞれ第１
〜第５のトランジスタ、１８はハイアクテイブの
プリチヤージ信号印加端子、１７はローアクテイ
ブのバスホールド信号印加端子である。
路図、第２図は第１図の回路の各部の信号波形及
びバスの入出力タイミング波形を示す図、第３図
及び第４図は本願の第２、第３の発明の各実施例
を示す図である。 １〜５はそれぞれ第１〜第５のトランジスタ、
８はローアクテイブのプリチヤージ信号印加端
子、７はハイアクテイブのバスホールド信号印加
端子、６はバス、３１はプリチヤージ回路、３２
はバスドライブ回路、１１〜１５はそれぞれ第１
〜第５のトランジスタ、１８はハイアクテイブの
プリチヤージ信号印加端子、１７はローアクテイ
ブのバスホールド信号印加端子である。
Claims (1)
- 【特許請求の範囲】 １ MOSトランジスタを用いたダイナミツクバ
ス回路において、 第３のＰチヤネルトランジスタ、第４のＮチヤ
ネルトランジスタからなり、ダイナミツクバスの
電位を検出するCMOSインバータと、 このCMOSインバータの出力によつて制御さ
れ、オン状態にあるときバスを“Ｈ”にドライブ
する第１のＰチヤネルトランジスタと、 ハイアクテイブのプリチヤージ信号により制御
され第１のＰチヤネルトランジスタをオフとする
第２のＰチヤネルトランジスタと、 バスドライブ回路がオフとなる期間にハイアク
テイブとなる信号により制御されCMOSインバ
ータの動作を可能とする第５のＮチヤネルトラン
ジスタとを備えたことを特徴とするダイナミツク
バス回路。 ２ MOSトランジスタを用いたダイナミツクバ
ス回路において、 第３のＮチヤネルトランジスタ、第４のＰチヤ
ネルトランジスタからなり、ダイナミツクバスの
電位を検出するCMOSインバータと、 このCMOSインバータの出力によつて制御さ
れ、オン状態にあるときバスを“Ｌ”にドライブ
する第１のＮチヤネルトランジスタと、 ハイアクテイブのプリチヤージ信号により制御
され第１のＮチヤネルトランジスタをオフとする
第２のＮチヤネルトランジスタと、 バスドライブ回路がオフとなる期間にローアク
テイブとなる信号により制御されCMOSインバ
ータの動作を可能とする第５のＰチヤネルトラン
ジスタとを備えたことも特徴とするダイナミツク
バス回路。 ３ MOSトランジスタを用いたダイナミツクバ
ス回路において、 第３のＰチヤネルトランジスタ、第４のＮチヤ
ネルトランジスタからなり、ダイナミツクバスの
電位を検出するCMOSインバータと、 このCMOSインバータの出力によつて制御さ
れ、オン状態にあるときバスを“Ｈ”にドライブ
する第１のＰチヤネルトランジスタと、 ハイアクテイブのプリチヤージ信号により制御
され第１のＰチヤネルトランジスタをオフとする
第２のＰチヤネルトランジスタと、 バスドライブ回路がオフとなる期間にハイアク
テイブとなる信号により制御されCMOSインバ
ータの動作を可能とする第５のＮチヤネルトラン
ジスタと、 第３のＮチヤネルトランジスタ、第４のＰチヤ
ネルトランジスタからなり、ダイナミツクバスの
電位を検出するCMOSインバータと、 このCMOSインバータの出力によつて制御さ
れ、オン状態にあるときバスを“Ｌ”にドライブ
する第１のＮチヤネルトランジスタと、 ハイアクテイブのプリチヤージ信号により制御
され第１のＮチヤネルトランジスタをオフとする
第２のＮチヤネルトランジスタと、 バスドライブ回路がオフとなる期間にローアク
テイブとなる信号により制御されCMOSインバ
ータの動作を可能とする第５のＰチヤネルトラン
ジスタとを備えたことを特徴とするダイナミツク
バス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953684A JPS60223217A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953684A JPS60223217A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223217A JPS60223217A (ja) | 1985-11-07 |
| JPH053605B2 true JPH053605B2 (ja) | 1993-01-18 |
Family
ID=13692715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7953684A Granted JPS60223217A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223217A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3313172B2 (ja) * | 1992-06-17 | 2002-08-12 | 株式会社東芝 | 半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833739A (ja) * | 1981-08-21 | 1983-02-28 | Toshiba Corp | バスライン駆動回路 |
| JPS58148544A (ja) * | 1982-03-01 | 1983-09-03 | Matsushita Electric Ind Co Ltd | バス回路 |
| JPS59225422A (ja) * | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
-
1984
- 1984-04-19 JP JP7953684A patent/JPS60223217A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60223217A (ja) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2900559B2 (ja) | データ出力回路 | |
| US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
| US4074148A (en) | Address buffer circuit in semiconductor memory | |
| JP2007328900A (ja) | スタティック型半導体記憶装置 | |
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| JPH0897706A (ja) | 出力バッファ回路 | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| US4195238A (en) | Address buffer circuit in semiconductor memory | |
| JPH053605B2 (ja) | ||
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPH053606B2 (ja) | ||
| JPH02210492A (ja) | 液晶表示駆動装置 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JP2529305B2 (ja) | 中間レベル設定回路 | |
| JP3066645B2 (ja) | 半導体装置 | |
| JP2848159B2 (ja) | スモールコンピュータ・システム | |
| JPS62135013A (ja) | 出力回路 | |
| JPH0462497B2 (ja) | ||
| JP2723714B2 (ja) | 半導体メモリ | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2689566B2 (ja) | データ伝達回路 | |
| JP2541300B2 (ja) | ダイナミック回路 | |
| JPS6126329U (ja) | Ｃｍｏｓドライバの貫通電流低減回路 | |
| JPH02183492A (ja) | メモリ回路 | |
| JPH0437518B2 (ja) |