JPH053625B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画像処理、特にデイジタル画像の特徴
抽出回路に関する。

〔発明の背景〕

デイジタル画像処理においては、種々の特徴量
の演算が行なわれる。例えば、画面全面にわたつ
た、各画素の濃度値の頻度分布を求める処理があ
る。この結果は、画像を２値化する際のしきい値
の設定を最適化したり、画像の濃度分布を変換し
て見易くしたりすること等に使われる。

濃度値頻度分布を求める回路は、例えば第１図
のようにして実現される。

同図の回路において、濃度値頻度分布を演算す
る時には、スイツチ４が入力線１０側に倒されて
いて、ここから画像データが次々と加えられる。
この画像データと同期して、クロツク信号が入力
線１１に加えられる。画像データとクロツク信号
は、例えば第２図のようにして、外部で作られ
る。

第２図において、２１は画像メモリであつて、
図では省略されている別の回路の働きで、前もつ
て画像が書込まれているものとする。クロツク発
生回路２３からは、画像を読出すためのクロツク
信号が出され、これを受けたアドレスカウンタ２
２は、画像メモリ２１の画像が入つている領域を
順次スキヤンするようなアドレスを発生する。こ
のようにして出力線３０には、順次スキヤンされ
た画像データ、すなわち各画像の濃度値が、出力
線３１にはこれに同期したクロツク信号が、そし
て出力線３２には画像アドレスが出力される。

さて、説明を第１図に戻して、スイツチ４を経
由した画像データは、メモリ２のアドレスとして
加えられる。一方リードライト制御回路３には、
前記クロツク信号が加えられているから、画像デ
ータに同期して、メモリ２に対する制御を行なう
ことができる。具体的にはリードライト制御回路
３の助けにより次のような動作が実行される。ま
ず新しい画像データが到着するとこの画像データ
（濃度値）はメモリ２のアドレスとなつているか
ら、その濃度値に対応するメモリ２の内容が読出
され、これはプラス１回路１に加えられて、ここ
で１だけ大きな数となつて、メモリ２のデータ入
力側に戻つて来る。リードライト制御回路３はク
ロツク信号の変化によつて、いつ画像データが到
着したかを知つているから、適当な遅延時間の後
にメモリ２に対して、ライトパルス１２を出し
て、上記のプラス１されたデータを、メモリ２の
同じアドレスに書き戻す。

以上の動作を入力画像の全域にわたつて繰返す
と、画像データの濃度値に対応するアドレスのメ
モリ２の内容が、次々とプラス１されて行き、最
後にはメモリ２の中には画像の濃度値の頻度分布
が求められたことになる。もち論、上記一連の動
作に入る前に、メモリ２の内容はすべて０にクリ
ヤされている必要があるが、第１図では説明を分
り易くするため、そのための付加回路は省略して
ある。

このようにして求められた頻度分布を読出すと
きには、スイツチ４を入力線１３側に切換え、こ
こに読出アドレスを順次加えていくと、出力線１
４からは対応する頻度値が読出される。

ところで、第１図の回路は、回路規模が大きい
割に単一の機能しか持つていない。高速の演算が
できるという長所があるため、まれには実用機に
組込まれることはあつても、ほとんどの場合、よ
り多くの機能をこなせるマイクロコンピユータを
用いて、そのソフトウエアで同じ処理を行なうよ
うな構成がとられていた。しかし、その場合には
百倍近く遅くなつてしまう。

〔発明の目的〕

本発明は以上説明したような濃度値頻度分布を
求める構成に対し、いくつかの演算回路と入力切
替回路を適切に付加することによつて、従来にな
い多機能な画像処理回路を得んとするものであ
る。

〔発明の概要〕

具体的には、第１図でプラス１回路１であつた
ものを、加算、MAX演算、MIN演算などが実行
できる演算回路に置換えると共に、新たに画像の
アドレスを入力する入力線を設け、演算回路やメ
モリに対して、画像データの入力線と、画像アド
レスの入力線を切替えて供給できるようにしたと
ころに特徴がある。

これらにより、回路構成上の無駄を無くし、コ
ンパクトで高性能の画像処理装置を実現すること
ができる。又、入力切替回路の適切な組合せによ
つて、本回路への入力線を少量に整理することが
できるため、全体の回路構成を簡素にする効果、
更に、LSI（高密度集積回路）として実現する際
にはピン数が少なくて済み、小型のパツケージに
納められるため、多機能性と相まつて経済性の高
いICを得ることができる。

〔発明の実施例〕

以下本発明の一実施例を第３図により説明す
る。４２は２と同様にメモリであつて、ここに各
種演算結果が格納される。メモリ４２の出力デー
タ６３を一方の入力とする４１１はMIN／MAX
回路、同じく４１２は加算回路、４１３はセレク
タ(C)であつて、ここで演算され選択された結果５
０がメモリ４２に書き戻される。５１と５２のど
ちらの演算結果を選ぶかは、セレクト信号(C)５３
によつて制御される。又、MIN／MAX切換信号
によつてMIN演算とMAX演算が切替えられ、加
算／プラス１切替信号５５は、加算回路４１２が
加算を実行するかプラス１を実行するかを制御す
る。ここでMIN演算とは２つの入力のうち小さ
い方を出力とし、MAX演算とは２つの入力のう
ち大きい方を出力とすることを言う。加算とは２
つの入力の和を出力とすることであり、プラス１
とは、ここでは図中上方の入力に１を加えたもの
を出力とすることである。

セレクタ(A)４４は、演算部である４１１および
４１２の一方の入力５６を、画像データ５７とし
たり、画像アドレス５８としたりする働きをし、
セレクト信号Ａ５９によつて制御される。一方セ
レクタ(B)４５は、メモリ４２のアドレス６０を、
画像データ５７としたり、画像アドレス５８とし
たりするほか、必要によつて外部アドレス６１と
したりする働きをし、セレクト信号６２によつて
制御される。

リードライト制御回路４３は、第１図の例の場
合と同様に、クロツク信号６３からメモリ４２に
与えるライトパルス６４を作成するが、セレクト
信号Ｂ６２によつて、メモリ４２の内容をクリヤ
するときのように必要とあらば外部ライトパルス
６５をメモリ４２に加えるように切替える働きも
している。

以上の説明からも分かるように、第３図の実施
例に使われている回路は、加算回路、セレクタ
等、すべて市販のICとして入手できるものばか
りなので、これ以上詳しくは説明しない。

この実施例で実行できる機能は、第４図に示す
ように、極めてレパートリーの広いものである。
この同図において、セレクタＡの項番５の欄は、
どれを選択しても同じという意味である。又、セ
レクタＣの項番１の欄のMIN／MAXは、
MIN／MAX切替信号５４によつてMINかMAX
かが選ばれることを、項番２〜４，６の欄の加算
と項番５の欄のプラス１の選択は、加算／プラス
１切替信号５５によつてなされていることを前提
としている。なおセレクタＢの欄で外部アドレス
が選択されている項目については、これを固定値
として、メモリ４２の特定アドレスだけに結果を
積算して行く動作を行なう場合である。

機能の欄では、項番５が従来の濃度値頻度分布
の演算に相当し、項番１〜３はそれぞれ、最大
（最小）濃度値の抽出、平均濃度値を知るための
濃度値和の演算、２値画像の面積を求める演算で
ある。２値画像が入力である場合には、値が
“１”と“０”しかとならないため、これをその
まま積算すると図形の面積が画素数として求めら
れる。

項番４ではリードライト制御回路４３の入力と
して、２値画像データ６６を加える必要がある
が、こうしておいて、セレクタＡで、画像アドレ
スのＸ又はＹ成分だけが入力されるようにする
と、２値画像の一次モーメントを簡単に求めるこ
とができる。この原理を次に説明する。このと
き、リードライト制御回路４３は、２値画像デー
タ６６でゲートをかけられて、２値画像データが
“１”でない場合には、ライトパルスを出さない
ように動作する。こうすれば、２値画像が存在す
る（すなわち“１”である）部分全体にわたつ
て、Ｘ又はＹ座標が積算される。これを項番３に
よつて求まつた２値画像の面積（画素数）で割れ
ば、定義どおりのＸ又はＹ方向の１次モーメント
が得られる。最後の割算は１回だけであるから、
外部に設けられたマイクロコンピユータなどで実
行するようにしても、全体的な処理速度は極めて
高速なものとなる。

なお、上記信号線６６は第４図の他の項番の演
算時にも有効に働く。例えば、第２図で示した画
像メモリと同等のものをもう一式用意して、一方
に多値画像を、もう一方にこれを処理して得られ
た２値画数を格納しておき、両者が同期して読出
されるようになし、この２値画像を信号線６６に
入れると、丁度、２値画像の存在する部分だけに
おいて（マスクをかけて）演算された結果を得る
ことができる。

尚第４図中、機能の項番４の欄の２値画像の１
次モーメントは、リードライト制御回路４３の入
力に２値画像を加えた場合、又はあとでその入力
を画像の面積で割つた結果として求められる。

第５図は第３図中の破線で示した演算部４１
を、少し変えた場合の実施例を説明するものであ
る。ここでは、回路の共用化を計つており、
MIN／MAX回路４１１の代わりに、その一部分
である比較器４２１とそれに続くEOR回路４３
１だけを用いている。４３１の出力線５００に
は、MIN／MAX切替信号５４に従つて比較器４
２１の比較の結果が反転されて、メモリ２の内容
（信号線６３に読出されて来ている）と、（セレク
タ(A)４４を経由して）信号線５６に与えられたデ
ータとのどちらを選ぶべきかという信号として現
れる。先に説明したMIN／MAX回路４１１の内
部には、この信号に従つてデータを選択するセレ
クタがあり、その出力が信号線５１に現れるよう
になつている。ここでは、メモリ２の内容が選ば
れた時には、メモリに書き戻しても、書かないこ
とと同じであるということを利用し、このセレク
タを省略している。すなわち、前記出力線５００
に現れた信号メモリ２へのライトパルス６４を制
御するようにすれば、必要な場合にのみ、メモリ
２の内容が更新されることになつて、同じ結果が
得られる。そのため本実施例では、ライトパルス
用信号線６４の途中にOR回路４３３とAND回路
４３４が加えられている。

ここでは更にセレクタ４１３も省略され、その
代わりにセレクタ信号Ｃ５３はOR回路４３３に
接続される。このようにすれば、セレクタ信号Ｃ
５３が“１”であつて加算（又はプラス１）が選
択された時には、OR回路４３３の出力５０１が
“１”となり、ライトパルス６４はAND回路４３
４を経由してそのまま信号線６４１に現れ、メモ
リ２への書込みは、先の実施例と変わりなく実行
される。一方MIN（MAX）演算が選択された
（信号５３が“０”の）ときは、信号線５０１は
信号線５００に従つて“１”，“０”となるから、
必要な場合にのみ、メモリ更新が実行される。な
お、このとき、信号線５０には比較器４２１のメ
モリ内容６３ではない方の入力５６が現れること
が必要であるが、これはAND回路４３２の働き
で加算回路４２２の逆側の入力が０となることに
よつて達成されている。

なお、本発明の更なる変形例として、セレクタ
(A)４４とセレクタ(B)４５の入力数を増やしたもの
であるが、その動作と効果は容易に類推できるの
で、説明は省略する。

〔発明の効果〕

以上説述したように、本発明によれば、単純な
回路でありながら、高速で多機能な画像処理回路
を構成することができる。又、入出力ピン数の増
加を押えることもできるため、経済性の高いIC
として実現できる。

【図面の簡単な説明】

第１図と第２図は従来技術のブロツク図、第３
図と第５図は実施例のブロツク図、第４図は第３
図の回路の機能説明図である。 ４１……演算部、４２……メモリ、４３……リ
ードライト制御回路、４４，４５……セレクタ。

Claims (1)

1. 【特許請求の範囲】 １ 演算結果を格納するメモリ手段と、 画像データまたは画像アドレスのいずれかを選
   択する第１の選択手段と、 上記画像データ、上記画像アドレス、または外
   部アドレスのいずれかを選択し、上記メモリ手段
   のアドレスとする第２の選択手段と、 上記第１の選択手段の選択結果と上記メモリ手
   段から読出されたデータとを比較していずれかを
   出力する比較手段と、 上記第１の選択手段の選択結果と上記メモリ手
   段から読出されたデータとを加算するか、または
   上記メモリ手段から読出されたデータに１を加算
   する加算手段と、 上記比較手段または上記加算手段のいずれかの
   出力を上記メモリ手段に書き戻す手段と、 を備えたことを特徴とする画像処理回路。 ２ 特許請求の範囲第１項記載において、上記比
   較手段は、上記第１の選択手段の選択結果と上記
   メモリ手段から読出されたデータのうち小さい方
   を出力するMIN演算、または上記第１の選択手
   段の選択結果と上記メモリ手段から読出されたデ
   ータのうち大きい方を出力するMAX演算のいず
   れかを行なうMIN／MAX手段で構成したことを
   特徴とする画像処理回路。 ３ 特許請求の範囲第１項記載において、上記書
   き戻す手段は、上記比較手段または上記加算手段
   のいずれかの出力を選択する第３の選択手段で構
   成したことを特徴とする画像処理回路。 ４ 特許請求の範囲第１項において、上記書き戻
   す手段は、上記比較手段にて上記メモリ手段から
   読出されたデータが出力された場合には上記メモ
   リ手段への書き戻しを禁止する手段を備えたこと
   を特徴とする画像処理回路。