JPH0683300A - パレット制御回路 - Google Patents
パレット制御回路Info
- Publication number
- JPH0683300A JPH0683300A JP4230662A JP23066292A JPH0683300A JP H0683300 A JPH0683300 A JP H0683300A JP 4230662 A JP4230662 A JP 4230662A JP 23066292 A JP23066292 A JP 23066292A JP H0683300 A JPH0683300 A JP H0683300A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- palette
- output
- circuit
- palette memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】 表示装置において、簡単な回路により、処理
効率を悪くしないでノイズが目立たないパレット制御回
路を実現することを目的とする。 【構成】色変換のためのパレットメモリ５と、そのアド
レス入力側にあって、画像メモリの出力とパレットメモ
リをアクセスするアドレスデータとを切り替えるセレク
タ４と、パレットメモリ５の出力を一時保持する保持回
路６と、セレクタ４への入力切替え指示とパレットメモ
リ５のアクセス制御と保持回路６へのデータ保持指示と
を行う制御回路７とを設ける。制御回路７は、通常の画
像メモリ出力を表示させるときはセレクタ４に画像メモ
リ出力を選択させ、保持回路６にパレットメモリ出力を
そのまま通過させるように指示しており、パレットメモ
リの内容をアクセスするときだけ、パレットメモリ５の
直前の出力を保持させ、パレットメモリをアクセスする
アドレスデータを選択させる。
効率を悪くしないでノイズが目立たないパレット制御回
路を実現することを目的とする。 【構成】色変換のためのパレットメモリ５と、そのアド
レス入力側にあって、画像メモリの出力とパレットメモ
リをアクセスするアドレスデータとを切り替えるセレク
タ４と、パレットメモリ５の出力を一時保持する保持回
路６と、セレクタ４への入力切替え指示とパレットメモ
リ５のアクセス制御と保持回路６へのデータ保持指示と
を行う制御回路７とを設ける。制御回路７は、通常の画
像メモリ出力を表示させるときはセレクタ４に画像メモ
リ出力を選択させ、保持回路６にパレットメモリ出力を
そのまま通過させるように指示しており、パレットメモ
リの内容をアクセスするときだけ、パレットメモリ５の
直前の出力を保持させ、パレットメモリをアクセスする
アドレスデータを選択させる。
Description
【０００１】
【産業上の利用分野】本発明は表示装置において表示デ
ータや画像データの色の変換または濃度の変換のために
使われるパレットの制御回路に関する。
ータや画像データの色の変換または濃度の変換のために
使われるパレットの制御回路に関する。
【０００２】パソコン、ワークステーション、画像処理
装置等において扱われる色数は８色に始まり、１６色、
２５６色〜１６百万色の自然画像に到るまで増加してき
た。扱う色数の増加にともない処理すべきデータ量も増
加し、大容量メモリが必要になり、高速処理能力も必要
になった。これを別の角度から解決するのがパレットで
ある。
装置等において扱われる色数は８色に始まり、１６色、
２５６色〜１６百万色の自然画像に到るまで増加してき
た。扱う色数の増加にともない処理すべきデータ量も増
加し、大容量メモリが必要になり、高速処理能力も必要
になった。これを別の角度から解決するのがパレットで
ある。
【０００３】パレットとは画像メモリ（表示メモリ）と
ＤＡＣ(Digital Analogue Converter)との間にある一種
のコードコンバータであって、表示のときに色、濃度を
変換するのに使われる高速小容量のメモリである。例え
ば、８ビットの表示メモリであれば２５６色または２５
６の濃度段階の表示しかできないが、これに２５６ワー
ド２４ビットの高速メモリ（パレット）によりコード変
換すれば１６７７万色の内から２５６色を自由に選ぶこ
とができる。
ＤＡＣ(Digital Analogue Converter)との間にある一種
のコードコンバータであって、表示のときに色、濃度を
変換するのに使われる高速小容量のメモリである。例え
ば、８ビットの表示メモリであれば２５６色または２５
６の濃度段階の表示しかできないが、これに２５６ワー
ド２４ビットの高速メモリ（パレット）によりコード変
換すれば１６７７万色の内から２５６色を自由に選ぶこ
とができる。
【０００４】パレットの機能はこのように多色を使う目
的のほかに、パレットの書換えによる瞬時の色変換を行
うことにある。表示メモリを書き換えるよりスムーズな
画面変換ができ、アニメーションのようなことに使うこ
とも可能である。
的のほかに、パレットの書換えによる瞬時の色変換を行
うことにある。表示メモリを書き換えるよりスムーズな
画面変換ができ、アニメーションのようなことに使うこ
とも可能である。
【０００５】また画像処理装置のように大容量の表示メ
モリをもった装置においても、濃度やコントラストの変
換、特定の濃度の部分の強調、任意の濃度幅の部分を拡
大することにより見えやすくするなどに使用される。
モリをもった装置においても、濃度やコントラストの変
換、特定の濃度の部分の強調、任意の濃度幅の部分を拡
大することにより見えやすくするなどに使用される。
【０００６】
【従来の技術】従来のパレット制御回路では、パレット
の内容を書き換えるとき、または内容確認のため読み出
すときに、表示と関係なくパレットメモリをアクセスす
るか、表示制御回路のタイミング信号を使って、帰線時
間の時など表示しない時だけアクセスするように制御し
ていた。
の内容を書き換えるとき、または内容確認のため読み出
すときに、表示と関係なくパレットメモリをアクセスす
るか、表示制御回路のタイミング信号を使って、帰線時
間の時など表示しない時だけアクセスするように制御し
ていた。
【０００７】前者は簡易型であり、回路は簡単である
が、パレットアクセス時にパレット出力として表示に関
係ないデータが出されることになり、画面にノイズとし
て現れることになる。
が、パレットアクセス時にパレット出力として表示に関
係ないデータが出されることになり、画面にノイズとし
て現れることになる。
【０００８】後者はノイズは出ないが、非表示期間にな
るまで待ってアクセスしなければならないためプロセサ
の処理効率が悪くなるか、回路の制御が複雑になるかの
どちらかであった。
るまで待ってアクセスしなければならないためプロセサ
の処理効率が悪くなるか、回路の制御が複雑になるかの
どちらかであった。
【０００９】
【発明が解決しようとする課題】本発明は、簡単な回路
により、処理効率を悪くしないでノイズが目立たないパ
レット制御回路を実現することを目的としている。
により、処理効率を悪くしないでノイズが目立たないパ
レット制御回路を実現することを目的としている。
【００１０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図中、４はセレクタであり、画像メモリ
１の画像データや表示データとアクセスアドレスを切り
替えるもの、５はパレットメモリであり、画像データや
表示データの画素の色または濃度をこのメモリの内容に
より変換して出力するもの、６は保持回路であり、パレ
ットメモリ５の出力を通常時は通過させ指示があるとき
は保持するもの、７は制御回路であり、保持回路６への
データ保持の信号13、セレクタ４の切替信号12、パレッ
トメモリ（５）のアクセス制御のための信号14,15 を出
してパレット回路の制御を行うものである。
ック図である。図中、４はセレクタであり、画像メモリ
１の画像データや表示データとアクセスアドレスを切り
替えるもの、５はパレットメモリであり、画像データや
表示データの画素の色または濃度をこのメモリの内容に
より変換して出力するもの、６は保持回路であり、パレ
ットメモリ５の出力を通常時は通過させ指示があるとき
は保持するもの、７は制御回路であり、保持回路６への
データ保持の信号13、セレクタ４の切替信号12、パレッ
トメモリ（５）のアクセス制御のための信号14,15 を出
してパレット回路の制御を行うものである。
【００１１】なお、保持回路６の出力はＤＡＣ２を通
し、表示器３に渡され画像等が表示される。
し、表示器３に渡され画像等が表示される。
【００１２】
【作用】制御回路７は、通常の画像メモリ出力を表示さ
せるときはセレクタ４に画像メモリ出力を選択させ、保
持回路６にパレットメモリ５の出力をそのまま通過させ
るように指示しており、書込み指示10または読出指示11
があって、パレットメモリ５の内容をアクセスするとき
だけ、パレットメモリ５の直前の出力を保持信号13によ
り保持回路６に保持させ、セレクタ４に切替信号12を伝
えてパレットメモリ５をアクセスするアドレスデータ18
を選択させる。
せるときはセレクタ４に画像メモリ出力を選択させ、保
持回路６にパレットメモリ５の出力をそのまま通過させ
るように指示しており、書込み指示10または読出指示11
があって、パレットメモリ５の内容をアクセスするとき
だけ、パレットメモリ５の直前の出力を保持信号13によ
り保持回路６に保持させ、セレクタ４に切替信号12を伝
えてパレットメモリ５をアクセスするアドレスデータ18
を選択させる。
【００１３】この状態でパレットメモリへ書込信号14ま
たは読出信号15を出し、書込データ16を書き込んだり、
読出データ17を読み出す。このように構成することによ
り、パレットメモリ５をアクセスしているときその直前
の画素データが続けて表示されるため、全く関係のない
データが出力されて色や濃度が異なる画素が紛れ込むの
と比べて目立たず、実質的にノイズがないのとほとんど
同じにできる。
たは読出信号15を出し、書込データ16を書き込んだり、
読出データ17を読み出す。このように構成することによ
り、パレットメモリ５をアクセスしているときその直前
の画素データが続けて表示されるため、全く関係のない
データが出力されて色や濃度が異なる画素が紛れ込むの
と比べて目立たず、実質的にノイズがないのとほとんど
同じにできる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の実施例の要部のブロック図を示
す。図１と同一のものは、同一の符号を付して示す。
する。図２は本発明の実施例の要部のブロック図を示
す。図１と同一のものは、同一の符号を付して示す。
【００１５】図において、４は画像メモリからの表示デ
ータとパレットメモリのアドレスデータを切り替えるセ
レクタ、５はパレットメモリ、６はパレットメモリの出
力の保持回路、７はそれらを制御する信号を発生する制
御回路である。
ータとパレットメモリのアドレスデータを切り替えるセ
レクタ、５はパレットメモリ、６はパレットメモリの出
力の保持回路、７はそれらを制御する信号を発生する制
御回路である。
【００１６】セレクタ４の前後にあるレジスタ、パレッ
トメモリ５の後にあるレジスタは、周期が数10ナノ秒と
いう高速クロックに対応するためのバッファ回路であ
る。本実施例では、画像メモリはＲ８ビット、Ｇ８ビッ
ト、Ｂ８ビット（計２４ビット）で画素を構成してい
る。このためセレクタ４、パレットメモリ５、保持回路
６等は３組存在する。
トメモリ５の後にあるレジスタは、周期が数10ナノ秒と
いう高速クロックに対応するためのバッファ回路であ
る。本実施例では、画像メモリはＲ８ビット、Ｇ８ビッ
ト、Ｂ８ビット（計２４ビット）で画素を構成してい
る。このためセレクタ４、パレットメモリ５、保持回路
６等は３組存在する。
【００１７】パレットメモリはＲ，Ｇ，Ｂ用にそれぞれ
２５６ワード８ビットのメモリ３組で構成する。これに
より、２４ビット（１６百万色）の画素データは２４ビ
ットの別の色の画素データに変換される。
２５６ワード８ビットのメモリ３組で構成する。これに
より、２４ビット（１６百万色）の画素データは２４ビ
ットの別の色の画素データに変換される。
【００１８】なお、別の実施例として、画像メモリがＲ
４ビット、Ｇ４ビット、Ｂ４ビット（計１２ビット）で
ある場合、パレットメモリはＲ，Ｇ，Ｂ用にそれぞれ１
６ワード８ビットのメモリ３組で構成する。これによ
り、１２ビット（４０９６色）の画素データは２４ビッ
ト（１６百万色）の画素データに変換される。
４ビット、Ｇ４ビット、Ｂ４ビット（計１２ビット）で
ある場合、パレットメモリはＲ，Ｇ，Ｂ用にそれぞれ１
６ワード８ビットのメモリ３組で構成する。これによ
り、１２ビット（４０９６色）の画素データは２４ビッ
ト（１６百万色）の画素データに変換される。
【００１９】図３は本実施例の動作を説明するタイムチ
ャートである。画像メモリからの画素データａ，ｂ，
ｃ，ｄ・・・・・・ｊは図３に示すように、画素クロッ
ク毎に入力される。セレクタ切替信号12が画像メモリを
選択しているときは途中の２段のレジスタを経由して２
クロック遅れてａ，ｂ，およびｅ，ｆ，・・・・のよう
に、パレットメモリ５へのアドレス入力としてくわえら
れ、それに対応したパレットメモリの内容（ａ），
（ｂ）および（ｅ），（ｆ），・・・が出力される。保
持回路６への保持信号13が出ていないので、そのままＤ
ＡＣへの出力となる。
ャートである。画像メモリからの画素データａ，ｂ，
ｃ，ｄ・・・・・・ｊは図３に示すように、画素クロッ
ク毎に入力される。セレクタ切替信号12が画像メモリを
選択しているときは途中の２段のレジスタを経由して２
クロック遅れてａ，ｂ，およびｅ，ｆ，・・・・のよう
に、パレットメモリ５へのアドレス入力としてくわえら
れ、それに対応したパレットメモリの内容（ａ），
（ｂ）および（ｅ），（ｆ），・・・が出力される。保
持回路６への保持信号13が出ていないので、そのままＤ
ＡＣへの出力となる。
【００２０】パレットメモリの内容を書き換える場合を
以下に説明する。プロセサからあらかじめパレットメモ
リの書き換えるべきアドレス18、書込みデータ16をそれ
ぞれレジスタにセットしておく。
以下に説明する。プロセサからあらかじめパレットメモ
リの書き換えるべきアドレス18、書込みデータ16をそれ
ぞれレジスタにセットしておく。
【００２１】パレット書込指示10を出すと、制御回路７
はタイミングをとりセレクタ４への切替信号12、パレッ
トメモリ５への書込み信号14、保持回路６への保持信号
13を出す。
はタイミングをとりセレクタ４への切替信号12、パレッ
トメモリ５への書込み信号14、保持回路６への保持信号
13を出す。
【００２２】セレクタ切替信号12により、パレットメモ
リ５へのアドレス入力は図３に示すようにパレットアド
レスデータ18（の一段バッファされたもの）に切り替わ
る。（Ｔ５，Ｔ６）パレットメモリへの書込み信号14に
よりパレットメモリ５の内容は書き換えられる。このと
きパレットメモリ５の出力データは画素データではない
ノイズＸとなるが、（Ｔ５〜Ｔ７）保持回路６への保持
信号13によって、保持回路６は直前のデータ（ｂ）を保
持する。（Ｔ７，Ｔ８）従って表示データとしては画素
データｃ，ｄに対応するパレットメモリの内容（ｃ），
（ｄ）は表示されないが、代わりに直前のデータ（ｂ）
が表示される。この値は周囲の画素の値とかけ離れては
いないので、見た目にはあまり影響がない。
リ５へのアドレス入力は図３に示すようにパレットアド
レスデータ18（の一段バッファされたもの）に切り替わ
る。（Ｔ５，Ｔ６）パレットメモリへの書込み信号14に
よりパレットメモリ５の内容は書き換えられる。このと
きパレットメモリ５の出力データは画素データではない
ノイズＸとなるが、（Ｔ５〜Ｔ７）保持回路６への保持
信号13によって、保持回路６は直前のデータ（ｂ）を保
持する。（Ｔ７，Ｔ８）従って表示データとしては画素
データｃ，ｄに対応するパレットメモリの内容（ｃ），
（ｄ）は表示されないが、代わりに直前のデータ（ｂ）
が表示される。この値は周囲の画素の値とかけ離れては
いないので、見た目にはあまり影響がない。
【００２３】
【発明の効果】以上、説明したように、本発明によれば
パレットのアクセス時にアクセスする直前の画素データ
を保持しそれをパレットアクセス中に表示するため、全
く関係のないデータが出力表示されることがなくノイズ
が目立たない。比較的簡単な回路により実質的にノイズ
が出ないパレット制御回路を実現することができる。
パレットのアクセス時にアクセスする直前の画素データ
を保持しそれをパレットアクセス中に表示するため、全
く関係のないデータが出力表示されることがなくノイズ
が目立たない。比較的簡単な回路により実質的にノイズ
が出ないパレット制御回路を実現することができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の実施例の要部のブロック図である。
【図３】本発明の実施例のタイムチャートである。
１ 画像メモリ ２ ＤＡ変換器 ３ 表示器 ４ セレクタ ５ パレットメモリ ６ 保持回路 ７ 制御回路 10 書込指示信号 11 読出指示信号 12 セレクタ切替信号 13 保持信号 14 パレットメモリへの書込信号 15 パレットメモリへの読出信号 16 パレット書込データ 17 パレット読出データ 18 パレットアドレスデータ
Claims (1)
- 【請求項１】 画像表示装置において、 色（または濃度）変換のためのパレットメモリ（５）
と、 パレットメモリ（５）のアドレス入力側にあって、画像
メモリの出力とパレットメモリ（５）をアクセスするア
ドレスデータとを切り替えるセレクタ（４）と、 パレットメモリ（５）の出力を一時保持する保持回路
（６）と、 セレクタ（４）への入力切替え指示と、パレットメモリ
（５）のアクセス制御と、保持回路（６）へのデータ保
持指示とを行う制御回路（７）とを設け、 制御回路（７）は、通常の画像メモリ出力を表示させる
ときはセレクタ（４）に画像メモリ出力を選択させ、保
持回路（６）にパレットメモリ出力をそのまま通過させ
るように指示しており、 パレットメモリ（５）の内容をアクセスするときだけ、
パレットメモリ（５）の直前の出力を保持回路（６）に
保持させ、セレクタ（４）にパレットメモリ（５）をア
クセスするアドレスデータを選択させることを特徴とす
るパレット制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230662A JPH0683300A (ja) | 1992-08-31 | 1992-08-31 | パレット制御回路 |
| US08/868,538 US5745104A (en) | 1992-08-31 | 1997-06-04 | Palette control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230662A JPH0683300A (ja) | 1992-08-31 | 1992-08-31 | パレット制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683300A true JPH0683300A (ja) | 1994-03-25 |
Family
ID=16911331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230662A Pending JPH0683300A (ja) | 1992-08-31 | 1992-08-31 | パレット制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5745104A (ja) |
| JP (1) | JPH0683300A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160561A (en) * | 1996-09-12 | 2000-12-12 | Micron Electronics, Inc. | Method for displaying data on a video display |
| FR2800180B1 (fr) * | 1999-10-25 | 2002-01-04 | St Microelectronics Sa | Convertisseur de couleurs reconfigurable |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462691A (en) * | 1987-09-02 | 1989-03-09 | Hudson Soft Co Ltd | Flickering preventor for screen of video signal generator |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4183046A (en) * | 1978-08-17 | 1980-01-08 | Interpretation Systems Incorporated | Electronic apparatus for converting digital image or graphics data to color video display formats and method therefor |
| US4484187A (en) * | 1982-06-25 | 1984-11-20 | At&T Bell Laboratories | Video overlay system having interactive color addressing |
| JPS59178493A (ja) * | 1983-03-30 | 1984-10-09 | 株式会社日立製作所 | 多色情報表示装置 |
| JPH0631929B2 (ja) * | 1984-02-08 | 1994-04-27 | 株式会社アスキー | ディスプレイコントローラ |
| US5140312A (en) * | 1986-06-17 | 1992-08-18 | Ascii Corporation | Display apparatus |
| GB2193069B (en) * | 1986-07-17 | 1990-08-29 | Toshiba Kk | Image frame composing circuit utilizing color look-up table |
| JPS6329793A (ja) * | 1986-07-23 | 1988-02-08 | 株式会社日立製作所 | 図形処理装置 |
| JPS6451888A (en) * | 1987-08-24 | 1989-02-28 | Sharp Kk | Picture processor |
| JPH01137289A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | 色情報変換回路 |
| JPH02204781A (ja) * | 1989-02-02 | 1990-08-14 | Matsushita Electric Ind Co Ltd | カラー信号合成装置 |
| US5083257A (en) * | 1989-04-27 | 1992-01-21 | Motorola, Inc. | Bit plane partitioning for graphic displays |
| JPH03148696A (ja) * | 1989-11-02 | 1991-06-25 | Yokogawa Hewlett Packard Ltd | ビデオメモリ・ダブルバッファの切替方法及び装置 |
-
1992
- 1992-08-31 JP JP4230662A patent/JPH0683300A/ja active Pending
-
1997
- 1997-06-04 US US08/868,538 patent/US5745104A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462691A (en) * | 1987-09-02 | 1989-03-09 | Hudson Soft Co Ltd | Flickering preventor for screen of video signal generator |
Also Published As
| Publication number | Publication date |
|---|---|
| US5745104A (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495266A (en) | Still picture display apparatus and external storage device used therein | |
| US6091429A (en) | Video/graphics memory system | |
| JPH0429069B2 (ja) | ||
| JPH0375873B2 (ja) | ||
| JP2845384B2 (ja) | 画像処理装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| US5745104A (en) | Palette control circuit | |
| JP2753349B2 (ja) | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 | |
| JPS6055389A (ja) | 文字図形表示装置 | |
| JPS60157672A (ja) | 画像処理回路 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS6329793A (ja) | 図形処理装置 | |
| JP2690745B2 (ja) | 画像処理装置 | |
| JP2703242B2 (ja) | 描画データ処理装置 | |
| JP3093359B2 (ja) | ラインバッファリング処理回路 | |
| JPH087555B2 (ja) | 表示合成装置 | |
| JPS61264380A (ja) | 記憶回路 | |
| JPS60113291A (ja) | 図形表示装置 | |
| JPS6265079A (ja) | 画像表示装置 | |
| JPS61264381A (ja) | 記憶回路 | |
| JPH0721702B2 (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPS61262789A (ja) | イメ−ジメモリ・アクセス方式 | |
| JPS61139888A (ja) | 画像演算装置 | |
| KR940006402A (ko) | 영상 재생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |