JPH0536604A - シリコン薄膜形成方法 - Google Patents
シリコン薄膜形成方法Info
- Publication number
- JPH0536604A JPH0536604A JP18985891A JP18985891A JPH0536604A JP H0536604 A JPH0536604 A JP H0536604A JP 18985891 A JP18985891 A JP 18985891A JP 18985891 A JP18985891 A JP 18985891A JP H0536604 A JPH0536604 A JP H0536604A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- amorphous silicon
- silicon thin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 開孔部３に空隙６が生じるのを防止し、優れ
た段差被覆性を有するシリコン薄膜を得る。 【構成】 熱ＣＶＤまたはプラズマＣＶＤによりアモル
ファスシリコン膜４Ａを形成し、得られたアモルファス
シリコン膜を酸化性雰囲気にさらさず、真空または不活
性ガス中で熱処理する。
た段差被覆性を有するシリコン薄膜を得る。 【構成】 熱ＣＶＤまたはプラズマＣＶＤによりアモル
ファスシリコン膜４Ａを形成し、得られたアモルファス
シリコン膜を酸化性雰囲気にさらさず、真空または不活
性ガス中で熱処理する。
Description
【０００１】
【産業上の利用分野】この発明は、シリコン薄膜形成方
法、特に半導体装置の製造工程において微小な開孔部内
にシリコン薄膜を形成する際にシリコン薄膜の内部に空
隙を生じないか生じ難いシリコン薄膜形成方法に関する
ものである。
法、特に半導体装置の製造工程において微小な開孔部内
にシリコン薄膜を形成する際にシリコン薄膜の内部に空
隙を生じないか生じ難いシリコン薄膜形成方法に関する
ものである。
【０００２】
【従来の技術】図２は、従来の半導体装置の製造方法を
工程順に説明する断面図である。図２のＡに示すよう
に、半導体基板例えばシリコン基板１の表面には、周知
の方法によりＰｎ接合を有するトランジスタなどの能動
素子が形成されている。次に、図２のＢに示すように、
半導体基板１の表面は厚い絶縁膜２で覆われる。次に、
図２のＣに示すように、写真製版およびエッチング技術
により絶縁膜２に開孔部３を形成する。次に、図２のＤ
に示すように、ＣＶＤ（化学的気相成長）法により絶縁
膜２上および開孔部３内にポリシリコン膜４を付着形成
する。このポリシリコン膜４はトランジスタなどへの電
気的接続を行うためのもので、予めリンなどの不純物を
添加したドープドポリシリコン膜とする場合もある。こ
のポリシリコン膜４などはＣＶＤ完了後に空気にさらさ
れるとその表面は直ちに酸化され、薄い自然酸化膜５が
形成される。
工程順に説明する断面図である。図２のＡに示すよう
に、半導体基板例えばシリコン基板１の表面には、周知
の方法によりＰｎ接合を有するトランジスタなどの能動
素子が形成されている。次に、図２のＢに示すように、
半導体基板１の表面は厚い絶縁膜２で覆われる。次に、
図２のＣに示すように、写真製版およびエッチング技術
により絶縁膜２に開孔部３を形成する。次に、図２のＤ
に示すように、ＣＶＤ（化学的気相成長）法により絶縁
膜２上および開孔部３内にポリシリコン膜４を付着形成
する。このポリシリコン膜４はトランジスタなどへの電
気的接続を行うためのもので、予めリンなどの不純物を
添加したドープドポリシリコン膜とする場合もある。こ
のポリシリコン膜４などはＣＶＤ完了後に空気にさらさ
れるとその表面は直ちに酸化され、薄い自然酸化膜５が
形成される。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように製造されるが、開孔部３の上端部におけるポ
リシリコン膜４またはドープドポリシリコン膜の成長速
度に比べ、開孔部３の側壁部および底部におけるポリシ
リコン膜４の成長速度が小さくなる。これは、周知のよ
うに、ＣＶＤ法が気体を原料としているため、開孔部３
の上端部に対する原料の供給の方が、側壁部および底部
に対するものより大きいことに起因している。したがっ
て、厚いポリシリコン膜４を形成する場合や、その上に
さらに他の膜を重ねて成膜しようとすると開口部３のポ
リシリコン膜４内部に空隙６が形成されるという問題点
があった。
上のように製造されるが、開孔部３の上端部におけるポ
リシリコン膜４またはドープドポリシリコン膜の成長速
度に比べ、開孔部３の側壁部および底部におけるポリシ
リコン膜４の成長速度が小さくなる。これは、周知のよ
うに、ＣＶＤ法が気体を原料としているため、開孔部３
の上端部に対する原料の供給の方が、側壁部および底部
に対するものより大きいことに起因している。したがっ
て、厚いポリシリコン膜４を形成する場合や、その上に
さらに他の膜を重ねて成膜しようとすると開口部３のポ
リシリコン膜４内部に空隙６が形成されるという問題点
があった。
【０００４】この発明は、このような問題点を解決する
ためになされたもので、上述した空隙が生じるのを防止
し、優れた段差被覆性を有するシリコン薄膜の形成方法
を得ることを目的としている。
ためになされたもので、上述した空隙が生じるのを防止
し、優れた段差被覆性を有するシリコン薄膜の形成方法
を得ることを目的としている。
【０００５】
【課題を解決するための手段】この発明に係るシリコン
薄膜形成方法は、熱ＣＶＤまたはプラズマＣＶＤにより
アモルファスシリコン膜を形成する工程と、得られたア
モルファスシリコン膜を酸化性雰囲気にさらすことな
く、真空または不活性ガス中で熱処理する工程とを含む
ものである。
薄膜形成方法は、熱ＣＶＤまたはプラズマＣＶＤにより
アモルファスシリコン膜を形成する工程と、得られたア
モルファスシリコン膜を酸化性雰囲気にさらすことな
く、真空または不活性ガス中で熱処理する工程とを含む
ものである。
【０００６】
【作用】この発明における真空中または不活性ガス中で
のアルモファスシリコン膜の熱処理は、アルモファスシ
リコン膜の表面における自然酸化膜の形成を防止すると
共にアルモファスシリコンの流動性を促進する。したが
って、良好な段差被覆性を有するシリコン薄膜を得るこ
とができる。
のアルモファスシリコン膜の熱処理は、アルモファスシ
リコン膜の表面における自然酸化膜の形成を防止すると
共にアルモファスシリコンの流動性を促進する。したが
って、良好な段差被覆性を有するシリコン薄膜を得るこ
とができる。
【０００７】
【実施例】図１はこの発明の一実施例を工程順に示す断
面図であり、図１のＡに示すようにかつ図２のＡないし
Ｃについて説明したように、周知の方法により半導体基
板１上にトランジスタなどの能動素子を形成し、半導体
基板１の表面を絶縁膜例えばシリコン酸化膜２で覆い、
その後その所望位置に開口部３を形成した。次に、図１
のＢに示すように、シランまたはジシランを原料ガスと
して熱ＣＶＤ法により絶縁膜２上および開孔部３内にア
ルモファスシリコン膜４Ａとしてのシリコン膜またはリ
ンドープドポリシリコン膜を形成する。この際の成膜温
度は、シランガスを用いた場合はおよそ５５０℃、ジシ
ランガスを用いた場合は４５０℃が好適である。なお、
この状態では空隙６が形成されている。しかしながらア
ルモファスシラン膜４Ａは、この状態から大気にさらす
ことなく、６００℃の窒素雰囲気中に８時間保持するこ
とにより開孔部３内部に流動し、図１のＣに示すように
良好な段差被覆性を有するシリコン膜とすることができ
る。
面図であり、図１のＡに示すようにかつ図２のＡないし
Ｃについて説明したように、周知の方法により半導体基
板１上にトランジスタなどの能動素子を形成し、半導体
基板１の表面を絶縁膜例えばシリコン酸化膜２で覆い、
その後その所望位置に開口部３を形成した。次に、図１
のＢに示すように、シランまたはジシランを原料ガスと
して熱ＣＶＤ法により絶縁膜２上および開孔部３内にア
ルモファスシリコン膜４Ａとしてのシリコン膜またはリ
ンドープドポリシリコン膜を形成する。この際の成膜温
度は、シランガスを用いた場合はおよそ５５０℃、ジシ
ランガスを用いた場合は４５０℃が好適である。なお、
この状態では空隙６が形成されている。しかしながらア
ルモファスシラン膜４Ａは、この状態から大気にさらす
ことなく、６００℃の窒素雰囲気中に８時間保持するこ
とにより開孔部３内部に流動し、図１のＣに示すように
良好な段差被覆性を有するシリコン膜とすることができ
る。
【０００８】
【発明の効果】以上、詳述したように、この発明は、熱
ＣＶＤまたはプラズマＣＶＤによりアルモファスシリコ
ン膜を形成する工程と、このアルモファスシリコンを酸
化性雰囲気にさらすことなく、真空または不活性ガス中
で熱処理する工程とを含むので、微小なシリコン薄膜の
開孔部での段差被覆性を向上させることができ、したが
って信頼性の高い配線を行うことができるという効果を
奏し、さらに半導体基板表面全体の平坦度を向上させる
ことができ、したがって精度の高い加工が可能になると
いう効果も奏する。
ＣＶＤまたはプラズマＣＶＤによりアルモファスシリコ
ン膜を形成する工程と、このアルモファスシリコンを酸
化性雰囲気にさらすことなく、真空または不活性ガス中
で熱処理する工程とを含むので、微小なシリコン薄膜の
開孔部での段差被覆性を向上させることができ、したが
って信頼性の高い配線を行うことができるという効果を
奏し、さらに半導体基板表面全体の平坦度を向上させる
ことができ、したがって精度の高い加工が可能になると
いう効果も奏する。
【図１】この発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】従来の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
４Ａ アルモファスシリコン膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 熱ＣＶＤまたはプラズマＣＶＤによりア
モルファスシリコン膜を形成する工程と、得られたアモ
ルファスシリコン膜を酸化性雰囲気にさらすことなく、
真空または不活性ガス中で熱処理する工程とを含むこと
を特徴とするシリコン薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985891A JPH0536604A (ja) | 1991-07-30 | 1991-07-30 | シリコン薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985891A JPH0536604A (ja) | 1991-07-30 | 1991-07-30 | シリコン薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536604A true JPH0536604A (ja) | 1993-02-12 |
Family
ID=16248362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18985891A Pending JPH0536604A (ja) | 1991-07-30 | 1991-07-30 | シリコン薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183304A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
1991
- 1991-07-30 JP JP18985891A patent/JPH0536604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183304A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5328861A (en) | Method for forming thin film transistor | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| US4169746A (en) | Method for making silicon on sapphire transistor utilizing predeposition of leads | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0536604A (ja) | シリコン薄膜形成方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS6234152B2 (ja) | ||
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPS6074507A (ja) | 半導体装置の製造方法 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| JPH03153045A (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JP2699625B2 (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH01191446A (ja) | 半導体装置の製造方法 | |
| JPH10303418A (ja) | 半導体装置の製造方法 | |
| JPS63114262A (ja) | 半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH08250723A (ja) | 半導体装置の製造方法 | |
| JPH0644569B2 (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 | |
| JPH02256248A (ja) | 薄膜半導体素子の製造方法 | |
| JPH01191449A (ja) | 半導体装置の製造方法 |