JPH0536628A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH0536628A JPH0536628A JP19303191A JP19303191A JPH0536628A JP H0536628 A JPH0536628 A JP H0536628A JP 19303191 A JP19303191 A JP 19303191A JP 19303191 A JP19303191 A JP 19303191A JP H0536628 A JPH0536628 A JP H0536628A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- electrode
- film
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】歩留まりが低下することなく、基板とのオーミ
ック接合も良好なタングステン埋め込み電極構造を有す
る半導体装置およびその製造方法を提供する。
【構成】本発明の半導体装置は、基板2にゲート電極5
および不純物領域6が形成された主面に、スムースコー
ト膜7が形成され、該スムースコート膜7に電極開口部
12が形成されて該電極開口部12にタングステン埋め
込み電極8が形成されるMOS型の半導体装置であっ
て、前記電極開口部12の底部には、タングステンシリ
サイド膜11が形成されている。
【効果】電極開口部の底部には、タングステンシリサイ
ド膜が形成されているので、タングステン電極の形成の
際に、異常反応が起こることもなく、また、良好なオー
ミック接合電極を得ることが可能となる。
(57) [Abstract] [PROBLEMS] To provide a semiconductor device having a tungsten-embedded electrode structure which is excellent in ohmic contact with a substrate without lowering the yield and a manufacturing method thereof. [Structure] A semiconductor device of the present invention comprises a gate electrode 5 on a substrate 2.
A MOS type in which a smooth coat film 7 is formed on the main surface on which the impurity region 6 is formed, an electrode opening 12 is formed in the smooth coat film 7, and a tungsten buried electrode 8 is formed in the electrode opening 12. In the semiconductor device, the tungsten silicide film 11 is formed on the bottom of the electrode opening 12. [Effect] Since the tungsten silicide film is formed at the bottom of the electrode opening, an abnormal reaction does not occur at the time of forming the tungsten electrode, and a good ohmic contact electrode can be obtained. Become.
Description
【0001】[0001]
【産業上の利用分野】本発明は、MOS型の半導体装置
およびその製造方法に関し、さらに詳しくは、MOS型
半導体装置におけるタングステンの埋め込み電極の構造
およびその製法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS type semiconductor device and a method of manufacturing the same, and more particularly to a structure of a tungsten buried electrode in a MOS type semiconductor device and a method of manufacturing the same.
【0002】[0002]
【従来の技術】図9は、MOS型半導体装置の選択タン
グステン埋め込み電極の構造を示す図である。同図にお
いて、2はシリコン基板、3は素子分離膜、9はゲート
酸化膜、5はゲート電極、4は枠付け酸化膜、6は不純
物領域、7は酸化膜(スムースコート膜)、8はタング
ステン膜である。2. Description of the Related Art FIG. 9 is a diagram showing the structure of a selective tungsten-embedded electrode of a MOS semiconductor device. In the figure, 2 is a silicon substrate, 3 is an element isolation film, 9 is a gate oxide film, 5 is a gate electrode, 4 is a framed oxide film, 6 is an impurity region, 7 is an oxide film (smooth coat film), and 8 is It is a tungsten film.
【0003】この選択タングステン埋め込み電極は、六
フッ化タングステン(WF6)ガスの酸化膜とシリコン
基板とに対する吸着分子数の差を利用して形成されるも
のであり、シリコン基板2上またはゲート電極5上の電
極開口部(コンタクトホール)にのみタングステン膜8
が成長するものである。This selective tungsten-embedded electrode is formed by utilizing the difference in the number of adsorbed molecules between the oxide film of tungsten hexafluoride (WF 6 ) gas and the silicon substrate, and is formed on the silicon substrate 2 or the gate electrode. Tungsten film 8 only on the electrode opening (contact hole) on
Is what grows.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、成長し
たタングステン膜8は、下地シリコン基板2との密着性
が極端に低く、成膜中に剥がれてしまい、実用化できな
かった。However, the grown tungsten film 8 has extremely low adhesion to the underlying silicon substrate 2 and is peeled off during film formation, which cannot be put to practical use.
【0005】また、密着性を向上させるために、反応温
度を上昇させると、図に示されるように、エンクローチ
メント15と称されるシリコン基板との異常反応が生じ
たり、あるいは、酸化膜7上にもタングステン膜8が堆
積したりして歩留まりが低下するという難点があった。When the reaction temperature is raised to improve the adhesion, an abnormal reaction with the silicon substrate called encroachment 15 occurs as shown in the figure, or on the oxide film 7. However, there is a problem that the yield is reduced due to the deposition of the tungsten film 8.
【0006】一方、図10に示されるように、非選択で
タングステン膜を成長させる場合には、タングステン膜
8の形成前に、下地層として、窒化チタン膜やチタンタ
ングステン膜などの剥がれ防止膜(アドヒージョン膜)
13が必要であるが、この剥がれ防止膜13は、スパッ
タリング法で形成されるために、1.0μm以下の径の
電極開口部(コンタクトホール)の底に十分な膜厚で堆
積することができず、このため、特にP型シリコン基板
とのオーミック接合が十分でないという難点がある。On the other hand, as shown in FIG. 10, when a tungsten film is grown unselectively, a peeling prevention film (such as a titanium nitride film or a titanium tungsten film) is formed as a base layer before forming the tungsten film 8. Adhesion film)
13 is required, but since the peeling prevention film 13 is formed by the sputtering method, it can be deposited with a sufficient film thickness on the bottom of the electrode opening (contact hole) having a diameter of 1.0 μm or less. Therefore, there is a drawback that ohmic contact with the P-type silicon substrate is not sufficient.
【0007】本発明は、上述の点に鑑みて為されたもの
であって、歩留まりが低下することなく、基板とのオー
ミック接合も良好なタングステン埋め込み電極構造を有
する半導体装置およびその製造方法を提供することを目
的とする。The present invention has been made in view of the above points, and provides a semiconductor device having a tungsten-embedded electrode structure in which the yield is not lowered and the ohmic contact with the substrate is good, and a manufacturing method thereof. The purpose is to do.
【0008】[0008]
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。In order to achieve the above-mentioned object, the present invention is constructed as follows.
【0009】すなわち、本発明の半導体装置は、基板に
ゲート電極および不純物領域が形成された主面に、スム
ースコート膜が形成され、該スムースコート膜に電極開
口部が形成されて該電極開口部にタングステン埋め込み
電極が形成されるMOS型の半導体装置であって、前記
電極開口部の底部には、タングステンシリサイド膜が形
成されている。That is, in the semiconductor device of the present invention, the smooth coat film is formed on the main surface of the substrate on which the gate electrode and the impurity region are formed, and the smooth coat film is formed with the electrode opening portion. In a MOS type semiconductor device in which a tungsten-embedded electrode is formed, a tungsten silicide film is formed at the bottom of the electrode opening.
【0010】また、本発明の半導体装置の製造方法は、
基板にゲート電極を形成する工程と、基板に不純物領域
を形成する工程と、タングステン膜を堆積した後熱処理
して不純物領域およびゲート電極部のタングステンをタ
ングステンシリサイドにする工程と、未反応のタングス
テンを除去する工程と、主面全体にスムースコート膜を
形成して平坦化する工程と、該スムースコート膜に電極
用開口部を設ける工程と、該電極用開口部に埋め込みタ
ングステン電極を形成する工程とを含んでいる。The semiconductor device manufacturing method of the present invention is
A step of forming a gate electrode on the substrate, a step of forming an impurity region on the substrate, a step of depositing a tungsten film and then performing a heat treatment to turn tungsten in the impurity region and the gate electrode portion into tungsten silicide, and a step of removing unreacted tungsten A step of removing, a step of forming a smooth coat film over the entire main surface to flatten it, a step of forming an electrode opening in the smooth coat film, and a step of forming an embedded tungsten electrode in the electrode opening. Is included.
【0011】[0011]
【作用】上記構成によれば、電極開口部(コンタクトホ
ール)の底部には、タングステンシリサイド膜が形成さ
れているので、タングステン電極を形成する際に、六フ
ッ化タングステン(WF6)ガスが基板と直接接しない
ので、異常反応が起こることもなく、また、良好なオー
ミック接合電極を得ることが可能となる。According to the above structure, since the tungsten silicide film is formed at the bottom of the electrode opening (contact hole), the tungsten hexafluoride (WF 6 ) gas is applied to the substrate when forming the tungsten electrode. Since it does not come into direct contact with, it is possible to obtain an excellent ohmic contact electrode without causing an abnormal reaction.
【0012】[0012]
【実施例】以下、図面によって本発明の実施例につい
て、詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0013】図1は、本発明の一実施例の半導体装置の
断面図であり、上述の従来例に対応する部分には、同一
の参照符を付す。FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention, in which parts corresponding to the above-mentioned conventional example are designated by the same reference numerals.
【0014】この実施例は、選択タングステン埋め込み
電極を有するMOS型の半導体装置である。この半導体
装置1は、シリコン基板2に、素子分離用酸化膜3、枠
付け酸化膜4を有するゲート電極5、不純物領域6がそ
れぞれ形成されており、さらに、その上に形成されたス
ムースコート膜(酸化膜)7の電極開口部(コンタクト
ホール)12に埋め込み電極用のタングステン膜8を選
択的に成長させたものである。なお、9はゲート酸化
膜、10はアルミニウム配線である。以上の構成は、図
9の従来例と基本的に同様である。This embodiment is a MOS type semiconductor device having a selective tungsten embedded electrode. In this semiconductor device 1, an oxide film 3 for element isolation, a gate electrode 5 having a framed oxide film 4, and an impurity region 6 are formed on a silicon substrate 2, and a smooth coat film formed thereon is further formed. The tungsten film 8 for the buried electrode is selectively grown in the electrode opening (contact hole) 12 of the (oxide film) 7. Incidentally, 9 is a gate oxide film, and 10 is an aluminum wiring. The above configuration is basically the same as the conventional example of FIG.
【0015】この実施例の半導体装置1では、スムース
コート膜7の電極開口12の底部のゲート電極5および
不純物領域6には、タングステンシリサイド膜11が形
成されている。In the semiconductor device 1 of this embodiment, the tungsten silicide film 11 is formed on the gate electrode 5 and the impurity region 6 at the bottom of the electrode opening 12 of the smooth coat film 7.
【0016】かかる構成を有する半導体装置1の製造方
法を、図2〜図7の工程図に基づいて説明する。A method of manufacturing the semiconductor device 1 having such a structure will be described with reference to the process diagrams of FIGS.
【0017】すなわち、この実施例の半導体装置の製造
方法では、先ず、図2に示されるように、シリコン基板
2に素子分離用酸化膜3を選択的に形成し、さらに、図
3に示されるにように、ゲート酸化膜9を形成した後に
ゲート電極5を形成する。このゲート電極5は、通常減
圧CVD法によって多結晶シリコン膜を数千オングスト
ローム堆積させたものを、写真製版法およびエッチング
法でパターニングして形成される。That is, in the method of manufacturing a semiconductor device according to this embodiment, first, as shown in FIG. 2, an element isolation oxide film 3 is selectively formed on a silicon substrate 2, and then, as shown in FIG. As described above, the gate electrode 5 is formed after forming the gate oxide film 9. The gate electrode 5 is usually formed by depositing a polycrystalline silicon film by several thousand angstroms by a low pressure CVD method and patterning it by a photolithography method and an etching method.
【0018】次に、図4に示されるように、ゲート電極
5の側壁部に枠付け酸化膜4を形成する。この枠付け工
程は、1μm幅以下程度のゲート長の場合には、高濃度
の不純物がゲート端にオーバーラップするのを防止する
ために必要な工程であり、減圧CVD法によって酸化膜
を堆積後、反応性イオンエッチング(RIE)法によっ
てエッチバックして形成される。さらに、高濃度不純物
領域6が形成される。なお、低濃度不純物領域は省略し
ている。Next, as shown in FIG. 4, a framed oxide film 4 is formed on the side wall of the gate electrode 5. This framing step is necessary to prevent high-concentration impurities from overlapping the gate end when the gate length is about 1 μm width or less, and after the oxide film is deposited by the low pressure CVD method. , And is etched back by the reactive ion etching (RIE) method. Further, the high concentration impurity region 6 is formed. The low concentration impurity region is omitted.
【0019】次に、図5に示されるように、タングステ
ン膜11aを形成し、その後熱処理を行ってゲート電極
5およびシリコン基板2上のタングステン膜11aをタ
ングステンシリサイド11に変化させる。このとき、枠
付け部分4および素子分離用酸化膜3上のタングステン
膜11aは、シリサイド化しない。なお、タングステン
膜11aは、膜厚が厚すぎると、多量のシリコンと反応
して結晶欠陥の原因となるので、1000オングストロ
ーム以下が適当である。Next, as shown in FIG. 5, a tungsten film 11a is formed, and then heat treatment is performed to change the tungsten film 11a on the gate electrode 5 and the silicon substrate 2 into the tungsten silicide 11. At this time, the tungsten film 11a on the framed portion 4 and the element isolation oxide film 3 is not silicided. If the tungsten film 11a is too thick, it reacts with a large amount of silicon and causes crystal defects, so 1000 angstroms or less is suitable.
【0020】次に、未反応のタングステン膜11aを酸
処理によって除去し、主面全体にスムースコート膜7を
形成して平坦化した後、図6に示されるように、このス
ムースコート膜7に電極用開口部12を形成する。Next, the unreacted tungsten film 11a is removed by an acid treatment to form a smooth coat film 7 on the entire main surface and flatten it, and then the smooth coat film 7 is formed on the smooth coat film 7 as shown in FIG. The electrode opening 12 is formed.
【0021】さらに、電極用開口部12にタングステン
膜8を選択成長させて図7に示されるように、埋め込み
タングステン電極を形成し、さらに、アルミニウム配線
10を形成して図1の半導体装置1を得る。Further, a tungsten film 8 is selectively grown in the electrode opening 12 to form a buried tungsten electrode as shown in FIG. 7, and an aluminum wiring 10 is further formed to complete the semiconductor device 1 of FIG. obtain.
【0022】このようにタングステン膜8の選択成長の
際には、タングステンシリサイド11が既に形成されて
いるので、六フッ化タングステン(WF6)ガスがシリ
コン基板2と直接接しないので、異常反応が起こること
もなく、また、タングステン電極8とタングステンシリ
サイド11とが良好に接合することになる。なお、パッ
シベーション工程等は、省略する。As described above, during the selective growth of the tungsten film 8, since the tungsten silicide 11 has already been formed, the tungsten hexafluoride (WF 6 ) gas does not come into direct contact with the silicon substrate 2, so that an abnormal reaction occurs. It does not occur, and the tungsten electrode 8 and the tungsten silicide 11 are well bonded. The passivation process and the like are omitted.
【0023】図8は、本発明の他の実施例方法による半
導体装置10の断面図であり、上述の実施例に対応する
部分には、同一の参照符を付す。[0023] Figure 8 is another cross-sectional view of the semiconductor device 1 0 according to an embodiment the method of the present invention, the parts corresponding to the embodiments described above are denoted by the same reference numerals.
【0024】この実施例は、非選択でタングステン膜8
を成長させるものであり、タングステン膜8の形成前
に、剥がれ防止膜(アドヒージョン膜)として、窒化チ
タン膜13を形成し、タングステン膜8を非選択で全面
に形成し、エッチバックによって電極開口部12内のみ
にタングステン膜8を残す構造としたもの、いわゆる、
ブランケット法による場合を示している。In this embodiment, the tungsten film 8 is not selected.
Before the formation of the tungsten film 8, a titanium nitride film 13 is formed as a peeling prevention film (adhesion film), the tungsten film 8 is formed on the entire surface in a non-selective manner, and the electrode opening portion is formed by etching back. A structure in which the tungsten film 8 is left only inside 12, so-called,
The case using the blanket method is shown.
【0025】この実施例においても、剥がれ防止膜とし
ての窒化チタン膜13とタングステンシリサイド11と
が良好に接合することになる。その他の構成は、上述の
実施例と同様である。Also in this embodiment, the titanium nitride film 13 as the exfoliation preventing film and the tungsten silicide 11 are well bonded. The other structure is the same as that of the above-mentioned embodiment.
【0026】[0026]
【発明の効果】以上のように本発明によれば、電極開口
部(コンタクトホール)の底部には、タングステンシリ
サイド膜が形成されているので、埋め込みタングステン
電極を成長させる際に、ガスが基板と直接接しないの
で、異常反応が起こることもなく、また、良好なオーミ
ック接合電極を得ることが可能となる。As described above, according to the present invention, since the tungsten silicide film is formed at the bottom of the electrode opening (contact hole), when the embedded tungsten electrode is grown, the gas does not contact the substrate. Since they do not come into direct contact with each other, an abnormal reaction does not occur, and a good ohmic contact electrode can be obtained.
【図1】本発明の一実施例の断面図である。FIG. 1 is a sectional view of an embodiment of the present invention.
【図2】シリコン基板2に素子分離用酸化膜3を選択的
に形成した状態の断面図である。FIG. 2 is a cross-sectional view showing a state where an element isolation oxide film 3 is selectively formed on a silicon substrate 2.
【図3】ゲート電極5を形成した状態の断面図である。FIG. 3 is a cross-sectional view showing a state where a gate electrode 5 is formed.
【図4】ゲート電極5の側壁部に枠付け酸化膜4を形成
した状態の断面図である。FIG. 4 is a cross-sectional view showing a state where a framed oxide film 4 is formed on a side wall portion of a gate electrode 5.
【図5】タングステンシリサイド11を形成した状態の
断面図である。FIG. 5 is a cross-sectional view showing a state where tungsten silicide 11 is formed.
【図6】スムースコート膜7に電極用開口部12を形成
した状態の断面図である。FIG. 6 is a cross-sectional view showing a state in which an electrode opening 12 is formed in the smooth coat film 7.
【図7】埋め込みタングステン電極8を形成した状態の
断面図である。FIG. 7 is a sectional view showing a state in which a buried tungsten electrode 8 is formed.
【図8】本発明の他の実施例方法による半導体装置10
の断面図である。FIG. 8 is a semiconductor device 1 0 according to another embodiment method of the present invention.
FIG.
【図9】従来例の断面図である。FIG. 9 is a sectional view of a conventional example.
【図10】他の従来例の断面図である。FIG. 10 is a cross-sectional view of another conventional example.
1,10 半導体装置 2 シリコン基板 3 素子分離膜 5 ゲート電極 6 不純物領域 7 スムースコート膜 8 タングステン膜 11 タングステンシリサイド 12 電極開口部1, 10 Semiconductor device 2 Silicon substrate 3 Element isolation film 5 Gate electrode 6 Impurity region 7 Smooth coat film 8 Tungsten film 11 Tungsten silicide 12 Electrode opening
Claims (2)
された主面に、スムースコート膜が形成され、該スムー
スコート膜に電極開口部が形成されて該電極開口部にタ
ングステン埋め込み電極が形成されるMOS型の半導体
装置であって、 前記電極開口部の底部には、タングステンシリサイド膜
が形成されることを特徴とする半導体装置。1. A smooth coat film is formed on a main surface of a substrate on which a gate electrode and an impurity region are formed, an electrode opening is formed in the smooth coat film, and a tungsten buried electrode is formed in the electrode opening. A semiconductor device of the MOS type, wherein a tungsten silicide film is formed on the bottom of the electrode opening.
に不純物領域を形成する工程と、タングステン膜を堆積
した後熱処理して不純物領域およびゲート電極部のタン
グステンをタングステンシリサイドにする工程と、未反
応のタングステンを除去する工程と、主面全体にスムー
スコート膜を形成して平坦化する工程と、該スムースコ
ート膜に電極用開口部を設ける工程と、該電極用開口部
に埋め込みタングステン電極を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。2. A step of forming a gate electrode on a substrate, a step of forming an impurity region on a substrate, a step of depositing a tungsten film and then performing a heat treatment to convert tungsten in the impurity region and the gate electrode portion into tungsten silicide, A step of removing unreacted tungsten, a step of forming a smooth coat film on the entire main surface to planarize it, a step of providing an electrode opening in the smooth coat film, and a tungsten electrode buried in the electrode opening. And a step of forming a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19303191A JPH0536628A (en) | 1991-08-01 | 1991-08-01 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19303191A JPH0536628A (en) | 1991-08-01 | 1991-08-01 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536628A true JPH0536628A (en) | 1993-02-12 |
Family
ID=16301020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19303191A Pending JPH0536628A (en) | 1991-08-01 | 1991-08-01 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536628A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153908A (en) * | 1998-05-08 | 2000-11-28 | Nec Corporation | Buried-gate semiconductor device with improved level of integration |
| WO2008103705A3 (en) * | 2007-02-22 | 2008-11-27 | Intel Corp | Methods of forming transistor contacts and via openings |
-
1991
- 1991-08-01 JP JP19303191A patent/JPH0536628A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153908A (en) * | 1998-05-08 | 2000-11-28 | Nec Corporation | Buried-gate semiconductor device with improved level of integration |
| WO2008103705A3 (en) * | 2007-02-22 | 2008-11-27 | Intel Corp | Methods of forming transistor contacts and via openings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175721B2 (en) | Method for manufacturing semiconductor device | |
| JP2800788B2 (en) | Method for manufacturing semiconductor device | |
| JPH07312353A (en) | Method for manufacturing semiconductor device | |
| JPH0536628A (en) | Semiconductor device and manufacturing method thereof | |
| JP2623659B2 (en) | Method for manufacturing MIS transistor | |
| JPH08288390A (en) | Semiconductor device and manufacture thereof | |
| JPS6355932A (en) | Manufacture of semiconductor device | |
| JPH053170A (en) | Blanket tungsten plug formation method | |
| JP2702293B2 (en) | Method for manufacturing semiconductor device | |
| JP3063165B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3104258B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3189399B2 (en) | Method for manufacturing semiconductor device | |
| JP2706388B2 (en) | Method for manufacturing semiconductor device | |
| JPH02178922A (en) | Manufacture of semiconductor device | |
| JPH1145936A (en) | Semiconductor device and manufacturing method thereof | |
| JPS63193571A (en) | Method of forming vertical shot field effect transistor | |
| JPH07130732A (en) | Semiconductor device and its manufacture | |
| JPH07240461A (en) | Fabrication of semiconductor device | |
| JP3135169B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03181135A (en) | Manufacture of semiconductor device | |
| JPH0562929A (en) | Method for manufacturing semiconductor device | |
| JPH0653234A (en) | Method for manufacturing semiconductor device | |
| JPH03214735A (en) | Manufacture of semiconductor device | |
| JPH05304150A (en) | Fabrication of semiconductor integrated circuit device | |
| JPH0621053A (en) | Manufacture of semiconductor device |