JPH0536689A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0536689A
JPH0536689A JP21462191A JP21462191A JPH0536689A JP H0536689 A JPH0536689 A JP H0536689A JP 21462191 A JP21462191 A JP 21462191A JP 21462191 A JP21462191 A JP 21462191A JP H0536689 A JPH0536689 A JP H0536689A
Authority
JP
Japan
Prior art keywords
film
resin
psg
layer
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21462191A
Other languages
English (en)
Inventor
Teruo Iino
輝夫 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21462191A priority Critical patent/JPH0536689A/ja
Publication of JPH0536689A publication Critical patent/JPH0536689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 半導体装置の製造工程において、生じる表面
段差を解消する。 【構成】 段差を有する絶縁膜上に低分子量のポリ炭酸
エステル樹脂膜5aを形成し、その後加熱処理して、そ
の樹脂膜5aを完全に平坦化した後、樹脂膜5aをプラ
ズマエッチにより完全に除去すれば、段差のない絶縁膜
表面が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC,LSI等の半導
体装置の製造方法に関し、特に層間絶縁膜表面の段差平
坦化法に関する。
【0002】
【従来の技術】単一半導体表面上に多数の半導体素子を
組み込んだモノリシック型集積回路では、その中のすべ
ての半導体素子がプレーナー構造になっている。
【0003】このような半導体装置は、不純物の選択的
拡散,表面酸化膜のコンタクト用窓明け,半導体表面保
護のための絶縁膜の形成、及び最後のリード線取り出し
用のボンディングパッド部分のみ配線層の露出などの工
程を経て形成される。
【0004】従って、半導体素子形成の工程が進むに従
い、半導体素子を組み込んだ装置表面は、種々の段差が
形成される。
【0005】例えば、図2(a)に示されるように、シ
リコン基板1上に、厚さ0.2μmの酸化シリコン膜2
が形成され、その上に多結晶シリコンパターン3a,3
b及び3cが形成されている。
【0006】ここで、多結晶シリコン膜の厚さは約0.
4μmとし、かつ、パターン3aと3bの間隔は1.5
μmとし、同じくパターン3bと3cとの間隔は7.5
μmとする。この時点での表面段差は、0.4μmとい
うことになる。
【0007】次に図2(b)に示されるように、常圧C
VD(化学的気相成長)法により燐を6(重量)%添加
したSiO2膜、すなわちPSG(Phospho−S
ilicate Glass)膜を厚さ0.6μmの層
間絶縁膜として堆積させる。
【0008】堆積直後の段差部は図示のように、角が丸
く盛り上がった形状となり、かつ段差は全く変らず、
0.4μmのままである。
【0009】次にPSG膜4aを堆積後にN2気体中
で、1000℃,30分の加熱処理を行うと、PSG膜
4aは若干軟化流動し、図2(c)に示すように、段差
部がかなり平滑化して、傾斜を帯びたPSG膜4bとな
る。
【0010】しかしながら、段差部は平滑化するもの
の、表面段差は全く減少せず、PSG膜4aと同じく
0.4μmの段差は依然として残っている。
【0011】
【発明が解決しようとする課題】前述の層間絶縁膜4b
上の段差の存在は、その後の工程であるPSG膜4bの
所定の部分を開孔する、いわゆるコンタクト開孔工程に
おいて極めて深刻な悪影響を与えることになる。
【0012】すなわち、段差の上下においてフォトレジ
スト膜の厚さが異なってくるため、段の上下部に同一の
開孔サイズのコンタクトパターンを形成することが困難
となる。
【0013】しかも、近年パターンの微細化が進むにつ
れ、この問題はより深刻となることは自明である。
【0014】従来、層間膜として用いられているPSG
膜は、下地の多結晶シリコンパターンによる段差をその
まま反映して0.4〜1.4μmの段差が発生し、デバ
イス機能を損なわない程度の熱処理では、段差部分がか
なり平滑化するものの、段の上下での高低差はほとんど
緩和せず、平坦化に対してはほとんど効果がない現状で
あり、このため、その後の微細パターン形成に大きな困
難が生じていた。
【0015】本発明の目的は段差の存在による微細パタ
ーン形成の困難を解決するためになされたものであり、
層間絶縁膜上の段差を全く解消し、極めて平坦なPSG
膜表面を実現する半導体装置の製造方法を提供すること
にある。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法においては、半
導体基板上の段差を有する絶縁膜上にポリ炭酸エステル
重合体を主成分とする有機物の薄層を付着する工程と、
該基板を加熱処理して、該薄層の表面を平坦化する工程
と、該薄層に遠紫外光を照射する工程と、プラズマエッ
チング法により該有機薄層、次いで絶縁膜をエッチング
する工程とを含むものである。
【0017】また、前記ポリ炭酸エステル重合体は、重
量平均分子量5,000以下であり、前記遠紫外光の波
長は、180〜350nmである。
【0018】
【作用】本発明では、低分子量の有機樹脂膜をPSG膜
表面に塗布し、その後の加熱処理により、この樹脂膜を
完全に平坦な平面になるまで、軟化流動させる。
【0019】その後、所定の処理により樹脂成分を重合
させて高分子化させ、適度な耐熱性及び耐プラズマ性を
付与した後、下地のPSG膜とほぼ同等のエッチング速
度となるプラズマエッチング条件で、樹脂膜と下地のP
SG膜を同時にエッチング処理する。
【0020】これにより、PSG膜の凸部を完全に除去
し、極めて広い範囲でほぼ完全に平坦なPSG膜表面を
実現する。
【0021】
【実施例】以下、本発明の一実施例を図により説明す
る。
【0022】まず、図2(c)に示されるPSG膜4b
上に、薄層のポリ炭酸エステル樹脂膜5aを付着させ
る。
【0023】この場合、使用するポリ炭酸エステル樹脂
の重量平均分子量(Mw)は、2,000〜3,000
程度とかなり低分子量となっている。
【0024】上記のポリ炭酸エステルは以下の方法で合
成される。(4,4′−ジヒドロキシジフェニル−2,
2−プロパン)とジフェニルカーボネートを等モル量混
合し、250℃,15mmHgの高温,減圧条件下で、
エステル交換反応により重合させると、分子量2,00
0〜3,000のポリ炭酸エステルポリマーを得る。
【0025】このポリマーに、光架橋剤として、4,
4′ジアジドカルコンをポリマー成分の2.0〜2.5
重量%添加し、この混合物を溶媒として酢酸ノルマル−
ブチル40%とノルマルヘキサン60%の混合溶剤に1
5〜18重量%の濃度で溶解させて、粘度が5〜6CP
(センチポイズ)程度になる塗布液を調整する。
【0026】この塗布液をスピンコート法により、PS
G膜4b上に約0.2μmの厚さに塗布して、樹脂膜層
5aを形成する(図1(a))。
【0027】段差のあるPSG膜4b上に塗布された樹
脂膜5aは、下地の段差に応じて、やはり凹凸のある表
面形状を呈する。この凹凸の状態は下地の段差形状,間
隔に依存するが、例えば多結晶シリコンパターン3aと
3bの間の谷間では、0.2μm程度にへこむのに対
し、より間隔の広いパターン3bと3cの間では、0.
4μmとほぼPSG膜の段差と等しい表面段差が生じて
いることが観察された。
【0028】次に、シリコン基板1をクリーンオーブン
中で、180〜190℃,30分の加熱処理を行うと、
樹脂膜5aは比較的低分子量のため、極めて容易に軟化
流動し、ほぼ完全に平坦な表面を有するポリ炭酸エステ
ル樹脂5bとなる(図1(b))。
【0029】続いて、遠紫外光照射装置(例えば、フュ
ージョン(Fusion)社製のMicrolite
Photo Stabilizer 126PA)を用
いて、遠紫外光10を照射すると同時にホットプレート
により加熱処理を行う(図1(c))。
【0030】ここで、照射条件として波長域200〜3
00nmの遠紫外光10を照度0.75w/cm2で6
0秒間照射する。また加熱条件として、照射開始時に1
00℃にホットプレート温度を設定し、その後、1℃/
秒の割合でホットプレート温度を上昇させ、60秒経過
してホットプレート温度が160℃に達して照射終了
し、照射終了した時点から水冷方式により60秒以内に
ホットプレート温度を室温(22〜23℃)まで冷却す
る。
【0031】この遠紫外光10の照射処理により、ポリ
炭酸エステル樹脂層5bは重合反応を起こし、耐熱性及
び耐プラズマ性が著しく向上した樹脂層5cとなる。
【0032】次いで、平行平板型反応性イオンエッチン
グ装置を用いてCF4とO2の混合ガスのプラズマでシリ
コン基板1を処理する。このときのエッチング条件は、
消費電力を800W/H,エッチングガスCF4/O2
混合比を75/25とし、気体圧力を50mTorrと
すると、ポリ炭酸エステル樹脂膜5cと下地のPSG膜
4bのエッチングレートがどちらも250Å/分とほぼ
同等になった。
【0033】この条件でエッチングすると、図1(d)
で示すように樹脂膜5cが次第にエッチングされて、P
SG膜4bの凸部が露出すると、上記の両方の材質のエ
ッチングレートが等しいため、両方の膜が同時に同一平
面を保ったままエッチングされることになる(図1
(d))。
【0034】最後にPSG膜4bの凹部に残るポリ炭酸
エステル樹脂膜5cが完全に除去されるまでエッチング
を進めると、図1(e)に示すような完全に平坦な表面
形状のPSG膜4bが得られる。
【0035】
【発明の効果】以上説明したように本発明によれば、当
初層間膜であるPSG膜4b上で存在した約0.4μm
の段差が完全に解消し、ほぼ完全に平坦な表面形状を有
する層間膜が得られるので、その後の工程のコンタクト
パターン形成において従来より微細なコンタクトパター
ンを開孔可能となり、半導体装置の歩留り及び性能を向
上できるという効果がある。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明の一実施例を工程順
に示す断面図である。
【図2】(a)〜(c)は、従来の半導体装置の製造方
法を工程順に示す断面図である。
【符号の説明】
1 シリコン基板 2 SiO2膜 3a,3b,3c 多結晶シリコンパターン 4a,4b PSG膜 5a,5b,5c ポリ炭酸エステル樹脂膜 10 遠紫外光

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の段差を有する絶縁膜上に
    ポリ炭酸エステル重合体を主成分とする有機物の薄層を
    付着する工程と、 該基板を加熱処理して、該薄層の表面を平坦化する工程
    と、 該薄層に遠紫外光を照射する工程と、 プラズマエッチング法により該有機薄層、次いで絶縁膜
    をエッチングする工程とを含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記ポリ炭酸エステル重合体は、重量平
    均分子量5,000以下であり、 前記遠紫外光の波長は、180〜350nmであること
    を特徴とする請求項1に記載の半導体装置の製造方法。
JP21462191A 1991-07-31 1991-07-31 半導体装置の製造方法 Pending JPH0536689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21462191A JPH0536689A (ja) 1991-07-31 1991-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21462191A JPH0536689A (ja) 1991-07-31 1991-07-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0536689A true JPH0536689A (ja) 1993-02-12

Family

ID=16658764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21462191A Pending JPH0536689A (ja) 1991-07-31 1991-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0536689A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631683A (en) * 1993-12-28 1997-05-20 Seiko Epson Corporation Ink jet cartridge and printer using it
US6466397B1 (en) 1999-08-05 2002-10-15 Funai Electric Co., Ltd. Tape cassette loading device, and a tape deck having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631683A (en) * 1993-12-28 1997-05-20 Seiko Epson Corporation Ink jet cartridge and printer using it
US6466397B1 (en) 1999-08-05 2002-10-15 Funai Electric Co., Ltd. Tape cassette loading device, and a tape deck having the same

Similar Documents

Publication Publication Date Title
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
CN1089369A (zh) 采用甲硅烷基化作用形成图形的方法
JPH0536689A (ja) 半導体装置の製造方法
JPS59214240A (ja) 半導体装置の製造方法
EP0285245A1 (en) Device fabrication involving planarization
JPH0233153A (ja) 半導体装置の製造方法
JPH0444741B2 (ja)
JPH0329298B2 (ja)
JPS63246848A (ja) 半導体装置の製造方法
JP3439488B2 (ja) 半導体装置の製造方法
JPS59161827A (ja) 絶縁膜加工法
JPH0265256A (ja) 半導体装置の製造方法
JP3318938B2 (ja) 気相エッチング方法および装置
JPS5935451A (ja) 層間絶縁膜の形成方法
JPS61184823A (ja) 集積回路にコンタクトを製作する方法
JPS60249334A (ja) 薄膜形成方法
JPS6236827A (ja) 選択エツチング方法
JPS6236828A (ja) 選択エツチング方法
JPH0737886A (ja) 半導体装置の製造方法
JPH042183B2 (ja)
JPH05275424A (ja) 半導体装置の製造方法
JPS58168263A (ja) 半導体装置の製造方法
JPS59225526A (ja) 平坦化方法
JPH04184444A (ja) 感光性耐熱樹脂組成物と半導体装置の製造方法
JPS59225529A (ja) 絶縁層の平坦化方法