JPS63246848A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63246848A
JPS63246848A JP8152187A JP8152187A JPS63246848A JP S63246848 A JPS63246848 A JP S63246848A JP 8152187 A JP8152187 A JP 8152187A JP 8152187 A JP8152187 A JP 8152187A JP S63246848 A JPS63246848 A JP S63246848A
Authority
JP
Japan
Prior art keywords
film
novolak resin
resin
psg
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8152187A
Other languages
English (en)
Inventor
Teruo Iino
飯野 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8152187A priority Critical patent/JPS63246848A/ja
Publication of JPS63246848A publication Critical patent/JPS63246848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIC,LSI等の半導体装置の製造方法に係シ
、特に層間膜表面の段差平担化に関する。
〔従来の技術〕
単一半導体上基板上に多数の半導体素子を組み込んだモ
ノリシック型集積回路では、その中のすべての半導体素
子はプレーナー型構造になっている。このような半導体
装aは、不純物の選択的拡散2表面酸化膜のコンタクト
用窓明け、半導体表面保護の九めの絶縁膜の形成、およ
び最後のIJ−ド線取フ出し用のポンディングパッド部
分のみ配線層の露出などの工程を経て形成される。従っ
て半導体素子の表面工程が進むに従い半4体素子を組み
込んだ装置表面は、種々の段差が形成されることになる
例えば、第2図(a)に示される様に、シリコン基板1
上に、厚さ約0.2μmの酸化クリコン膜2が形成され
、その上に多結晶シリコンパターン3a。
3b、および3cが形成されている。ここで多結晶シリ
コン膜の厚さは約0.4μmとし、かつ、パターン3a
と3bとの間隔abは1.5μmとし、同じく同3bと
3Cの間隔bcは75μmとする。
この時点での表面段差は0.4μmということになるO 次に第2図(b)に示される様に、常圧CVD(化学的
気相成長)法により燐を6(重量)%添加した5iU2
膜、即ちPSG膜(Phospho−8i1ic−at
e Glass)4af厚さ0.6μmの層間絶縁膜と
して堆積させる。堆積直後の段差部は図示の様に、角が
丸く盛り上った形状となシ、かつ段差は全く変らず0.
4μmのままでるる。
次にPEG膜4aを堆積後N、気体中で、1000℃3
0分の加熱処理を行うと、PSG膜4aは若干軟化流動
し、第2図(C)に示す様に、段差部がかなシ平滑化し
て、傾斜をおびたPSG膜4bとなる。
しかしながら段差部は平滑化するものの、表面段差は全
く減少せず、PEG膜4aと同じ<0.4μmの段差は
依然として残っている。
〔発明が解決しようとする問題点〕
前述の層間絶縁膜4b上の段差の存在は、その後の工程
である、同PSG膜4bの所定の部分を開孔するいわゆ
るコンタクト開孔工程において極めて深刻な悪影響を与
えることになる。即ち段差の上下においてコオトレジス
ト膜の厚さが異って来るため、段の上下部に同一の開口
サイズのコンタクトパターン金形成するのが困難となる
。しかも近年パターンの微細化が進むにつれこの問題は
よシ深刻となることは自明である。
従来、層間膜として用いられているPSG膜は、下地の
多結晶ノリコンパターンによる段差部そのまま反映して
0.4〜1.0μの段差が発生し、デバイス機能を損わ
ない程度の熱処理では、段差付近がかなシ平滑化するも
のの、段の上下での高低差はほとんど緩和せず、平担化
に対してはほとんど効果がない現状であシ、このため、
その後の微細パターン形成に大きな困難が生じていた。
上述し念従来の方法に対し、本発明は、PSG膜上に低
分子量のノボラック樹脂全塗布し、その後の熱処理によ
シ軟化流動させて、樹脂膜の表面を完全に平担化し九後
、その後のエツチングに耐える様に遠紫外光の照射処理
を加えて、樹脂ポリマーの重合反応を起させて、樹脂の
耐熱性と耐プラズマ性を向上させた後、プラズマエッチ
によジノボラック樹脂と下地のPSG膜を同等の速度で
ノボラック樹脂を完全に除去するまでエツチングして、
完全に平担な表面を有するPSG層間膜を実現するとい
う内容を有する。
〔問題点を解決するための手段〕
本発明はこの段差の存在によるその後の微細パターン形
成の困難を解決するために成され念ものでめシ、層間絶
縁膜上の段差を全く解消し、極めて平担なPEG膜表面
を実現する新規な方法を提唱するものである。
本発明では、低分子量の有機樹脂膜をPEG膜表面に塗
布し、その後の加熱処理により、この樹脂膜を完全に平
担な平面になるまで、軟化流動させ、その後、所定の処
理により樹脂成分を1合させて、高分子化させて、適度
な耐熱性および耐プラズマ性を付与した後、下地のPE
G膜とほぼ同一のエツチング速度となるプラズマエツチ
ング条件で、樹脂膜と下地のPSG膜を同時にエツチン
グ処理し、PEG膜の凸部を完全に除去することによシ
、極めて広い範囲でほぼ完全に平担なPSG膜表面を実
現することを特徴とするものである。
以下図面を参照しながら詳細に説明する。
〔実施例〕
まず第2図(C)に示されるPSG膜上に、フェノール
ノボラック樹脂の薄層5ai付着させる(第1図(a)
)。
この場合、使用するノボラック樹脂は、通常のポジレジ
ストに使用されているものより、かなシ低分子量の材料
を用いる。即ち、重量平均分子量(Mw)が2000〜
5000程度と、通常のポジレジストに用いられている
樹脂に比べて約1/2〜1/3程匿となっている。この
ノボラック樹脂をエチルセロソルブアセテート溶剤中に
10.0〜1ZOIL量)%溶解させて、粘度が2〜3
cp(センチボイズ)程度になる塗布液t−調製し、こ
の塗布液をスピンコード法によシ、PSG膜4b上に約
0.2μm の厚さに塗布して、樹脂膜IJ5aを形成
する。
段差のあるP8G膜4b上に塗布された樹脂膜5aは下
地の段差に応じてやはり凹凸のめる表面形状を呈する。
この凹凸の状態は下地の段差形状、間隔に依存するが、
例えば多結晶シリコンパターン3aと3bの間の谷間で
は、0.2μm程度へこむのに対し、よシ間隔の広い同
パターン3bと30の4間では0.4μmというほぼP
SG膜の段差と等しい表面段差が生じていることが観察
され友。
次に、Si基板1iクリーンオープン(N鵞)中で、1
50−160°030分の加熱処理全行うと、樹脂膜5
aは比較的低分子量のため極めて答易に軟化流動し、は
ぼ完全に平担な表面を有するノボラック樹脂層5bとな
る(第1図(b)〕。
続いて、遠紫外光照射装置(例えばコユージョy (F
usion)社製のMicrolite Photo 
st −abilizer 126PA) f用いて、
遠紫外光10を照射すると、同時にホットプレートによ
り加熱処理を行う(第1図(C))。
ここで照射条件として波長域200〜3QQnmの遠紫
外光を照度0.75 W/ c m 2で60秒間照射
する。
また加熱条件として、照射開始時に100℃にホットプ
レート温度を設定し、その後LO℃/秒の割合でホット
プレート温度を上昇させ、60秒g過してホットプレー
ト温度が160 ’(:!に達しで照射終了し、照射終
了した時点から水冷方式により60秒以内にホットプレ
ート桶度を上湯(22〜23℃)まで冷却する。この遠
紫外光の照射処理=す、ノボラック樹脂層5bは重合反
応奮起し耐熱性および耐プラズマ性が着しく向上した樹
脂層5Cとなる0 次いで、平行平板型反Lb性イオンエツチング装置を用
いてCF4とO2の混合ガスのプラズマでSi基基板上
処理する。このときのエツチング条件として、消費電力
800W、/H、CI−T410鵞の混合比を75/2
5とし、気体圧力を50m、’l’orrとすると、ノ
ボラック・償脂膜5Cと下地のf’ S G Jp 4
 bのエラチングレー)がどちらも250A/分とほぼ
同一になった。
この条件でエツチングすると、第1図(d)で示す様に
樹脂層5Cが次第にエツチングで扛で、PSG膜4bの
凸部が露出すると、上記の両刀の材質のエツチングレー
トが等しいため、両刀の暎が同時に同一平面を保ったま
ま食刻さnることになる(第1図(d))。
最後にPSG膜4bの凹部に残るノボラック樹脂5Cが
完全に除去されるまでエツチングを進めると、第1図(
e)に示す様な完全に平担な表面形状のPSG膜4bが
得らnる。
〔発明の効果〕
この発明の方法により、当初層間膜であるPSG膜4b
上に存在した約0.4μの段差が完全に解消し、はぼ完
全に平担な表面形状を有する層間膜が得られるので、そ
の後の工程のコンタクトパターン形成において従来よシ
微細なコンタクトパターンを開孔可能となシ、半導体装
置の歩留シおよび性能に関し、極めて好ましい影響を与
えることができる。
【図面の簡単な説明】
第1図(a)ないしくe)は本発明の一実施例を説明す
るための工程断面図、第2図(a)ないしくC)は従来
の半導体装置の製造方法を説明するための工程断面図で
ある。 1−−−−−−8 i基板、2−−−−−−8102膜
、3a、3b。 3C・・−・・多結晶ブリコンパターン、4a、4b・
・・・・・PSG膜、5a、5b、5c・・・・・・フ
ェノールノボラック樹脂膜、10・・・・・・遠紫外光
、ab・・・・・・多結晶シリコンパターン3aと3b
の間隔、b C・・・・・・多結晶シリコンパターン3
bと30の間隔。 羊 I  聞 第 1 閏

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上の段差を有する絶縁膜上に、重量平均分子
    量@BS@w6000以下のフェノールノボラック重合
    体を主成分とする有機物の薄層を付着する工程と、該基
    板を加熱処理して、該薄層の表面を平担化する工程と、
    該薄層に180〜350nmの波長の遠紫外光を照射す
    る工程と、プラズマエッチング法により該有機薄層、次
    いで絶縁膜をエッチングする工程とを含むことを特徴と
    する半導体装置の製造方法。
JP8152187A 1987-04-01 1987-04-01 半導体装置の製造方法 Pending JPS63246848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8152187A JPS63246848A (ja) 1987-04-01 1987-04-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8152187A JPS63246848A (ja) 1987-04-01 1987-04-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63246848A true JPS63246848A (ja) 1988-10-13

Family

ID=13748641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8152187A Pending JPS63246848A (ja) 1987-04-01 1987-04-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63246848A (ja)

Similar Documents

Publication Publication Date Title
JP2951504B2 (ja) シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
JPS62272535A (ja) 微細分解能ホトリソグラフイ用のトライレベルレジスト方法
JPS63246848A (ja) 半導体装置の製造方法
JPH0536689A (ja) 半導体装置の製造方法
JPS60161621A (ja) 半導体装置の製造方法
JPS61287245A (ja) 多層配線法
JPS6117135B2 (ja)
JPS6236827A (ja) 選択エツチング方法
JPS63301521A (ja) パタ−ン形成法
JP3544358B2 (ja) 下地段差平坦化方法および半導体装置の製造方法
JPH05182904A (ja) パターン形成方法
JPS63115337A (ja) フオトレジストの処理方法
JPH042183B2 (ja)
JPH02159724A (ja) 半導体装置の製造方法
CN115453821A (zh) 一种聚酰亚胺在多台面高阶差的平坦化光刻方法
JPS58223346A (ja) 素子分離領域の形成方法
JPS62247523A (ja) 半導体装置の製造方法
JPS6148922A (ja) 半導体装置の製造方法
JPS63164342A (ja) 絶縁膜形成方法
JPS6347263B2 (ja)
JPH0244728A (ja) 半導体製造装置および半導体装置の製造方法
JPH04320322A (ja) レジストパターンの作製方法
KR950034424A (ko) 글로벌평탄화방법
JPH04282831A (ja) 半導体装置の製造方法
JPS58168263A (ja) 半導体装置の製造方法