JPH0536722A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0536722A JPH0536722A JP3210221A JP21022191A JPH0536722A JP H0536722 A JPH0536722 A JP H0536722A JP 3210221 A JP3210221 A JP 3210221A JP 21022191 A JP21022191 A JP 21022191A JP H0536722 A JPH0536722 A JP H0536722A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- contact hole
- electrode layer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート酸化膜に開口されたコンタクトホール
によって露出している下層の電極層の表面の自然酸化膜
を除去する工程において、ゲート酸化膜を侵食から保護
し、安定したゲート酸化膜を維持する。 【構成】 ゲート酸化膜１３上に、アモルファスシリコ
ンを堆積させて保護層１４ａを形成した後、コンタクト
ホール１５を開口し、その後、コンタクトホール１５に
よって露出している下層のゲート電極層１２の表面の自
然酸化膜を希フッ酸処理等によってエッチングして除去
し、この際、保護層１４ａによってゲート酸化膜１３が
侵食から保護されるようにした。その後、保護層１４ａ
とコンタクトホール１５の全面にわたって、アモルフア
スシリコンを堆積させることにより、コンタクトホール
１５においてゲート電極層１２と接続されたアクチブ層
１４が形成され、ボトムゲート型ＴＦＴが製造される。
によって露出している下層の電極層の表面の自然酸化膜
を除去する工程において、ゲート酸化膜を侵食から保護
し、安定したゲート酸化膜を維持する。 【構成】 ゲート酸化膜１３上に、アモルファスシリコ
ンを堆積させて保護層１４ａを形成した後、コンタクト
ホール１５を開口し、その後、コンタクトホール１５に
よって露出している下層のゲート電極層１２の表面の自
然酸化膜を希フッ酸処理等によってエッチングして除去
し、この際、保護層１４ａによってゲート酸化膜１３が
侵食から保護されるようにした。その後、保護層１４ａ
とコンタクトホール１５の全面にわたって、アモルフア
スシリコンを堆積させることにより、コンタクトホール
１５においてゲート電極層１２と接続されたアクチブ層
１４が形成され、ボトムゲート型ＴＦＴが製造される。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、スタック型Ｓ
ＲＡＭ（スタティックＲＡＭ）のバルクトランジスタ上
に形成されるボトムゲート型の薄膜トランジスタの製造
方法に関する。
ＲＡＭ（スタティックＲＡＭ）のバルクトランジスタ上
に形成されるボトムゲート型の薄膜トランジスタの製造
方法に関する。
【０００２】
【従来の技術】半導体基板上に形成されたスタック型Ｓ
ＲＡＭの表層に、層間絶縁膜を介して、ボトムゲート型
の薄膜トランジスタ（ＴＦＴ）を形成する試みがなされ
ている。このようなＴＦＴでは、ゲート電極層の上にゲ
ート酸化膜及びアクチブ層が、この順で積層される。ア
クチブ層は、その下のゲート電極層あるいはさらに下に
積層してあるその他の電極層に対してコンタクトを取る
必要があることから、ゲート酸化膜が積層された後に、
ゲート酸化膜に対してコンタクトホールを形成する必要
がある。コンタクトホールをエッチングなどで形成した
後には、コンタクトホールで露出している電極層の表面
に形成される自然酸化膜を除去し、その直後に、アクチ
ブ層を積層させる必要がある。自然酸化膜が残ったまま
では、アクチブ層とゲート電極層とのコンタクトホール
での接触抵抗が増大するからである。すなわち、ゲート
酸化膜１３上にアモルファスシリコン等を堆積してアク
チブ層を形成する直前の段階において、コンタクトホー
ルによって露出している下層の電極層の表面の自然酸化
膜を、希フッ酸処理等によってエッチングして除去しな
ければならない。
ＲＡＭの表層に、層間絶縁膜を介して、ボトムゲート型
の薄膜トランジスタ（ＴＦＴ）を形成する試みがなされ
ている。このようなＴＦＴでは、ゲート電極層の上にゲ
ート酸化膜及びアクチブ層が、この順で積層される。ア
クチブ層は、その下のゲート電極層あるいはさらに下に
積層してあるその他の電極層に対してコンタクトを取る
必要があることから、ゲート酸化膜が積層された後に、
ゲート酸化膜に対してコンタクトホールを形成する必要
がある。コンタクトホールをエッチングなどで形成した
後には、コンタクトホールで露出している電極層の表面
に形成される自然酸化膜を除去し、その直後に、アクチ
ブ層を積層させる必要がある。自然酸化膜が残ったまま
では、アクチブ層とゲート電極層とのコンタクトホール
での接触抵抗が増大するからである。すなわち、ゲート
酸化膜１３上にアモルファスシリコン等を堆積してアク
チブ層を形成する直前の段階において、コンタクトホー
ルによって露出している下層の電極層の表面の自然酸化
膜を、希フッ酸処理等によってエッチングして除去しな
ければならない。
【０００３】
【発明が解決しようとする課題】しかしながら、この自
然酸化膜を除去する工程において、希フッ酸によってゲ
ート酸化膜も侵食されてしまうおそれがある。ゲート酸
化膜の膜厚は、半導体装置の種類にもよるが、３００〜
数百オングストローム程度の薄さで膜厚が限定されてお
り、しかも通常ではＬＰＣＶＤ法により成膜されるた
め、厚さのばらつきが生じ易く、希フッ酸処理により薄
くなり過ぎるおそれがある。そこで、この侵食される分
を考慮に入れて、ゲート酸化膜１３の膜厚を厚く形成す
ることも考えられるが、ゲート酸化膜の特性上、余りに
厚く形成しておくことはできない。したがって、ゲート
酸化膜の絶縁破壊耐性が劣化すると言う問題点を有して
いる。また、局所的に侵食されることにより、ゲート酸
化膜１３の絶縁破壊耐圧が局部的に劣化するおそれがあ
るという問題もある。また、ゲート酸化膜の表面に何ら
かの保護膜を付着させた状態で、電極層の表面の希フッ
酸処理を行うことも考えられるが、その場合には、保護
膜を除去した後でアクチブ層を形成するための操作が必
要となり、工程が増大する。また、ポリシリコンなどで
形成される電極層の表面は、非常に酸化され易く、保護
膜を除去して、アクチブ層を形成する間に、自然酸化膜
が生じてしまい、自然酸化膜を除去できないと言う不都
合を有する。
然酸化膜を除去する工程において、希フッ酸によってゲ
ート酸化膜も侵食されてしまうおそれがある。ゲート酸
化膜の膜厚は、半導体装置の種類にもよるが、３００〜
数百オングストローム程度の薄さで膜厚が限定されてお
り、しかも通常ではＬＰＣＶＤ法により成膜されるた
め、厚さのばらつきが生じ易く、希フッ酸処理により薄
くなり過ぎるおそれがある。そこで、この侵食される分
を考慮に入れて、ゲート酸化膜１３の膜厚を厚く形成す
ることも考えられるが、ゲート酸化膜の特性上、余りに
厚く形成しておくことはできない。したがって、ゲート
酸化膜の絶縁破壊耐性が劣化すると言う問題点を有して
いる。また、局所的に侵食されることにより、ゲート酸
化膜１３の絶縁破壊耐圧が局部的に劣化するおそれがあ
るという問題もある。また、ゲート酸化膜の表面に何ら
かの保護膜を付着させた状態で、電極層の表面の希フッ
酸処理を行うことも考えられるが、その場合には、保護
膜を除去した後でアクチブ層を形成するための操作が必
要となり、工程が増大する。また、ポリシリコンなどで
形成される電極層の表面は、非常に酸化され易く、保護
膜を除去して、アクチブ層を形成する間に、自然酸化膜
が生じてしまい、自然酸化膜を除去できないと言う不都
合を有する。
【０００４】本発明は、上述した事情に鑑みてなされた
もので、ゲート酸化膜に開口されたコンタクトホールに
よって露出している下層の電極層の表面の自然酸化膜を
除去する工程において、有効に自然酸化膜の除去が可能
であり、しかもゲート酸化膜を侵食から保護することが
でき、安定したゲート酸化膜を維持することができる薄
膜トランジスタの製造方法を提供することを目的として
いる。
もので、ゲート酸化膜に開口されたコンタクトホールに
よって露出している下層の電極層の表面の自然酸化膜を
除去する工程において、有効に自然酸化膜の除去が可能
であり、しかもゲート酸化膜を侵食から保護することが
でき、安定したゲート酸化膜を維持することができる薄
膜トランジスタの製造方法を提供することを目的として
いる。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の製造方法は、ゲート電極層上に、ゲート酸
化膜を形成する第１の工程と、前記ゲート酸化膜上に、
アクチブ層を構成する材質の層を堆積させて保護層を形
成する第２の工程と、前記保護層とゲート酸化膜の特定
個所にコンタクトホールを開口し、下層に位置するゲー
ト電極層またはその他の電極層の表面を露出する第３の
工程と、前記コンタクトホールによって露出している前
記電極層の表面の自然酸化膜をエッチングして除去する
第４の工程と、前記保護層と前記コンタクトホールの全
面にわたって、アクチブ層を構成する材質の層を堆積さ
せ、前記コンタクトホールにおいて前記ゲート電極層と
接続されたアクチブ層を形成する第５の工程とを有して
いる。
に、本発明の製造方法は、ゲート電極層上に、ゲート酸
化膜を形成する第１の工程と、前記ゲート酸化膜上に、
アクチブ層を構成する材質の層を堆積させて保護層を形
成する第２の工程と、前記保護層とゲート酸化膜の特定
個所にコンタクトホールを開口し、下層に位置するゲー
ト電極層またはその他の電極層の表面を露出する第３の
工程と、前記コンタクトホールによって露出している前
記電極層の表面の自然酸化膜をエッチングして除去する
第４の工程と、前記保護層と前記コンタクトホールの全
面にわたって、アクチブ層を構成する材質の層を堆積さ
せ、前記コンタクトホールにおいて前記ゲート電極層と
接続されたアクチブ層を形成する第５の工程とを有して
いる。
【０００６】
【作用】上記の製造方法によれば、ゲート酸化膜上にア
クチブ層を構成する材質の層を堆積させて保護層を形成
した後に、コンタクトホールを開口するようにしたの
で、その後、コンタクトホールによって露出している下
層の電極層の表面の自然酸化膜を希フッ酸処理等によっ
て除去する工程において、保護層によってゲート酸化膜
が侵食から保護される。
クチブ層を構成する材質の層を堆積させて保護層を形成
した後に、コンタクトホールを開口するようにしたの
で、その後、コンタクトホールによって露出している下
層の電極層の表面の自然酸化膜を希フッ酸処理等によっ
て除去する工程において、保護層によってゲート酸化膜
が侵食から保護される。
【０００７】
【実施例】以下、図面を参照し、本発明の実施例につい
て説明する。図１〜図６は本発明の一実施例による製造
工程を示す図である。本実施例では、Ｎ型のシリコン基
板１を準備し、その上に、Ｐウェル２を形成し、このＰ
ウェル２内のシリコン基板表面に、フィールド酸化膜３
ａを形成し、素子分離を行うと共に、ＬＤＤ構造のソー
ス及びドレイン領域を形成する。ＬＤＤ構造のソース及
びドレイン領域は、低濃度Ｎ- 拡散層４と高濃度Ｎ+ 拡
散層５とから構成される。
て説明する。図１〜図６は本発明の一実施例による製造
工程を示す図である。本実施例では、Ｎ型のシリコン基
板１を準備し、その上に、Ｐウェル２を形成し、このＰ
ウェル２内のシリコン基板表面に、フィールド酸化膜３
ａを形成し、素子分離を行うと共に、ＬＤＤ構造のソー
ス及びドレイン領域を形成する。ＬＤＤ構造のソース及
びドレイン領域は、低濃度Ｎ- 拡散層４と高濃度Ｎ+ 拡
散層５とから構成される。
【０００８】その後、基板の表面に、ゲート酸化膜３ｂ
を形成し、そのゲート酸化膜３ｂの上に、ワード線とな
る第１電極層６及び第１補助電極層７とを所定のパター
ンで積層する。第１電極層６は、リンがドープしてある
ポリシリコンで構成されるゲート電極層である。また、
第１補助電極層７は、タングステン・シリサイドで構成
される低抵抗の電極層である。これら電極層６，７の上
には、第１層間絶縁層８を介してビット線となる第２電
極層９及び第２補助電極層１０が積層される。これら電
極層９，１０は、それぞれ電極層６，７と同様な材質で
構成される。本実施例では、このような構成のスタック
型ＳＲＡＭ（スタティックＲＡＭ）のバルクトランジス
タ上に、ボトムゲート型の薄膜トランジスタを形成す
る。そのため、第２補助電極層１０の上には、第２層間
絶縁層１１を積層させる。第１層間絶縁層８及び第２層
間絶縁層１１を構成する絶縁膜としては、特に限定され
ないが、例えば酸化珪素膜、窒化珪素膜、リンドープ酸
化珪素膜（ＰＳＧ膜）、ボロンドープ酸化珪素膜（ＢＳ
Ｇ）、砒素ドープ酸化珪素膜（ＡｓＳＧ膜）等が例示さ
れる。これらは、例えばＣＶＤ法あるいはプラズマＣＶ
Ｄ法により成膜される。
を形成し、そのゲート酸化膜３ｂの上に、ワード線とな
る第１電極層６及び第１補助電極層７とを所定のパター
ンで積層する。第１電極層６は、リンがドープしてある
ポリシリコンで構成されるゲート電極層である。また、
第１補助電極層７は、タングステン・シリサイドで構成
される低抵抗の電極層である。これら電極層６，７の上
には、第１層間絶縁層８を介してビット線となる第２電
極層９及び第２補助電極層１０が積層される。これら電
極層９，１０は、それぞれ電極層６，７と同様な材質で
構成される。本実施例では、このような構成のスタック
型ＳＲＡＭ（スタティックＲＡＭ）のバルクトランジス
タ上に、ボトムゲート型の薄膜トランジスタを形成す
る。そのため、第２補助電極層１０の上には、第２層間
絶縁層１１を積層させる。第１層間絶縁層８及び第２層
間絶縁層１１を構成する絶縁膜としては、特に限定され
ないが、例えば酸化珪素膜、窒化珪素膜、リンドープ酸
化珪素膜（ＰＳＧ膜）、ボロンドープ酸化珪素膜（ＢＳ
Ｇ）、砒素ドープ酸化珪素膜（ＡｓＳＧ膜）等が例示さ
れる。これらは、例えばＣＶＤ法あるいはプラズマＣＶ
Ｄ法により成膜される。
【０００９】第２層間絶縁層１１の上には、ゲート電極
層１２が所定のパターンで成膜される。ゲート電極層１
２は、ポリシリコン膜で構成され、Ｐ型のボロンがイオ
ン注入される。その後、このゲート電極層１２及び層間
絶縁層１１上に、例えば、ＬＰＣＶＤ法により、ゲート
酸化膜１３を成膜する。ゲート酸化膜１３は、３００〜
数百オングストローム程度のシリコン酸化膜である。次
に、図２に示すように、ゲート酸化膜１３上に、ＴＦＴ
のアクチブ層となる材質と同様な材質の保護層１４ａを
形成する。アクチブ層がアモルファスシリコンであれ
ば、保護層もアモルファスシリコンとなる。次に、図３
に示すように、コンタクトホールを形成すべき特定個所
Ａ以外の部分をフォトレジスト１６でマスクし、エッチ
ングすることにより、図４に示すように、特定個所の保
護層１４ａとゲート酸化膜１３にコンタクトホール１５
を開口する。その後、フォトレジスト１６を除去する。
層１２が所定のパターンで成膜される。ゲート電極層１
２は、ポリシリコン膜で構成され、Ｐ型のボロンがイオ
ン注入される。その後、このゲート電極層１２及び層間
絶縁層１１上に、例えば、ＬＰＣＶＤ法により、ゲート
酸化膜１３を成膜する。ゲート酸化膜１３は、３００〜
数百オングストローム程度のシリコン酸化膜である。次
に、図２に示すように、ゲート酸化膜１３上に、ＴＦＴ
のアクチブ層となる材質と同様な材質の保護層１４ａを
形成する。アクチブ層がアモルファスシリコンであれ
ば、保護層もアモルファスシリコンとなる。次に、図３
に示すように、コンタクトホールを形成すべき特定個所
Ａ以外の部分をフォトレジスト１６でマスクし、エッチ
ングすることにより、図４に示すように、特定個所の保
護層１４ａとゲート酸化膜１３にコンタクトホール１５
を開口する。その後、フォトレジスト１６を除去する。
【００１０】次に、図５に示すように、コンタクトホー
ル１５によって露出しているゲート電極層１２の表面の
自然酸化膜を希フッ酸処理によってエッチングして除去
する。ここで、ゲート酸化膜１３は、保護層１４ａによ
って、その全面が覆われているため、希フッ酸による侵
食から保護される。特に、保護層１４ａがアモルファス
シリコンである場合には、この材質は、希フッ酸により
侵食され難いことから好ましい。その後、図６に示すよ
うに、保護層１４ａとコンタクトホール１５の全面にわ
たって、ＴＦＴのアクチブ層を構成するためのアモルフ
ァスシリコンを堆積させて、規定の膜厚のアクチブ層１
４を形成する。これにより、アクチブ層１４とゲート電
極層１２との間が、コンタクトホール１５の部分で電気
的に接続される。最後に、アクチブ層１４を結晶化し、
そのソース及びドレイン領域にＰ型のボロンをイオン注
入して、所定形状にパターニングすることによって、Ｔ
ＦＴが完成する。
ル１５によって露出しているゲート電極層１２の表面の
自然酸化膜を希フッ酸処理によってエッチングして除去
する。ここで、ゲート酸化膜１３は、保護層１４ａによ
って、その全面が覆われているため、希フッ酸による侵
食から保護される。特に、保護層１４ａがアモルファス
シリコンである場合には、この材質は、希フッ酸により
侵食され難いことから好ましい。その後、図６に示すよ
うに、保護層１４ａとコンタクトホール１５の全面にわ
たって、ＴＦＴのアクチブ層を構成するためのアモルフ
ァスシリコンを堆積させて、規定の膜厚のアクチブ層１
４を形成する。これにより、アクチブ層１４とゲート電
極層１２との間が、コンタクトホール１５の部分で電気
的に接続される。最後に、アクチブ層１４を結晶化し、
そのソース及びドレイン領域にＰ型のボロンをイオン注
入して、所定形状にパターニングすることによって、Ｔ
ＦＴが完成する。
【００１１】なお、本発明は、上述した実施例に限定さ
れず、本発の範囲内で種々に改変することが可能であ
る。例えば、上述し実施例では、ゲート電極層１２に対
し、コンタクトを取る例を示したが、第２補助電極層１
０または第１補助電極層７に対してコンタクトを取る場
合にも本発明の方法を適用することが可能である。ま
た、電極層６，７，９，１２としては、ポリシリコン膜
に限らず、要はコンタクトホール１５を開口した際に、
その表面の自然酸化膜を希フッ酸等で除去する必要のあ
る導電膜であれば、どのような材質の電極層でも構わな
い。また、アクチブ層１４を構成する材質としては、ア
モルファスシリコンに限定されず、単結晶シリコンなど
のその他の材質であっても良い。
れず、本発の範囲内で種々に改変することが可能であ
る。例えば、上述し実施例では、ゲート電極層１２に対
し、コンタクトを取る例を示したが、第２補助電極層１
０または第１補助電極層７に対してコンタクトを取る場
合にも本発明の方法を適用することが可能である。ま
た、電極層６，７，９，１２としては、ポリシリコン膜
に限らず、要はコンタクトホール１５を開口した際に、
その表面の自然酸化膜を希フッ酸等で除去する必要のあ
る導電膜であれば、どのような材質の電極層でも構わな
い。また、アクチブ層１４を構成する材質としては、ア
モルファスシリコンに限定されず、単結晶シリコンなど
のその他の材質であっても良い。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
ゲート酸化膜上にアクチブ層を構成する材質の層を堆積
させて保護層を形成した後に、コンタクトホールを開口
し、その後、コンタクトホールによって露出している下
層のゲート電極層の表面の自然酸化膜を希フッ酸処理等
によって除去するようにしたので、保護層によってゲー
ト酸化膜を侵食から有効に保護することができ、これに
より安定したゲート酸化膜を維持することができる。し
かも、保護膜は、アクチブ層を構成する材質と同様であ
るので、保護膜を除去する必要はなく、保護膜を除去す
る工程の間に、電極層の表面に自然酸化膜が形成される
こともない。また、従来のように、侵食される分を考慮
に入れて、ゲート酸化膜の膜厚を厚く形成する必要がな
くなり、また侵食によってゲート酸化膜の絶縁破壊耐圧
が局部的に劣化するおそれもなくなるという効果が得ら
れる。
ゲート酸化膜上にアクチブ層を構成する材質の層を堆積
させて保護層を形成した後に、コンタクトホールを開口
し、その後、コンタクトホールによって露出している下
層のゲート電極層の表面の自然酸化膜を希フッ酸処理等
によって除去するようにしたので、保護層によってゲー
ト酸化膜を侵食から有効に保護することができ、これに
より安定したゲート酸化膜を維持することができる。し
かも、保護膜は、アクチブ層を構成する材質と同様であ
るので、保護膜を除去する必要はなく、保護膜を除去す
る工程の間に、電極層の表面に自然酸化膜が形成される
こともない。また、従来のように、侵食される分を考慮
に入れて、ゲート酸化膜の膜厚を厚く形成する必要がな
くなり、また侵食によってゲート酸化膜の絶縁破壊耐圧
が局部的に劣化するおそれもなくなるという効果が得ら
れる。
【図１】本発明の一実施例の第１の工程を説明するため
の断面図である。
の断面図である。
【図２】本発明の一実施例の第２の工程を説明するため
の断面図である。
の断面図である。
【図３】本発明の一実施例の第３の工程のレジストプロ
セスを説明するための断面図である。
セスを説明するための断面図である。
【図４】本発明の一実施例の第３の工程のエッチングプ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図５】本発明の一実施例の第４の工程を説明するため
の断面図である。
の断面図である。
【図６】本発明の一実施例の第５の工程を説明するため
の断面図である。
の断面図である。
【符号の説明】 １２…ゲート電極層 １３…ゲート酸化膜 １４…アクチブ層 １４ａ…保護層 １５…コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ａ 7738−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】 ゲート電極層上に、ゲート酸化膜を形成
する第１の工程と、 前記ゲート酸化膜上に、アクチブ層を構成する材質の層
を堆積させて保護層を形成する第２の工程と、 前記保護層とゲート酸化膜の特定個所にコンタクトホー
ルを開口し、下層に位置するゲート電極層またはその他
の電極層の表面を露出する第３の工程と、 前記コンタクトホールによって露出している前記電極層
の表面の自然酸化膜をエッチングして除去する第４の工
程と、 前記保護層と前記コンタクトホールの全面にわたって、
アクチブ層を構成する材質の層を堆積させ、前記コンタ
クトホールにおいて前記ゲート電極層と接続されたアク
チブ層を形成する第５の工程とを具備することを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210221A JPH0536722A (ja) | 1991-07-26 | 1991-07-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210221A JPH0536722A (ja) | 1991-07-26 | 1991-07-26 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536722A true JPH0536722A (ja) | 1993-02-12 |
Family
ID=16585794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210221A Pending JPH0536722A (ja) | 1991-07-26 | 1991-07-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536722A (ja) |
-
1991
- 1991-07-26 JP JP3210221A patent/JPH0536722A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095251A (en) | Field effect transistors and fabrication of integrated circuits containing the transistors | |
| US6657249B2 (en) | Nonvolatile semiconductor memory device with peripheral circuit part comprising at least one of two transistors having lower conductive layer same perpendicular structure as a floating gate | |
| JPH1074847A (ja) | 半導体記憶装置の製造方法 | |
| JPH07326717A (ja) | 半導体記憶装置及び製造方法 | |
| US5930633A (en) | Integrated butt-contact process in shallow trench isolation | |
| JPH02192723A (ja) | 半導体装置の製造方法 | |
| JP3419660B2 (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| EP0804805B1 (en) | Method of forming transistors in a peripheral circuit | |
| JP2965283B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| US5939758A (en) | Semiconductor device with gate electrodes having conductive films | |
| US6583042B2 (en) | Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry | |
| JP3510938B2 (ja) | 半導体ｒｏｍのコーディング方法及び半導体ｒｏｍ装置 | |
| EP0445756A1 (en) | High voltage MOS transistor and production method thereof, and semiconductor device having high voltage MOS transistor and production method thereof | |
| JPH07201996A (ja) | ドープ領域に対する接触孔の形成方法 | |
| JPH0536722A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03194967A (ja) | 半導体不揮発性メモリの製造方法 | |
| US6451678B1 (en) | Method of reducing overetch during the formation of a semiconductor device | |
| US4534104A (en) | Mixed dielectric process and nonvolatile memory device fabricated thereby | |
| JPH0845876A (ja) | 半導体装置の製造方法 | |
| JP3171735B2 (ja) | 半導体装置の製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| JPS6157709B2 (ja) | ||
| JPH0658965B2 (ja) | 半導体装置の製造方法 |