JPH0536876U - 表面実装部品用回路基板 - Google Patents
表面実装部品用回路基板Info
- Publication number
- JPH0536876U JPH0536876U JP8270791U JP8270791U JPH0536876U JP H0536876 U JPH0536876 U JP H0536876U JP 8270791 U JP8270791 U JP 8270791U JP 8270791 U JP8270791 U JP 8270791U JP H0536876 U JPH0536876 U JP H0536876U
- Authority
- JP
- Japan
- Prior art keywords
- resist
- circuit board
- solder
- surface mount
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005476 soldering Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 リフロー半田付け時に各部品に位置ずれや、
半田ブリッジが発生することのない、優れた表面実装部
品用回路基板を提供することを目的とする。 【構成】 表面実装部品をリフロー半田付けによって基
板上に取り付けるための表面実装部品用回路基板を、ベ
ース基板と、このベース基板上に形成された回路パター
ンと、この回路パターンを覆うようにベース基板上に積
層され、回路パターンのうち、表面実装部品をリフロー
半田によって半田付けする部分だけが剥離されているソ
ルダーレジストと、このソルダーレジストの上の、少な
くともレジスト剥離部の周囲の部分に設けられた部品枠
レジストとから構成する。この時、ベース基板とソルダ
ーレジストの間に、永久マスク部が設けられていても良
く、また、部品枠レジストのパターンがソルダーレジス
トのパターンと同一形状に形成されてソルダーレジスト
上に積層されていても良い。
半田ブリッジが発生することのない、優れた表面実装部
品用回路基板を提供することを目的とする。 【構成】 表面実装部品をリフロー半田付けによって基
板上に取り付けるための表面実装部品用回路基板を、ベ
ース基板と、このベース基板上に形成された回路パター
ンと、この回路パターンを覆うようにベース基板上に積
層され、回路パターンのうち、表面実装部品をリフロー
半田によって半田付けする部分だけが剥離されているソ
ルダーレジストと、このソルダーレジストの上の、少な
くともレジスト剥離部の周囲の部分に設けられた部品枠
レジストとから構成する。この時、ベース基板とソルダ
ーレジストの間に、永久マスク部が設けられていても良
く、また、部品枠レジストのパターンがソルダーレジス
トのパターンと同一形状に形成されてソルダーレジスト
上に積層されていても良い。
Description
【0001】
本考案は表面実装部品用回路基板に関し、特に、回路パターン面に設けられた ソルダーレジストにより、表面実装部品に半田ブリッジが生じない表面実装部品 用回路基板に関する。
【0002】
従来、電子機器には電子回路を構成する部品が実装されたプリント回路基板が 内蔵されている。そして、近年、電子機器の小型化により、回路基板に取り付け る電子部品も小さくすることが要求されており、このため、従来の基板を貫通し て取り付けるリード線付の電子部品に代わって、リードを使用せず、リフロー半 田付けによって直接回路基板上に取り付ける面積、体積の小さな表面実装部品が 実用化されている。
【0003】 図3は従来の表面実装部品を取り付けるためのプリント回路基板30の上に、 表面実装部品であるチップ部品(チップ抵抗)31をリフロー半田付けによって 取り付けた状態を示すものである。図において、32はベース基板、33は銅箔 で作られた回路パターン、34はリフロー半田付けによってチップ部品31を取 り付ける部分を除いてこの回路パターン33を被覆するように、ベース基板32 上に積層されたソルダーレジストである。
【0004】 現在、図3のようにプリント回路基板30の上にリフロー半田付けによって表 面実装部品を取り付ける工法としては一般に、サブトラクティブ工法と、NEW CC−4工法の2種類がある。
【0005】 図4(a) は従来のサブトラクティブ工法によってチップ部品31をプリント回 路基板30上に取り付けた状態を示す断面図であり、図3のB−B部の断面を示 すものである。サブトラクティブ工法では、ベース基板32の上に回路パターン 33が形成され、この回路パターン33のチップ部品31を取り付ける部分を除 いてベース基板32上にソルダーレジスト34が積層されている。そして、チッ プ部品31はこの回路パターン33の上にリフロー半田Sによって実装されてい る。
【0006】 図4(b) は従来のNEWCC−4工法によってチップ部品31をプリント回路 基板30上に取り付けた状態を示す断面図であり、図3のB−B部の断面を示す ものである。NEWCC−4工法では、ベース基板32の上に回路パターン33 が形成され、この回路パターン33を除くベース基板32の上に永久マスク35 が設けられ、更に、この回路パターン33のチップ部品31を取り付ける部分を 除いてベース基板32上にソルダーレジスト34が積層されている。そして、チ ップ部品31はこの回路パターン33の上にリフロー半田Sによって実装されて いる。
【0007】
しかしながら、従来のリフロー半田付けを行うプリント回路基板では、表面実 装部品の基板への実装率が増し、小さな部品が高密度にプリント回路基板上に実 装されていると、部品の基板への接着時の位置ずれ、リフロー半田付け時の半田 の表面張力による部品の所定の位置からの移動、および、表面実装部品を取り付 ける回路パターン間の半田ブリッジの発生があるという問題点がある。このため 、従来の表面実装部品を取り付けるプリント回路基板では、リフロー半田付け後 に部品が正しい位置に取り付けられているか、またはハンダブリッジが発生して いないかを確認する目視が必要となり、発生時には手修正が必要となって歩留り が低くなっていた。
【0008】 そこで、本考案は、表面実装部品の基板への実装率が増しても、リフロー半田 付け時に各部品に位置ずれや、半田ブリッジが発生することのない、優れた表面 実装部品用回路基板を提供することを目的とする。
【0009】
前記目的を達成する本考案の表面実装部品用回路基板は、表面実装部品をリフ ロー半田付けによって基板上に取り付けるための表面実装部品用回路基板であっ て、ベース基板と、このベース基板上に形成された回路パターンと、この回路パ ターンを覆うように前記ベース基板上に積層され、前記回路パターンのうち、前 記表面実装部品をリフロー半田によって半田付けする部分だけが剥離されている ソルダーレジストと、このソルダーレジストの上の、少なくともレジスト剥離部 の周囲の部分に設けられた部品枠レジストとを備えることを特徴としている。
【0010】 また、前記ベース基板と前記ソルダーレジストの間に、永久マスク部が設けら れていても良く、更に、前記部品枠レジストのパターンが前記ソルダーレジスト のパターンと同一形状に形成され、前記ソルダーレジスト上に積層されていても 良い。
【0011】
本考案の表面実装部品用回路基板によれば、基板の表面実装部品の取り付け部 の周囲には、ソルダーレジストよりも一段高く積層された部品枠レジストがあり 、表面実装部品 この部品枠レジストによって囲まれているので、リフロー半田 付け時に部品の移動や半田ブリッジが発生しない。
【0012】
以下添付図面を用いて本考案の実施例を詳細に説明する。
【0013】 図1は本考案の表面実装部品用回路基板10の一実施例の構成を示す斜視図で ある。図において、10は本考案の表面実装部品用回路基板、11はこの表面実 装部品用回路基板10の上にリフロー半田付けによって取り付けるチップ部品、 12はベース基板、13は銅箔で作られた回路パターン、14はリフロー半田付 けによってチップ部品11を取り付ける部分を除いてこの回路パターン13を被 覆するように、ベース基板12上に積層されたソルダーレジスト、16は部品枠 レジストを示している。そして、図1における二点鎖線がチップ部品11が取り 付けられる位置を示している。
【0014】 この実施例では、表面実装部品用回路基板10の上に積層されたソルダーレジ スト14の上に、このソルダーレジスト14に重なるように、部品枠レジスト1 6が設けられている。この部品枠レジスト16は、回路パターン13にリフロー 半田によってチップ部品11を取り付ける時に、リフロー半田が部品枠レジスト 16によって外部に流れ出さない程度に高くする必要がある。
【0015】 次に、図1に示した本考案の表面実装部品用回路基板10の構成を断面図を用 いて具体的に説明するが、前述のように、リフロー半田付けによって表面実装部 品を取り付ける工法としては一般に、サブトラクティブ工法と、NEWCC−4 工法の2種類があるので、これを別々に説明する。
【0016】 図2(a) はサブトラクティブ工法によってチップ部品11を本考案の表面実装 部品用回路基板10上に取り付けた状態を示す断面図であり、図1のA−A部の 断面を示すものである。サブトラクティブ工法では、ベース基板12の上に回路 パターン13が形成され、この回路パターン13のチップ部品11を取り付ける 部分を除いてベース基板12上にソルダーレジスト14が積層されている。そし て、部品枠レジスト16は、このソルダーレジスト14の上にソルダーレジスト 14と同様に回路パターン13のチップ部品11を取り付ける部分を除いて、ソ ルダーレジスト14の厚さよりも厚く積層されている。
【0017】 従って、チップ部品11がこの回路パターン13の上にリフロー半田Sによっ て実装される場合は、この部品枠レジスト16が堤防の役目を果たし、チップ部 品11の移動、リフロー半田Sのブリッジが防止される。
【0018】 図4(b) は従来のNEWCC−4工法によってチップ部品11を本考案の表面 実装部品用回路基板10上に取り付けた状態を示す断面図であり、図1のA−A 部の断面を示すものである。NEWCC−4工法では、ベース基板12の上に回 路パターン13が形成され、この回路パターン13を除くベース基板12の上に 永久マスク15が設けられ、更に、この回路パターン13のチップ部品11を取 り付ける部分を除いてベース基板12上にソルダーレジスト14が積層されてい る。そして、部品枠レジスト16は、このソルダーレジスト14の上にソルダー レジスト14と同様に回路パターン13のチップ部品11を取り付ける部分を除 いて、ソルダーレジスト14の厚さよりも厚く積層されている。
【0019】 従って、チップ部品11がこの回路パターン13の上にリフロー半田Sによっ て実装される場合は、この部品枠レジスト16が堤防の役目を果たし、チップ部 品11の移動、リフロー半田Sのブリッジが防止される。
【0020】 このように、本考案の表面実装部品用回路基板では、表面実装部品の基板への 実装率が増し、小さな部品が高密度にプリント回路基板上に実装されても、各チ ップ部品は、部品枠レジスト16によって他のチップ部品と隔離されているので 、部品の基板への接着時の位置ずれ、リフロー半田付け時の半田の表面張力によ る部品の所定の位置からの移動、および、表面実装部品を取り付ける回路パター ン間の半田ブリッジの発生等の問題点が発生しない。このため、リフロー半田付 け後に部品が正しい位置に取り付けられているか、またはハンダブリッジが発生 していないかを確認する目視が不要となり、歩留まりが高くなる。
【0021】 なお、前述の実施例では、部品枠レジスト15はソルダーレジスト14に重な るように設けられているが、部品枠レジスト15はソルダーレジスト14の全面 に設ける必要はなく、図1に破線で示すように、少なくともリフロー半田付け用 の回路パターン13の周囲に設ければ、チップ部品11の移動がなく、また、リ フロー半田が回路パターン13の上から他の回路パターンの上に流れて半田ブリ ッジが形成されることがない。
【0022】
【考案の効果】 以上説明したように、本考案によれば、表面実装部品の基板への実装率が増し ても、部品接着時やリフロー半田付け時に各部品に位置ずれや、半田ブリッジが 発生することがなく、歩留まりが高くなるという効果がある。
【図1】本考案の表面実装部品用回路基板の構成を示す
斜視図である。
斜視図である。
【図2】本考案の表面実装部品用回路基板の構成を示
し、(a) はサブトラクティブ工法による表面実装部品用
回路基板の構成を示す断面図、(b) はNEWCC−4工
法による表面実装部品用回路基板の構成を示す断面図で
ある。
し、(a) はサブトラクティブ工法による表面実装部品用
回路基板の構成を示す断面図、(b) はNEWCC−4工
法による表面実装部品用回路基板の構成を示す断面図で
ある。
【図3】従来の表面実装部品用回路基板の構成を示す斜
視図である。
視図である。
【図4】従来の表面実装部品用回路基板の構成を示し、
(a) はサブトラクティブ工法による表面実装部品用回路
基板の構成を示す断面図、(b) はNEWCC−4工法に
よる表面実装部品用回路基板の構成を示す断面図であ
る。
(a) はサブトラクティブ工法による表面実装部品用回路
基板の構成を示す断面図、(b) はNEWCC−4工法に
よる表面実装部品用回路基板の構成を示す断面図であ
る。
10 本考案の表面実装部品用回路基板 11,31 チップ部品 12,32 ベース基板 13,33 回路パターン 14,34 ソルダーレジスト 15,35 永久マスク 16 部品枠レジスト 30 従来の表面実装部品用回路基板
Claims (3)
- 【請求項1】 表面実装部品をリフロー半田付けによっ
て基板上に取り付けるための表面実装部品用回路基板で
あって、 ベース基板と、 このベース基板上に形成された回路パターンと、 この回路パターンを覆うように前記ベース基板上に積層
され、前記回路パターンのうち、前記表面実装部品をリ
フロー半田によって半田付けする部分だけが剥離されて
いるソルダーレジストと、 このソルダーレジストの上の、少なくともレジスト剥離
部の周囲の部分に設けられた部品枠レジストと、 を備えることを特徴とする表面実装部品用回路基板。 - 【請求項2】 前記ベース基板と前記ソルダーレジスト
の間に、永久マスク部が設けられていることを特徴とす
る請求項1に記載の表面実装部品用回路基板。 - 【請求項3】 前記部品枠レジストのパターンが前記ソ
ルダーレジストのパターンと同一形状に形成され、前記
ソルダーレジスト上に積層されていることを特徴とする
請求項1または2に記載の表面実装部品用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270791U JPH0536876U (ja) | 1991-10-11 | 1991-10-11 | 表面実装部品用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270791U JPH0536876U (ja) | 1991-10-11 | 1991-10-11 | 表面実装部品用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536876U true JPH0536876U (ja) | 1993-05-18 |
Family
ID=13781879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8270791U Pending JPH0536876U (ja) | 1991-10-11 | 1991-10-11 | 表面実装部品用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536876U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098177A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Carrier Corp | プリント基板 |
| WO2021059796A1 (ja) * | 2019-09-24 | 2021-04-01 | 日立Astemo株式会社 | 電子制御装置 |
-
1991
- 1991-10-11 JP JP8270791U patent/JPH0536876U/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098177A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Carrier Corp | プリント基板 |
| WO2021059796A1 (ja) * | 2019-09-24 | 2021-04-01 | 日立Astemo株式会社 | 電子制御装置 |
| JPWO2021059796A1 (ja) * | 2019-09-24 | 2021-04-01 | ||
| CN114208001A (zh) * | 2019-09-24 | 2022-03-18 | 日立安斯泰莫株式会社 | 电子控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010080968A (ja) | モジュール部品の製造方法 | |
| JPH06334298A (ja) | 表面実装部品の搭載構造 | |
| US20150068791A1 (en) | Printed wiring board and method for manufacturing the same | |
| JPH11289167A (ja) | 多層配線板 | |
| TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
| JPH0536876U (ja) | 表面実装部品用回路基板 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
| JP2000174410A (ja) | 電子部品の実装構造および電子部品の実装方法 | |
| JP4212880B2 (ja) | 回路基板アセンブリ | |
| JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JP2021174975A (ja) | プリント基板及びプリント基板の製造方法 | |
| US6009619A (en) | Process for manufacturing an electronic circuit card | |
| JP2554694Y2 (ja) | プリント基板 | |
| JPH0722735A (ja) | プリント配線板 | |
| JPH03159291A (ja) | プリント配線基板 | |
| JPS59773Y2 (ja) | プリント回路基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH05283888A (ja) | プリント配線板およびその製造方法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPS63278398A (ja) | プリント配線板における半田ブリッジ防止用バリアの形成方法 | |
| JPH03132092A (ja) | 印刷配線基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH04243187A (ja) | プリント基板 |