JPH0536899A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0536899A
JPH0536899A JP3188512A JP18851291A JPH0536899A JP H0536899 A JPH0536899 A JP H0536899A JP 3188512 A JP3188512 A JP 3188512A JP 18851291 A JP18851291 A JP 18851291A JP H0536899 A JPH0536899 A JP H0536899A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
insulating film
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3188512A
Other languages
English (en)
Other versions
JP2722873B2 (ja
Inventor
Koichi Ando
公一 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3188512A priority Critical patent/JP2722873B2/ja
Priority to KR1019920013034A priority patent/KR0131448B1/ko
Priority to EP01107198A priority patent/EP1143490A1/en
Priority to EP92112613A priority patent/EP0525650B1/en
Priority to DE69232131T priority patent/DE69232131T2/de
Priority to US07/920,921 priority patent/US5349494A/en
Publication of JPH0536899A publication Critical patent/JPH0536899A/ja
Application granted granted Critical
Publication of JP2722873B2 publication Critical patent/JP2722873B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H10P14/6522—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen introduced into a nitride material, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】酸化膜換算膜厚５ｎｍ以下の容量絶縁膜におい
て、リーク電流を低減し、長期信頼性を向上させる。 【構成】不純物が添加された多結晶シリコンからなる下
層電極３表面を急速熱窒化法により熱窒化し、窒化シリ
コン膜１を形成した後、窒化シリコン膜１表面に気相成
長法による窒化シリコン膜７を形成する。その後、上層
電極４の形成を行なう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に容量絶縁膜の構造およびその製造方
法に関する。
【０００２】
【従来の技術】従来から、容量絶縁膜として酸化シリコ
ン膜，窒化シリコン膜，そしてそれらの複合膜（例えば
ＳｉＯ2 ／Ｓｉ3 Ｎ4 ２層膜，ＳｉＯ2 ／Ｓｉ3 Ｎ4 ／
ＳｉＯ2 ３層膜）が用いられてきた。図６にその一例を
示す。半導体基板６上の酸化シリコン膜５表面に、所定
の形状を有し不純物が添加された多結晶シリコンからな
る下層電極３を形成し、その表面を覆う約１０ｎｍの膜
厚の窒化シリコン膜２を気相成長法により形成する。そ
の後、窒化シリコン膜２の表面を熱酸化し、約２−３ｎ
ｍの膜厚の酸化シリコン膜７に変換する。続いて、多結
晶シリコンからなる上層電極４を形成する。この場合の
容量絶縁膜は気相成長による窒化シリコン膜２，熱酸化
による酸化シリコン膜７から構成され、この容量絶縁膜
の酸化膜換算膜厚は約７−８ｎｍである。
【０００３】
【発明が解決しようとする課題】従来の気相成長法によ
る窒化シリコン膜は、ウィークスポットが多く、８ｎｍ
以下の膜厚になると窒化シリコン膜単層では、リーク電
流の少ない容量絶縁膜として安定して使用することは難
かしい。このため、窒化シリコン膜表面を酸化してウィ
ークスポットを塞いだＳｉＯ2 ／Ｓｉ3 Ｎ4 ２層膜が、
現在のＤＲＡＭ等で広く用いられている。しかし、この
２層膜でさえも、酸化膜換算膜厚が５ｎｍより薄くなる
とリーク電流が急激に増加していまうという問題点があ
った。
【０００４】また、気相成長法では、窒化シリコン膜に
酸素が取り込まれ、特に酸化膜上に成長する初期過程に
おいてこの混入が顕著である。多結晶シリコン上に窒化
シリコン膜を気相成長させる場合でも、実際には、多結
晶シリコン表面に生成されている自然酸化膜上に窒化シ
リコン膜が成長することになる。このため、気相成長法
により、膜厚１０ｎｍ以下の化学量論的な窒化シリコン
膜を、多結晶シリコン上に形成することは、極めて困難
であるという問題があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
多結晶シリコンからなる下層電極表面を熱窒化して得た
窒化シリコン膜，および気相成長による窒化シリコン膜
により容量絶縁膜が構成されている。
【０００６】また、本発明の半導体装置の製造方法は、
多結晶シリコンからなる下層電極表面を熱窒化して窒化
シリコン膜を形成し、さらに気相成長により窒化シリコ
ン膜を形成する工程を有している。好ましくは、熱窒化
は窒素，アンモニア，あるいはヒドラジン等の窒化雰囲
気中で行なわれる。
【０００７】
【作用】気相成長法で得られた窒化シリコン膜は、膜中
に酸素を多く含む。これに対して、直接熱窒化で得られ
た窒化シリコン膜は、化学量論的であり、誘電率は前者
に比べて高い。このため、同じ酸化膜換算膜厚の窒化シ
リコン膜を比較すると、実際の膜厚は熱窒化による窒化
シリコン膜の方が厚くなる。このため、リーク電流を低
減するのには、熱窒化による窒化シリコン膜の方が有効
である。
【０００８】また、従来の半導体装置の構造，製造方法
において多結晶シリコン膜と気相成長による窒化シリコ
ン膜との間に存在していた自然酸化膜は、熱窒化するこ
とにより除去することが可能となる。このため本発明に
より得られる容量絶縁膜は、絶縁破壊に対する信頼性の
向上した膜となる。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
【００１０】図１は本発明の第１の実施例の半導体装置
の構造を説明するための断面図である。
【００１１】半導体基板６上のシリコン酸化膜５表面
に、所定の形状を有して不純物が添加された多結晶シリ
コンからなる下層電極３が形成され、下層電極３を覆う
容量絶縁膜は、熱窒化による窒化シリコン膜１並びに気
相成長による窒化シリコン膜２により構成されている。
窒化シリコン膜１，２の膜厚は数ｎｍ程度，４ｎｍ程度
である。容量絶縁膜表面には、多結晶シリコンからなる
上層電極４が形成されている。容量絶縁膜が窒化シリコ
ン膜１のみであると膜厚が非常に薄いため、窒化シリコ
ン膜１上に窒化シリコン膜２を付け加えてある。窒化シ
リコン膜１はウィークスポットの少ない化学量論的な膜
である。
【００１２】図２に示す主要工程の断面図，および図１
を用いて、本実施例の半導体装置に係わる製造方法を説
明する。
【００１３】まず、半導体基板６上のシリコン酸化膜５
の表面に、不純物を添加した多結晶シリコンを形成す
る。この多結晶シリコンを所定の形状にパターニングし
て下層電極３を形成する〔図２（ａ）〕。次に、ランプ
アニール装置を用いて８５０℃，６０秒の急速熱窒化を
行ない、下層電極３表面に膜厚数ｎｍ程度の熱窒化によ
る窒化シリコン膜１が形成される〔図２（ｂ）〕。その
後、熱窒化による窒化シリコン膜１上に、減圧気相成長
法により窒化シリコン膜２を４ｎｍ程度堆積する〔図２
（ｃ）〕。その上に、多結晶シリコンを減圧気相成長法
で堆積し、不純物の添加を行ない、パターニングして上
層電極４を形成する〔図１〕。本実施例においては、容
量絶縁膜の酸化膜換算膜厚は約４．５ｎｍである。
【００１４】図３，図４は本実施例と従来の容量絶縁膜
からなる半導体装置とを比較し、本実施例の効果を説明
するためのグラフである。
【００１５】図３は容量絶縁膜の酸化膜換算膜厚に対す
る印加電場強度を示すグラフであり、ここでの印加電場
強度はリーク電流密度が１０-8Ａ／ｃｍ2 となるときの
値である。同図から明かなように、同一酸化膜換算膜厚
では、本実施例の印加電場強度は２ＭＶ／ｃｍ程度高く
なる。すなわち、本実施例は従来よりリーク特性が改善
される。
【００１６】図４は本実施例の容量絶縁膜を有するキャ
パシタ，および従来の容量絶縁膜によるキャパシタに対
して電場を印加したとき、その印加ストレス時間に対す
る累積故障率Ｐのワイブルプロットである。同図から明
かなように、本実施例によるキャパシタは、従来のもの
より長期信頼性において優れている。
【００１７】図５は本発明の第２の実施例をその製造方
法に沿って説明するための工程順の断面図である。
【００１８】本実施例の半導体装置に係わる製造方法
は、第１の実施例の製造方法における図２（ｃ）の工程
までは、第１の実施例の半導体装置に係わる製造方法と
同じである。次に、熱酸化により、気相成長による窒化
シリコン膜２の表面に酸化シリコン膜７を形成する〔図
５（ａ）〕。続いて、第１の実施例と同様に、酸化シリ
コン膜７上に多結晶シリコンを減圧気相成長法で堆積
し、不純物の添加を行ない、パターニングして上層電極
４を形成する〔図５（ｂ）〕。
【００１９】本実施例では、気相成長による窒化シリコ
ン膜２表面を熱酸化して酸化シリコン膜７を形成してい
るため、第１の実施例より、さらに優れたリーク特性の
改善，および長期信頼性が得られる。
【００２０】
【発明の効果】以上説明したように本発明の半導体装置
は容量絶縁膜に熱窒化シリコン膜を含み、また本発明の
半導体装置の製造方法は多結晶シリコンからなる下層電
極の表面を熱窒化して得た窒化シリコン膜を容量絶縁膜
の一部として用いることにより、下層電極表面の自然酸
化膜が窒化シリコン膜に変換され、ウィークスポットの
密度が低減され、リーク電流の低減，長期信頼性の確保
が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための断面図
である。
【図２】本発明の第１の実施例に係わる製造方法を説明
するための主要工程の断面図である。
【図３】本発明の第１の実施例の効果を説明するための
グラフである。
【図４】本発明の第１の実施例の効果を説明するための
グラフである。
【図５】本発明の第２の実施例を説明するための工程順
の断面図である。
【図６】従来の半導体装置およびその製造方法を説明す
るための断面図である。
【符号の説明】
１，２ 窒化シリコン膜 ３ 下層電極 ４ 上層電極 ５，７ 酸化シリコン膜 ６ 半導体基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の絶縁膜表面に形成された
    不純物が添加された多結晶シリコンからなる下層電極，
    前記下層電極を覆う容量絶縁膜，および前記容量絶縁膜
    を覆う上層電極を具備する半導体装置において、 前記容量絶縁膜が、熱窒化による窒化シリコン膜並びに
    気相成長による窒化シリコン膜を含むことを特徴とする
    半導体装置。
  2. 【請求項２】 半導体基板上の絶縁膜表面に形成された
    不純物が添加された多結晶シリコンからなる下層電極，
    前記下層電極を覆う容量絶縁膜，および前記容量絶縁膜
    を覆う上層電極を具備する半導体装置の製造方法におい
    て、 前記半導体基板上に前記絶縁膜を形成し、前記絶縁膜表
    面の所定箇所に前記下層電極を形成し、前記下層電極を
    熱窒化することにより前記下層電極表面に熱窒化による
    窒化シリコン膜を形成する工程と、 熱窒化による前記窒化シリコン膜を覆う気相成長による
    窒化シリコン膜を形成する工程と、 気相成長による前記窒化シリコン膜を覆う前記上層電極
    を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP3188512A 1991-07-29 1991-07-29 半導体装置およびその製造方法 Expired - Lifetime JP2722873B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3188512A JP2722873B2 (ja) 1991-07-29 1991-07-29 半導体装置およびその製造方法
KR1019920013034A KR0131448B1 (ko) 1991-07-29 1992-07-22 캐패시터 절연막을 갖는 반도체 장치 및 그 제조방법
EP01107198A EP1143490A1 (en) 1991-07-29 1992-07-23 Semiconductor device with capacitor insulating film and method for fabricating the same
EP92112613A EP0525650B1 (en) 1991-07-29 1992-07-23 Method for fabricating a semiconductor device with capacitor insulating film
DE69232131T DE69232131T2 (de) 1991-07-29 1992-07-23 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
US07/920,921 US5349494A (en) 1991-07-29 1992-07-28 Semiconductor device with capacitor insulating film and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3188512A JP2722873B2 (ja) 1991-07-29 1991-07-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0536899A true JPH0536899A (ja) 1993-02-12
JP2722873B2 JP2722873B2 (ja) 1998-03-09

Family

ID=16225021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3188512A Expired - Lifetime JP2722873B2 (ja) 1991-07-29 1991-07-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5349494A (ja)
EP (2) EP1143490A1 (ja)
JP (1) JP2722873B2 (ja)
KR (1) KR0131448B1 (ja)
DE (1) DE69232131T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US6399520B1 (en) 1999-03-10 2002-06-04 Tokyo Electron Limited Semiconductor manufacturing method and semiconductor manufacturing apparatus

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59300971D1 (de) * 1992-05-15 1995-12-21 Fraunhofer Ges Forschung Integrierbare leitfähigkeitsmessvorrichtung.
JPH06334119A (ja) * 1993-02-17 1994-12-02 Seiko Instr Inc 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
JP2679599B2 (ja) * 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5711891A (en) * 1995-09-20 1998-01-27 Lucent Technologies Inc. Wafer processing using thermal nitride etch mask
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5631804A (en) * 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
JP2871580B2 (ja) * 1996-03-29 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
US6037639A (en) * 1997-06-09 2000-03-14 Micron Technology, Inc. Fabrication of integrated devices using nitrogen implantation
US5917213A (en) * 1997-08-21 1999-06-29 Micron Technology, Inc. Depletion compensated polysilicon electrodes
US6284663B1 (en) * 1998-04-15 2001-09-04 Agere Systems Guardian Corp. Method for making field effect devices and capacitors with thin film dielectrics and resulting devices
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
US6373114B1 (en) * 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
KR100668881B1 (ko) * 1999-02-04 2007-01-12 로무 가부시키가이샤 커패시터 및 그 제조방법
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
EP1324393B1 (en) * 2001-12-28 2008-04-09 STMicroelectronics S.r.l. Manufacturing process of a semiconductor non-volatile memory cell and corresponding memory-cell
JP2003318269A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8174132B2 (en) * 2007-01-17 2012-05-08 Andrew Llc Folded surface capacitor in-line assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442161A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Semiconductor device and manufacture thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143393A (en) * 1977-06-21 1979-03-06 International Business Machines Corporation High field capacitor structure employing a carrier trapping region
DE2967704D1 (de) * 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
US4746630A (en) * 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4882649A (en) * 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442161A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Semiconductor device and manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US6399520B1 (en) 1999-03-10 2002-06-04 Tokyo Electron Limited Semiconductor manufacturing method and semiconductor manufacturing apparatus
US6470824B2 (en) 1999-03-10 2002-10-29 Tokyo Electron Limited Semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
DE69232131T2 (de) 2002-07-11
DE69232131D1 (de) 2001-11-22
EP0525650A2 (en) 1993-02-03
EP0525650B1 (en) 2001-10-17
EP1143490A1 (en) 2001-10-10
EP0525650A3 (en) 1993-04-07
KR940002375A (ko) 1994-02-17
KR0131448B1 (ko) 1998-04-15
JP2722873B2 (ja) 1998-03-09
US5349494A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
JP2722873B2 (ja) 半導体装置およびその製造方法
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
JPH09116104A (ja) 半導体素子のキャパシタ製造方法
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
KR100532409B1 (ko) 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
US6878585B2 (en) Methods of forming capacitors
JPH10178170A (ja) 半導体装置及びその製造方法
US6555487B1 (en) Method of selective oxidation conditions for dielectric conditioning
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
EP0418468B1 (en) Method for producing an ultra-thin dielectric for microelectronics applications
JPS6346574B2 (ja)
JP2612098B2 (ja) 絶縁膜の製造方法
JPH07221092A (ja) 半導体装置の製造方法
US4840917A (en) Method of interface state reduction in MNOS capacitors
JPH0230186B2 (ja)
JPH08213611A (ja) 半導体装置の製造方法及び半導体装置
KR0163934B1 (ko) 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터
JP2687752B2 (ja) 半導体装置
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPH0669447A (ja) 半導体装置及びその製造方法
JP2943383B2 (ja) 半導体装置の製造方法
US6413787B1 (en) Method for fabricating dielectric film
JPH07335768A (ja) 半導体素子におけるキャパシタ絶縁膜の製造方法
JPH0669518A (ja) 半導体装置の製造方法
JPH0774321A (ja) キャパシターの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 14