JPH0537259Y2 - - Google Patents
Info
- Publication number
- JPH0537259Y2 JPH0537259Y2 JP1987078181U JP7818187U JPH0537259Y2 JP H0537259 Y2 JPH0537259 Y2 JP H0537259Y2 JP 1987078181 U JP1987078181 U JP 1987078181U JP 7818187 U JP7818187 U JP 7818187U JP H0537259 Y2 JPH0537259 Y2 JP H0537259Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- connection point
- power supply
- supply line
- vpo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、モータ等の負荷およびその給電ライ
ンの断線を検出する装置に関する。
ンの断線を検出する装置に関する。
（従来の技術）
例えばモータの場合、給電ラインの電源側にモ
ータを配し、トランジスタを接地側に配して両者
を直列接続し、このトランジスタを開閉すること
によりモータへの給電を制御している。
ータを配し、トランジスタを接地側に配して両者
を直列接続し、このトランジスタを開閉すること
によりモータへの給電を制御している。
上記モータのコイルの断線を検出する装置が、
特開昭61−81200号公報に記載されている。この
装置では、トランジスタへのバイアス電圧をＬレ
ベルにしてモータへの給電を停止させた直後に、
そのコイルに生じる逆起電圧を検出した時にはコ
イルが断線していないものと判断し、逆起電圧を
検出しない時にはコイルが断線したものと判断す
るように構成されている。
特開昭61−81200号公報に記載されている。この
装置では、トランジスタへのバイアス電圧をＬレ
ベルにしてモータへの給電を停止させた直後に、
そのコイルに生じる逆起電圧を検出した時にはコ
イルが断線していないものと判断し、逆起電圧を
検出しない時にはコイルが断線したものと判断す
るように構成されている。
（考案が解決しようとする問題点）
しかし、上記構成の断線検出装置では、トラン
ジスタを開いた時のみに断線か否かを検出するも
のであり、トランジスタが閉じた状態でモータが
稼動している最中に、モータのコイルや給電ライ
ンが断線しても、これを即座に検出することがで
きなかつた。
ジスタを開いた時のみに断線か否かを検出するも
のであり、トランジスタが閉じた状態でモータが
稼動している最中に、モータのコイルや給電ライ
ンが断線しても、これを即座に検出することがで
きなかつた。
（問題点を解決するための手段）
本考案は上記問題点を解消するためになされた
もので、その要旨は、負荷とトランジスタを直列
接続してなる給電ラインと、上記負荷の断線を検
出する装置において、一端が上記負荷とトランジ
スタの間の接続点に接続され他端が接地された抵
抗値の大きな抵抗器と、上記接続点の電圧Vpを
第１基準電圧V1および第２基準電圧V2と比較す
る比較回路とを備え、この比較回路では、第１基
準電圧V1が下記でそれぞれ定義されるVpo
（max）より大きくVpzより小さい値に設定され、
第２基準電圧V2がゼロより大きく下記で定義さ
れるVpo（min）より小さい値に設定されていて、
Vp＞V1またはVp＜V2の時、断線検出信号を出
力することを特徴とする断線検出装置にある。
もので、その要旨は、負荷とトランジスタを直列
接続してなる給電ラインと、上記負荷の断線を検
出する装置において、一端が上記負荷とトランジ
スタの間の接続点に接続され他端が接地された抵
抗値の大きな抵抗器と、上記接続点の電圧Vpを
第１基準電圧V1および第２基準電圧V2と比較す
る比較回路とを備え、この比較回路では、第１基
準電圧V1が下記でそれぞれ定義されるVpo
（max）より大きくVpzより小さい値に設定され、
第２基準電圧V2がゼロより大きく下記で定義さ
れるVpo（min）より小さい値に設定されていて、
Vp＞V1またはVp＜V2の時、断線検出信号を出
力することを特徴とする断線検出装置にある。
Vpo（max），Vpo（min）…負荷および給電ラ
インが断線していない正常状態で、トランジスタ
が閉じている時の上記接続点の電圧の最大値およ
び最小値。
インが断線していない正常状態で、トランジスタ
が閉じている時の上記接続点の電圧の最大値およ
び最小値。
Vpz…上記接続点より電源側が断線しておらず
接地側が断線した時の接続点の電圧。
接地側が断線した時の接続点の電圧。
（作用）
負荷および給電ラインが断線していない時に
は、接続点の電圧VpはVpo（max）＞Vp＞Vpo
（min）の範囲にあり、したがつて、比較回路で
はV1＞Vp＞V2の範囲にある。
は、接続点の電圧VpはVpo（max）＞Vp＞Vpo
（min）の範囲にあり、したがつて、比較回路で
はV1＞Vp＞V2の範囲にある。
接続点より電源側が断線した場合には、接続点
の電圧Vpはゼロとなり、接続点より電源側が断
線しておらず接地側だけが断線した場合には、接
続点の電圧Vpは、電圧Vpzなる。このような時、
比較回路ではVp＞V1またはVp＜V2となり、断
線検出信号が出力される。
の電圧Vpはゼロとなり、接続点より電源側が断
線しておらず接地側だけが断線した場合には、接
続点の電圧Vpは、電圧Vpzなる。このような時、
比較回路ではVp＞V1またはVp＜V2となり、断
線検出信号が出力される。
（実施例）
以下、本考案の一実施例を図面に基づいて説明
する。図中１は給電ラインであり、この給電ライ
ン１は一端が直流電源に接続され、他端が接地さ
れている。給電ライン１には、負荷としてのモー
タ２が電源側に、電界効果型トランジスタ３（以
下FETと称する）が接地側に配され、互いに直
列接続されている。
する。図中１は給電ラインであり、この給電ライ
ン１は一端が直流電源に接続され、他端が接地さ
れている。給電ライン１には、負荷としてのモー
タ２が電源側に、電界効果型トランジスタ３（以
下FETと称する）が接地側に配され、互いに直
列接続されている。
FET３のゲートＧにはマイクロコンピユータ
４からバイアス電圧が入力されるようになつてい
る。このバイアス電圧がＨレベルの時にFET３
がオンし、上記モータ２に電力が供給されるよう
になつている。
４からバイアス電圧が入力されるようになつてい
る。このバイアス電圧がＨレベルの時にFET３
がオンし、上記モータ２に電力が供給されるよう
になつている。
モータ２にはダイオード５が並列接続されてお
り、モータ２への給電停止の瞬間に生じる逆起電
圧を、このダイオード５で吸収して、FET３の
破壊を防止するようになつている。
り、モータ２への給電停止の瞬間に生じる逆起電
圧を、このダイオード５で吸収して、FET３の
破壊を防止するようになつている。
上記給電ライン１およびモータ２の断線は、本
考案の断線検出装置６により検出される。詳述す
ると、上記FET３には、抵抗器７が並列接続さ
れている。換言すれば、この抵抗器７の一端は、
モータ２とFET３の間の接続点Ｐに接続されて
おり、他端は接地されている。なお、抵抗器７の
抵抗値R1は非常に大きい。
考案の断線検出装置６により検出される。詳述す
ると、上記FET３には、抵抗器７が並列接続さ
れている。換言すれば、この抵抗器７の一端は、
モータ２とFET３の間の接続点Ｐに接続されて
おり、他端は接地されている。なお、抵抗器７の
抵抗値R1は非常に大きい。
給電ライン１の接続点Ｐの電圧Vpは、比較回
路１０に入力するようになつている。詳述する
と、この比較回路１０は、ウインドコンパレータ
型であり、２つのコンパレータ１１，１２を有し
ている。一方のコンパレータ１１の非反転入力端
子には第１基準電圧V1が入力され、他方のコン
パレータ１２の反転入力端子には第２基準電圧
V2（ただしV1＞V2）が入力され、コンパレータ
１１の反転入力端子およびコンパレータ１２の非
反転入力端子には、上記接続点Ｐの電圧Vpが入
力される。コンパレータ１１，１２の出力側は共
通の検出出力端１５に接続されている。
路１０に入力するようになつている。詳述する
と、この比較回路１０は、ウインドコンパレータ
型であり、２つのコンパレータ１１，１２を有し
ている。一方のコンパレータ１１の非反転入力端
子には第１基準電圧V1が入力され、他方のコン
パレータ１２の反転入力端子には第２基準電圧
V2（ただしV1＞V2）が入力され、コンパレータ
１１の反転入力端子およびコンパレータ１２の非
反転入力端子には、上記接続点Ｐの電圧Vpが入
力される。コンパレータ１１，１２の出力側は共
通の検出出力端１５に接続されている。
上述構成において、まず、モータ２および給電
ライン１のいずれにも断線がない正常状態での作
用について説明する。マイクロコンピータ４から
FET３のゲートＧにＨレベルのバイアス電圧が
入力すると、FET３が閉じ状態になり、給電ラ
イン１には電流が流れモータ２が回転する。この
時、FET３のソースＳとドレインＤとの間の電
圧、換言すれば接続点Ｐの電圧Vpは、Vpoとな
る。ただし、この電圧Vpoは最大値Vpo（max）
〜最小値Vpo（min）の範囲で多少変動する。
ライン１のいずれにも断線がない正常状態での作
用について説明する。マイクロコンピータ４から
FET３のゲートＧにＨレベルのバイアス電圧が
入力すると、FET３が閉じ状態になり、給電ラ
イン１には電流が流れモータ２が回転する。この
時、FET３のソースＳとドレインＤとの間の電
圧、換言すれば接続点Ｐの電圧Vpは、Vpoとな
る。ただし、この電圧Vpoは最大値Vpo（max）
〜最小値Vpo（min）の範囲で多少変動する。
マイクロコンピータ４からのバイアス電圧がＬ
レベルになると、FET３が開状態となる。この
時、電流はモータ２および抵抗器７に流れるが、
抵抗器７の抵抗値R1が前述したように非常に大
きいので、電流は微弱でありモータ２が稼動する
ことはない。
レベルになると、FET３が開状態となる。この
時、電流はモータ２および抵抗器７に流れるが、
抵抗器７の抵抗値R1が前述したように非常に大
きいので、電流は微弱でありモータ２が稼動する
ことはない。
FET３が閉じていても、モータ２や給電ライ
ン１が断線すると、モータ２は稼動しなくなる。
この時の接続点Ｐの電圧Vpについて考察する。
ン１が断線すると、モータ２は稼動しなくなる。
この時の接続点Ｐの電圧Vpについて考察する。
モータ２のコイルおよび接続点Ｐより電源側の
給電ライン（図中１ａ，１ｂで示す部位）のいず
れかが断線しており、接地側の給電ライン１（図
中１ｃ，１ｄで示す部位）が断線していない場合
は、接続点ＰがFET３および抵抗器７を介して
接地されているため、接続点Ｐの電圧Vpはゼロ
である。
給電ライン（図中１ａ，１ｂで示す部位）のいず
れかが断線しており、接地側の給電ライン１（図
中１ｃ，１ｄで示す部位）が断線していない場合
は、接続点ＰがFET３および抵抗器７を介して
接地されているため、接続点Ｐの電圧Vpはゼロ
である。
同様に、モータ２や給電ライン１の部位１ａ，
１ｂのいずれかが断線しており、給電ライン１の
部位１ｃ，１ｄも断線している場合は、接続点Ｐ
が抵抗器７を介して接地されているため、接続点
Ｐの電圧Vpはゼロである。抵抗器７は、このよ
うな断線状態で電圧Vpを確実にゼロにする役割
を担つている。
１ｂのいずれかが断線しており、給電ライン１の
部位１ｃ，１ｄも断線している場合は、接続点Ｐ
が抵抗器７を介して接地されているため、接続点
Ｐの電圧Vpはゼロである。抵抗器７は、このよ
うな断線状態で電圧Vpを確実にゼロにする役割
を担つている。
また、モータ２のコイルや給電ライン１の部位
１ａ，１ｂが断線しておらず、給電ライン１の部
位１ｃ，１ｄのいずれかが断線している場合に
は、接続点Ｐの電圧Vpは、次の式で求められる
電圧Vpzなる。
１ａ，１ｂが断線しておらず、給電ライン１の部
位１ｃ，１ｄのいずれかが断線している場合に
は、接続点Ｐの電圧Vpは、次の式で求められる
電圧Vpzなる。
Vpz＝Vcc×R1／（R1＋Rm）
ただし、Vccは電源電圧、R1は抵抗器７の抵抗
値、Rmはモータ２のコイルの抵抗値である。
値、Rmはモータ２のコイルの抵抗値である。
上述したように、モータ２および給電ライン１
のいずれかが断線した時には、接続点Ｐの電圧
Vpは、正常時の電圧Vpoより低いゼロか、この
電圧Vpoより高いVpzになる。
のいずれかが断線した時には、接続点Ｐの電圧
Vpは、正常時の電圧Vpoより低いゼロか、この
電圧Vpoより高いVpzになる。
比較回路１０では、この接続点Ｐの電圧Vpを
２つの基準電圧V1，V2と比較して、断線検出を
行なう。詳述すると、比較回路１０の第１基準電
圧V1は、接続点Ｐの電圧Vpの正常時の最大値
Vpo（max）より高く、上記電圧Vpzより低い範
囲の値に設定されており、好ましくはVpzより若
干低い値に設定されている。また、比較回路１０
の第２基準電圧V2は、上記接続点Ｐの電圧Vpの
正常時での最小値Vpo（min）より低くゼロより
高い値に設定されており、好ましくは最小値Vpo
（min）より若干低い値に設定されている。
２つの基準電圧V1，V2と比較して、断線検出を
行なう。詳述すると、比較回路１０の第１基準電
圧V1は、接続点Ｐの電圧Vpの正常時の最大値
Vpo（max）より高く、上記電圧Vpzより低い範
囲の値に設定されており、好ましくはVpzより若
干低い値に設定されている。また、比較回路１０
の第２基準電圧V2は、上記接続点Ｐの電圧Vpの
正常時での最小値Vpo（min）より低くゼロより
高い値に設定されており、好ましくは最小値Vpo
（min）より若干低い値に設定されている。
したがつて、上記正常稼動時には、接続点Ｐの
電圧VpはVpo（max）＞Vp＞Vpo（min）の範囲に
あり、したがつて、V1＞Vp＞V2の範囲にあるた
め、比較回路１０の検出出力端１５からは、断線
状態でないことを示すＨレベルの信号が出力され
る。
電圧VpはVpo（max）＞Vp＞Vpo（min）の範囲に
あり、したがつて、V1＞Vp＞V2の範囲にあるた
め、比較回路１０の検出出力端１５からは、断線
状態でないことを示すＨレベルの信号が出力され
る。
また、接続点Ｐの電圧Vpが、ゼロになつて第
２基準電圧V2より低くなつた場合や、Vpzとな
り第１基準電圧V1より高くなつた場合は、検出
出力端１５からＬレベルの断線検出信号が出力さ
れる。
２基準電圧V2より低くなつた場合や、Vpzとな
り第１基準電圧V1より高くなつた場合は、検出
出力端１５からＬレベルの断線検出信号が出力さ
れる。
マイクロコンピユータ４では、FET３へＨレ
ベルのバイアス電圧を出力している時期、換言す
ればモータ２の稼動が想定されている時期に、故
障か否かの判定を行なう。すなわち、検出出力端
１５からＨレベルの信号を受けた時には、給電ラ
イン１およびモータ２のいずれにも断線がないも
のと判断し、検出出力端１５からＬレベルの断線
検出信号を受けた時には、給電ライン１およびモ
ータ２のいずれかに断線が生じたものと判定し、
必要な処理を実行する。
ベルのバイアス電圧を出力している時期、換言す
ればモータ２の稼動が想定されている時期に、故
障か否かの判定を行なう。すなわち、検出出力端
１５からＨレベルの信号を受けた時には、給電ラ
イン１およびモータ２のいずれにも断線がないも
のと判断し、検出出力端１５からＬレベルの断線
検出信号を受けた時には、給電ライン１およびモ
ータ２のいずれかに断線が生じたものと判定し、
必要な処理を実行する。
本考案は上記実施例に制約されず種々の態様が
可能である。例えば、トランジスタとしてバイポ
ーラ型のものを用いてもよい。
可能である。例えば、トランジスタとしてバイポ
ーラ型のものを用いてもよい。
（考案の効果）
以上説明したように、本考案では、トランジス
タを閉じた状態で断線検出を行なうから、負荷へ
の給電の最中に生じた負荷および給電ラインの断
線を即座に検出することができる。また、負荷と
トランジスタとの間の接続点を抵抗値の大きな抵
抗器を介して接地させたから、この接続点より電
源側および接地側の両方で断線が生じた時に、こ
の接続点の電圧を確実にゼロにでき、比較回路で
の断線検出を確実なものにすることができる。
タを閉じた状態で断線検出を行なうから、負荷へ
の給電の最中に生じた負荷および給電ラインの断
線を即座に検出することができる。また、負荷と
トランジスタとの間の接続点を抵抗値の大きな抵
抗器を介して接地させたから、この接続点より電
源側および接地側の両方で断線が生じた時に、こ
の接続点の電圧を確実にゼロにでき、比較回路で
の断線検出を確実なものにすることができる。
図面は本考案に係わる断線検出装置の一実施例
を示す回路図である。 １……給電ライン、２……負荷（モータ）、３
……トランジスタ（FET）、６……断線検出装
置、７……抵抗器、１０……比較回路、Ｐ……接
続点、Vp……接続点の電圧、V1……第１基準電
圧、V2……第２基準電圧。
を示す回路図である。 １……給電ライン、２……負荷（モータ）、３
……トランジスタ（FET）、６……断線検出装
置、７……抵抗器、１０……比較回路、Ｐ……接
続点、Vp……接続点の電圧、V1……第１基準電
圧、V2……第２基準電圧。
Claims (1)
- 【実用新案登録請求の範囲】 負荷とトランジスタを直列接続してなる給電ラ
インと、上記負荷の断線を検出する装置におい
て、一端が上記負荷とトランジスタの間の接続点
に接続され他端が接地された抵抗値の大きな抵抗
器と、上記接続点の電圧Vpを第１基準電圧V1お
よび第２基準電圧V2と比較する比較回路とを備
え、この比較回路では、第１基準電圧V1が下記
でそれぞれ定義されるVpo（max）より大きく
Vpzより小さい値に設定され、第２基準電圧V2
がゼロより大きく下記で定義されるVpo（min）
より小さい値に設定されていて、Vp＞V1または
Vp＜V2の時、断線検出信号を出力することを特
徴とする断線検出装置。 Vpo（max），Vpo（min）…負荷および給電ラ
インが断線していない正常状態で、トランジスタ
が閉じている時の上記接続点の電圧の最大値およ
び最小値。 Vpz…上記接続点より接地側の給電ラインで断
線が生じた時の接続点の電圧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987078181U JPH0537259Y2 (ja) | 1987-05-26 | 1987-05-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987078181U JPH0537259Y2 (ja) | 1987-05-26 | 1987-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63187075U JPS63187075U (ja) | 1988-11-30 |
| JPH0537259Y2 true JPH0537259Y2 (ja) | 1993-09-21 |
Family
ID=30926886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987078181U Expired - Lifetime JPH0537259Y2 (ja) | 1987-05-26 | 1987-05-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537259Y2 (ja) |
-
1987
- 1987-05-26 JP JP1987078181U patent/JPH0537259Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63187075U (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| US5457364A (en) | Bridge motor driver with short-circuit protection and motor-current limiting feature | |
| US8031449B2 (en) | Fast-responding short circuit protection system with self-reset for use in circuit supplied by DC power | |
| CN113161984B (zh) | 双重过流保护电路及电动轮椅 | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| US20210384852A1 (en) | Circuit, corresponding system, vehicle and method of operation | |
| JPH0389622A (ja) | パワートランジスタ及びこれにより制御される負荷の監視方法 | |
| US5406442A (en) | Solid state relay | |
| JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
| CN120262323A (zh) | Dc/dc模块及车辆 | |
| KR100525375B1 (ko) | Ｉｐｍ 보호회로 | |
| JP2004219158A (ja) | 電流検出回路 | |
| JP2001289897A (ja) | ワイヤーハーネス検査装置 | |
| JPH0142054Y2 (ja) | ||
| EP0687067A2 (en) | Short circuit protector for an isolated power MOSFET output stage | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JP3147808B2 (ja) | 異常検出回路 | |
| JP3125200B2 (ja) | 負荷故障診断回路 | |
| JPH11233716A5 (ja) | 負荷短絡保護回路及び出力電力増幅回路 | |
| JPH0428230Y2 (ja) | ||
| JPH0623161Y2 (ja) | 電源保護回路 | |
| JPH0215193Y2 (ja) | ||
| JPS62266904A (ja) | 過電流保護回路 | |
| JPS62291577A (ja) | 静電誘導形トランジスタの故障検出方法 | |
| JPH06283986A (ja) | パワートランジスタ保護回路 |