JPH0537505A - デイジタルデータリンクの評価方法、データタイミングジツタの評価回路及びリタイミング信号の選択とデイジタルデータリンクの評価とを同時に行なう組合せ方法 - Google Patents
デイジタルデータリンクの評価方法、データタイミングジツタの評価回路及びリタイミング信号の選択とデイジタルデータリンクの評価とを同時に行なう組合せ方法Info
- Publication number
- JPH0537505A JPH0537505A JP4003365A JP336592A JPH0537505A JP H0537505 A JPH0537505 A JP H0537505A JP 4003365 A JP4003365 A JP 4003365A JP 336592 A JP336592 A JP 336592A JP H0537505 A JPH0537505 A JP H0537505A
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing jitter
- data link
- time intervals
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000011156 evaluation Methods 0.000 title claims description 26
- 230000007704 transition Effects 0.000 claims description 39
- 238000004891 communication Methods 0.000 claims description 11
- 239000000835 fiber Substances 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000001186 cumulative effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012631 diagnostic technique Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000218657 Picea Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000001303 quality assessment method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
- H04L43/087—Jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/16—Threshold monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 リンクを介して受信されたデータの品質を測
定することによって、ディジタルデータリンク性能を評
価する。 【構成】 エッジヒストグラムを定義するｎ個の時間間
隔の各々に対しソーティングされたデータエッジの数は
所定のしきい値レベルと比較され、モニタ信号はそれぞ
れの比較によって生成される。モニタ信号の組合せはそ
の後分析されて、データタイミングジッタの量を決定し
てから、リンクの品質を決定することができる。
定することによって、ディジタルデータリンク性能を評
価する。 【構成】 エッジヒストグラムを定義するｎ個の時間間
隔の各々に対しソーティングされたデータエッジの数は
所定のしきい値レベルと比較され、モニタ信号はそれぞ
れの比較によって生成される。モニタ信号の組合せはそ
の後分析されて、データタイミングジッタの量を決定し
てから、リンクの品質を決定することができる。
Description
【０００１】
【産業上の利用分野】本発明は概して、通信システム、
及び情報ならびにデータ処理システムに係り、詳細に
は、リンクを介して受信されたデータの品質を測定する
ことによってデータリンク性能を評価する技法に関す
る。
及び情報ならびにデータ処理システムに係り、詳細に
は、リンクを介して受信されたデータの品質を測定する
ことによってデータリンク性能を評価する技法に関す
る。
【０００２】
【従来の技術】説明として、高速光ファイバデータ通信
リンク等のディジタル通信リンクは一般には、トランス
ミッタ、ライン（例えば、光ファイバ）及びレシーバか
ら成る。光ファイバ通信リンクにおいて、トランスミッ
タは電気データ信号を光学パルスに変換し、これらを光
ファイバに結合する。光学信号は一般的に、光ファイバ
を通過すると、減衰されて歪みが生じる。受信側では、
光検出器が光学信号を電気データパルスに変換し、従来
的には、リンクステータスモニタが光検出器の出力電流
の振幅を測定する。
リンク等のディジタル通信リンクは一般には、トランス
ミッタ、ライン（例えば、光ファイバ）及びレシーバか
ら成る。光ファイバ通信リンクにおいて、トランスミッ
タは電気データ信号を光学パルスに変換し、これらを光
ファイバに結合する。光学信号は一般的に、光ファイバ
を通過すると、減衰されて歪みが生じる。受信側では、
光検出器が光学信号を電気データパルスに変換し、従来
的には、リンクステータスモニタが光検出器の出力電流
の振幅を測定する。
【０００３】あるステータスモニタ技法の場合、光電流
の平均振幅が所定レベルを越えると、到着データが有効
であると仮定される。反対に、光電流の平均値が所定レ
ベルより少ないと、破壊されたファイバ又は他の故障リ
ンク構成要素、即ち、故障トランスミッタモジュールが
あると仮定される（クック他〔Cooke et al.〕によるＩ
ＥＥＥ Ｊ．ソリッドステートサーキット、ＳＣ−２１
巻、第６号、１９８６年１２月〔IEEE J. Solid State
Circuits, Vol. SC-21, No.6, December 1986〕の「２
００Ｍビット／ｓの光ファイバリンクの集積回路〔Inte
grated Circuits for a Two Hundred - Mbit/s Fiber O
ptic Link 〕」を参照）。別の公知のリンク状態のモニ
タ方法は、レシーバからのアナログ信号のピーク検出に
基づくものである（ウダ他〔Uda et al.〕によるファイ
バ集積光学、第５巻、第３号、１９８５年〔Fiber and
Integrated Optics, Vol. 5, No. 3, 1985〕の「ローカ
ルエリア・ネットワークアプリケーション用の光集積フ
ァイバデータリンクトランスミッタ／レシーバ〔Integr
ated Optical Fiber Data Link Transmitter/Receiver
for Local Area Network Application〕」を参照）。
の平均振幅が所定レベルを越えると、到着データが有効
であると仮定される。反対に、光電流の平均値が所定レ
ベルより少ないと、破壊されたファイバ又は他の故障リ
ンク構成要素、即ち、故障トランスミッタモジュールが
あると仮定される（クック他〔Cooke et al.〕によるＩ
ＥＥＥ Ｊ．ソリッドステートサーキット、ＳＣ−２１
巻、第６号、１９８６年１２月〔IEEE J. Solid State
Circuits, Vol. SC-21, No.6, December 1986〕の「２
００Ｍビット／ｓの光ファイバリンクの集積回路〔Inte
grated Circuits for a Two Hundred - Mbit/s Fiber O
ptic Link 〕」を参照）。別の公知のリンク状態のモニ
タ方法は、レシーバからのアナログ信号のピーク検出に
基づくものである（ウダ他〔Uda et al.〕によるファイ
バ集積光学、第５巻、第３号、１９８５年〔Fiber and
Integrated Optics, Vol. 5, No. 3, 1985〕の「ローカ
ルエリア・ネットワークアプリケーション用の光集積フ
ァイバデータリンクトランスミッタ／レシーバ〔Integr
ated Optical Fiber Data Link Transmitter/Receiver
for Local Area Network Application〕」を参照）。
【０００４】上記のアナログタイプのリンク状態モニタ
技法はどちらも、光電力レベル（即ち、振幅）が満足さ
れるか否かを表示するが、但し、どちらも、データ信号
品質の考えられうる微妙な低下に関する情報を提供する
ものではない。低下の場合、データ信号はディジタルデ
ータリンクをすでに通過していても、データジッタがリ
ンクの所定の仕様条件を越えたり、又は越えつつあるこ
とがある。かかるデータタイミングジッタによって、結
果的にデータビットのエラー率が容認できないほど高く
なることもある。かかる状況は、例えば、光ファイバが
損傷を受けたり、又は光コネクタが障害を受けると、生
じることがある。
技法はどちらも、光電力レベル（即ち、振幅）が満足さ
れるか否かを表示するが、但し、どちらも、データ信号
品質の考えられうる微妙な低下に関する情報を提供する
ものではない。低下の場合、データ信号はディジタルデ
ータリンクをすでに通過していても、データジッタがリ
ンクの所定の仕様条件を越えたり、又は越えつつあるこ
とがある。かかるデータタイミングジッタによって、結
果的にデータビットのエラー率が容認できないほど高く
なることもある。かかる状況は、例えば、光ファイバが
損傷を受けたり、又は光コネクタが障害を受けると、生
じることがある。
【０００５】本発明によると、回路低下の測度として使
用されるタイミングジッタは、受信信号の理想時間位置
からの偏差として測定される。３種類のジッタは通常、
光ファイバ通信リンクにおいて、即ち、デューティ周期
ひずみ、データ依存ジッタ及びランダムジッタと称され
る（「情報システムの米国標準規格−付録Ｅ−システム
ジッタ・アロケーション」レヴュー４、１９８９年４月
〔"American NationalStandard for Information Syste
ms - Appendix E - System Jitter Allocations" Rev.
4, April 1989〕を参照）。パルス幅ひずみとも呼ばれ
るデューティ周期ひずみは、低から高へのデータ遷移と
高から低へのデータ遷移との間の伝播遅延の差によって
生じることが多い。データ依存ジッタは、転送チャネル
の利得ならびに位相特性が不十分であることによって発
生される。さらに、部分的にはバンド幅限定非ナイキス
トチャネルからの内部データシンボル妨害によることも
ある。データ依存ジッタはまた、非直流平衡コーディン
グの影響を有する。ランダムジッタは主としてサーマル
ノイズによって引き起こされ、通常その平均値はゼロで
ある。ランダムジッタの主因は、光学レシーバである。
要約すると、出願人はデータが受信されてきたデータリ
ンクの品質の測度としてデータタイミングジッタをモニ
タする事前存在ディジタル技法については何も知らな
い。
用されるタイミングジッタは、受信信号の理想時間位置
からの偏差として測定される。３種類のジッタは通常、
光ファイバ通信リンクにおいて、即ち、デューティ周期
ひずみ、データ依存ジッタ及びランダムジッタと称され
る（「情報システムの米国標準規格−付録Ｅ−システム
ジッタ・アロケーション」レヴュー４、１９８９年４月
〔"American NationalStandard for Information Syste
ms - Appendix E - System Jitter Allocations" Rev.
4, April 1989〕を参照）。パルス幅ひずみとも呼ばれ
るデューティ周期ひずみは、低から高へのデータ遷移と
高から低へのデータ遷移との間の伝播遅延の差によって
生じることが多い。データ依存ジッタは、転送チャネル
の利得ならびに位相特性が不十分であることによって発
生される。さらに、部分的にはバンド幅限定非ナイキス
トチャネルからの内部データシンボル妨害によることも
ある。データ依存ジッタはまた、非直流平衡コーディン
グの影響を有する。ランダムジッタは主としてサーマル
ノイズによって引き起こされ、通常その平均値はゼロで
ある。ランダムジッタの主因は、光学レシーバである。
要約すると、出願人はデータが受信されてきたデータリ
ンクの品質の測度としてデータタイミングジッタをモニ
タする事前存在ディジタル技法については何も知らな
い。
【０００６】上記したことについて、当該技術におい
て、実際に故障が生じる前にデータリンク性能の低下を
評価することが可能なデータリンク性能モニタの必要
性、特に、受信データ信号品質をデータリンク性能の表
示としてディジタル式に評価する（即ち、データタイミ
ングジッタを分析することによって）モニタ／診断ツー
ルのようなものの必要性、が存する。
て、実際に故障が生じる前にデータリンク性能の低下を
評価することが可能なデータリンク性能モニタの必要
性、特に、受信データ信号品質をデータリンク性能の表
示としてディジタル式に評価する（即ち、データタイミ
ングジッタを分析することによって）モニタ／診断ツー
ルのようなものの必要性、が存する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、リン
クを介して受信されたデータの品質を測定することによ
ってデータリンク性能を評価するディジタルデータリン
ク性能評価モニタを提供することである。
クを介して受信されたデータの品質を測定することによ
ってデータリンク性能を評価するディジタルデータリン
ク性能評価モニタを提供することである。
【０００８】
【課題を解決するための手段】本発明はその一形態にお
いて、一定のクロックレートでディジタルデータリンク
を介して直列転送されるディジタル信号のストリームを
有する当該ディジタルデータリンクを評価するための方
法を含む。かかる方法は、直列ストリームの複数のデー
タエッジ遷移を、その累積長がデータストリームクロッ
クレートと実質的に等しいとされるｎ個の時間間隔に時
間ソート（時間分類）する工程と、ｎ個の時間間隔の各
々にソートされたデータエッジ遷移の数を所定のしきい
値レベルと比較する工程と、上記比較工程に応答してｎ
個の時間間隔の各々に対しモニタ信号を生成する工程で
あって、時間間隔でのデータエッジ・ソート数が所定の
しきい値レベルを越える場合、第１のモニタ信号が生成
され、時間間隔でのデータエッジ・ソート数が所定のし
きい値レベルよりも少ない場合、第２のモニタ信号が生
成される前記モニタ信号生成工程と、生成されたモニタ
信号の分析によってデータリンクを介して転送されるデ
ィジタル信号のストリームのデータタイミングジッタを
評価する工程と、を含む。
いて、一定のクロックレートでディジタルデータリンク
を介して直列転送されるディジタル信号のストリームを
有する当該ディジタルデータリンクを評価するための方
法を含む。かかる方法は、直列ストリームの複数のデー
タエッジ遷移を、その累積長がデータストリームクロッ
クレートと実質的に等しいとされるｎ個の時間間隔に時
間ソート（時間分類）する工程と、ｎ個の時間間隔の各
々にソートされたデータエッジ遷移の数を所定のしきい
値レベルと比較する工程と、上記比較工程に応答してｎ
個の時間間隔の各々に対しモニタ信号を生成する工程で
あって、時間間隔でのデータエッジ・ソート数が所定の
しきい値レベルを越える場合、第１のモニタ信号が生成
され、時間間隔でのデータエッジ・ソート数が所定のし
きい値レベルよりも少ない場合、第２のモニタ信号が生
成される前記モニタ信号生成工程と、生成されたモニタ
信号の分析によってデータリンクを介して転送されるデ
ィジタル信号のストリームのデータタイミングジッタを
評価する工程と、を含む。
【０００９】処理の向上とともに、この方法は上記評価
手段に応答して、ディジタルデータリンクの性能を表示
するフラグ信号を生成する工程を含むこともある。生成
されたフラグ信号は、ディジタル信号ストリームでのご
くわずかのデータタイミングジッタを表示する第１のフ
ラグと、定義済みデータリンク仕様を辛うじて満たして
いるデータタイミングジッタを指示する第２のフラグ
と、過度のデータタイミングジッタ、即ち、定義済みデ
ータリンク仕様を満たすことのできないジッタ、を表示
する第３のフラグと、を含む。所望の場合、追加のフラ
グ信号を設けてもよい。さらに別の方法の特徴もまた、
ここに述べられ且つ請求される。
手段に応答して、ディジタルデータリンクの性能を表示
するフラグ信号を生成する工程を含むこともある。生成
されたフラグ信号は、ディジタル信号ストリームでのご
くわずかのデータタイミングジッタを表示する第１のフ
ラグと、定義済みデータリンク仕様を辛うじて満たして
いるデータタイミングジッタを指示する第２のフラグ
と、過度のデータタイミングジッタ、即ち、定義済みデ
ータリンク仕様を満たすことのできないジッタ、を表示
する第３のフラグと、を含む。所望の場合、追加のフラ
グ信号を設けてもよい。さらに別の方法の特徴もまた、
ここに述べられ且つ請求される。
【００１０】別の形態において、本発明は一定のクロッ
クレートでディジタルデータリンクを介して直列転送さ
れるディジタル信号のストリームのデータタイミングジ
ッタを評価するための回路を含む。この回路は、直列転
送されたデータストリームの複数のデータエッジ遷移の
各々をｎ個の逐次時間間隔の一つに時間ソートするため
のソーティング手段を含む。ｎ個の時間間隔の累積長は
データストリームのクロックレートと実質的に等しい。
かかる回路はまた、ｎ個の時間間隔の各々にソートされ
たデータエッジ遷移の数を所定のしきい値レベルと比較
するための、上記ソーティング手段に結合された比較手
段と、ｎ個の時間間隔のそれぞれに対してモニタ信号を
生成するための生成手段と、を含む。第１のモニタ信号
は、評価を受けた特定の時間間隔へのデータエッジ・ソ
ート数が定義済みしきい値レベルを越えると生成され、
第２のモニタ信号は、特定の時間間隔へのデータエッジ
・ソート数が定義済みしきい値レベルより少ない場合に
生成される。最後に評価手段は、生成されたモニタ信号
をディジタルデータリンクの性能を表示するものとして
分析することによってリンクを介して直列転送されたデ
ィジタル信号のストリームのデータタイミングジッタを
評価する。
クレートでディジタルデータリンクを介して直列転送さ
れるディジタル信号のストリームのデータタイミングジ
ッタを評価するための回路を含む。この回路は、直列転
送されたデータストリームの複数のデータエッジ遷移の
各々をｎ個の逐次時間間隔の一つに時間ソートするため
のソーティング手段を含む。ｎ個の時間間隔の累積長は
データストリームのクロックレートと実質的に等しい。
かかる回路はまた、ｎ個の時間間隔の各々にソートされ
たデータエッジ遷移の数を所定のしきい値レベルと比較
するための、上記ソーティング手段に結合された比較手
段と、ｎ個の時間間隔のそれぞれに対してモニタ信号を
生成するための生成手段と、を含む。第１のモニタ信号
は、評価を受けた特定の時間間隔へのデータエッジ・ソ
ート数が定義済みしきい値レベルを越えると生成され、
第２のモニタ信号は、特定の時間間隔へのデータエッジ
・ソート数が定義済みしきい値レベルより少ない場合に
生成される。最後に評価手段は、生成されたモニタ信号
をディジタルデータリンクの性能を表示するものとして
分析することによってリンクを介して直列転送されたデ
ィジタル信号のストリームのデータタイミングジッタを
評価する。
【００１１】ある特定の実施例において、かかる回路は
ｎ個のカウンタを含み、これらカウンタの各々はｎ個の
時間間隔の内の対応する１個へデータエッジ・ソートを
受信するように結合されている。さらに、ｎ個のコンパ
レータを設けてもよく、各々のコンパレータは、それぞ
れのカウンタにソートされたデータエッジ遷移の数を所
定のしきい値レベルと比較するためのｎ個のカウンタの
内のそれぞれ１個に結合されている。ｎ個のコンパレー
タの出力は生成されたモニタ信号を含むものであっても
よい。さらに特定の回路詳細も、ここに述べられ且つ請
求される。例えば、本発明のモニタ技法は、「ディジタ
ル式積分クロック抽出器（Digitally Integrating Cloc
k Extractor ）」と題した本出願人に譲渡された同時係
属中の特許出願で述べられたデータ・リタイミング（再
時間調整）方法と同時に使用されることもあり、それは
ここにおいて概略的に論じられている。
ｎ個のカウンタを含み、これらカウンタの各々はｎ個の
時間間隔の内の対応する１個へデータエッジ・ソートを
受信するように結合されている。さらに、ｎ個のコンパ
レータを設けてもよく、各々のコンパレータは、それぞ
れのカウンタにソートされたデータエッジ遷移の数を所
定のしきい値レベルと比較するためのｎ個のカウンタの
内のそれぞれ１個に結合されている。ｎ個のコンパレー
タの出力は生成されたモニタ信号を含むものであっても
よい。さらに特定の回路詳細も、ここに述べられ且つ請
求される。例えば、本発明のモニタ技法は、「ディジタ
ル式積分クロック抽出器（Digitally Integrating Cloc
k Extractor ）」と題した本出願人に譲渡された同時係
属中の特許出願で述べられたデータ・リタイミング（再
時間調整）方法と同時に使用されることもあり、それは
ここにおいて概略的に論じられている。
【００１２】本発明による技法は、それが方法であろう
と回路であろうと、データエッジ遷移の事前選択された
数のヒストグラムの作成と、データタイミングジッタを
評価するためにヒストグラムを使用することとを特徴と
する。ここで述べられているタイミングジッタ測定技法
はクロック抽出と同時に有利に達成されるものであり、
同一のディジタル回路構成の多くを利用する。この技法
は高速応用に適しており、データジッタ測定の正確度は
特定応用要求に対応するよう設計できる。この技法はハ
ードウェア又はハードウェア／ソフトウェアの組合せに
おいて実現することができる。
と回路であろうと、データエッジ遷移の事前選択された
数のヒストグラムの作成と、データタイミングジッタを
評価するためにヒストグラムを使用することとを特徴と
する。ここで述べられているタイミングジッタ測定技法
はクロック抽出と同時に有利に達成されるものであり、
同一のディジタル回路構成の多くを利用する。この技法
は高速応用に適しており、データジッタ測定の正確度は
特定応用要求に対応するよう設計できる。この技法はハ
ードウェア又はハードウェア／ソフトウェアの組合せに
おいて実現することができる。
【００１３】
【実施例】上記のように、本発明は、通信リンク、詳細
には光ファイバ通信リンク、等のようなディジタルデー
タリンクをわたって受信されたデータに固有のタイミン
グノイズをディジタル測定するための新規技術を提供す
る。かかるモニタ技法と診断技法の少なくともどちらか
一つの方法によって、クロック抽出と同時にしてデータ
タイミングジッタの測定を有利に行なうことができ、本
発明と同一譲受人に譲渡される「ディジタル積分クロッ
ク抽出器」と題した同時係属出願番号第０７／５９４、
２４２号で述べられているクロック抽出アプローチと同
一の回路構成と対応付けられる信号とのうちの多くが有
益に使用されるものであり、その全体はこのように参照
によってここに組み入れられている。要約すれば、この
同時係属出願に述べられた技法は、直列データストリー
ムのリタイミングに際し使用するための、異相の局所的
に生成された複数のクロック信号から適切なクロック信
号を選択することを考慮するものである。かかる技法
は、時間ソートされた複数のデータエッジ遷移の統合と
周期的分析とに基づく。本発明の性能モニタ／診断技法
は、リタイミング信号の選択を駆動するために作成され
たヒストグラムをさらに使用してデータタイミングジッ
タを評価し、こうしてデータが受信されたデータリンク
の品質をも評価するディジタル積分クロック抽出器と容
易に統合する。
には光ファイバ通信リンク、等のようなディジタルデー
タリンクをわたって受信されたデータに固有のタイミン
グノイズをディジタル測定するための新規技術を提供す
る。かかるモニタ技法と診断技法の少なくともどちらか
一つの方法によって、クロック抽出と同時にしてデータ
タイミングジッタの測定を有利に行なうことができ、本
発明と同一譲受人に譲渡される「ディジタル積分クロッ
ク抽出器」と題した同時係属出願番号第０７／５９４、
２４２号で述べられているクロック抽出アプローチと同
一の回路構成と対応付けられる信号とのうちの多くが有
益に使用されるものであり、その全体はこのように参照
によってここに組み入れられている。要約すれば、この
同時係属出願に述べられた技法は、直列データストリー
ムのリタイミングに際し使用するための、異相の局所的
に生成された複数のクロック信号から適切なクロック信
号を選択することを考慮するものである。かかる技法
は、時間ソートされた複数のデータエッジ遷移の統合と
周期的分析とに基づく。本発明の性能モニタ／診断技法
は、リタイミング信号の選択を駆動するために作成され
たヒストグラムをさらに使用してデータタイミングジッ
タを評価し、こうしてデータが受信されたデータリンク
の品質をも評価するディジタル積分クロック抽出器と容
易に統合する。
【００１４】図１には、データ・リタイミング回路１０
の一般的実施例が示されている。リタイミング回路１０
は、ディジタル位相ロック論理回路（ＤＰＬＬ）１２
と、クロック位相生成器１４と、マルチプレクサ１６
と、エッジトリガＤ−ラッチ１８と、を含む。ＤＰＬＬ
は今では、当該技術において周知であり、ここでは詳述
しない（ＩＥＥＥ会報、６９巻、第４号、４１０−４３
１頁、１９８１年４月の「ディジタル位相ロックループ
の調査（Survey of Digital Phase Locked Loops）」と
題したＷ．Ｃ．リンジ（W.C. Lindsey）他による文献に
おいて早期調査が示されている）。動作中に、リタイミ
ングされて、続いて非直列化されるべきクロックならび
にデータ信号のストリームは、ＤＰＬＬフロントエンド
回路１５の入力に結合されるライン１３上で受信され
る。ＤＰＬＬフロントエンド回路１５は、ＤＰＬＬ１２
の多少任意の分割の結果によるものである。回路１５
は、生成器１４からライン１７上で異なる位相の複数の
クロック信号を受信する。生成器１４と回路１５の構成
要素は、例えば、ローカルクロック生成器、クロック遅
延ライン及びデータエッジソーティング回路構成を含む
こともある。これらの構成要素から成る回路の一実施例
は、本件と同一の譲受人に譲渡されたアメリカ特許第４
６７７６４８号によって述べられている。データエッジ
遷移ソーティングへの別の、また好ましいアプローチ
は、本発明と同一譲受人に譲渡された「データエッジ位
相ソーティング回路（Data Edge Phase Sorting Circui
ts）」と題する同時係属出願（出願番号未定）において
述べられており、この全体はこのように参照によってこ
こに組み入れられている。このエッジソーティング回路
構成の概観は、図２を参照してここに要約される。
の一般的実施例が示されている。リタイミング回路１０
は、ディジタル位相ロック論理回路（ＤＰＬＬ）１２
と、クロック位相生成器１４と、マルチプレクサ１６
と、エッジトリガＤ−ラッチ１８と、を含む。ＤＰＬＬ
は今では、当該技術において周知であり、ここでは詳述
しない（ＩＥＥＥ会報、６９巻、第４号、４１０−４３
１頁、１９８１年４月の「ディジタル位相ロックループ
の調査（Survey of Digital Phase Locked Loops）」と
題したＷ．Ｃ．リンジ（W.C. Lindsey）他による文献に
おいて早期調査が示されている）。動作中に、リタイミ
ングされて、続いて非直列化されるべきクロックならび
にデータ信号のストリームは、ＤＰＬＬフロントエンド
回路１５の入力に結合されるライン１３上で受信され
る。ＤＰＬＬフロントエンド回路１５は、ＤＰＬＬ１２
の多少任意の分割の結果によるものである。回路１５
は、生成器１４からライン１７上で異なる位相の複数の
クロック信号を受信する。生成器１４と回路１５の構成
要素は、例えば、ローカルクロック生成器、クロック遅
延ライン及びデータエッジソーティング回路構成を含む
こともある。これらの構成要素から成る回路の一実施例
は、本件と同一の譲受人に譲渡されたアメリカ特許第４
６７７６４８号によって述べられている。データエッジ
遷移ソーティングへの別の、また好ましいアプローチ
は、本発明と同一譲受人に譲渡された「データエッジ位
相ソーティング回路（Data Edge Phase Sorting Circui
ts）」と題する同時係属出願（出願番号未定）において
述べられており、この全体はこのように参照によってこ
こに組み入れられている。このエッジソーティング回路
構成の概観は、図２を参照してここに要約される。
【００１５】図２で示されるように、データ信号ならび
にクロック信号の直列ストリームは、ライン３１を介し
て＋オン・データエッジ検出回路３２に供給される。回
路３２は、ライン３１上で生じる立ち上がりデータエッ
ジ遷移、立ち下がりデータエッジ遷移、又は立ち上がり
と立ち下がりと両方のデータエッジ遷移の内のどれか一
つを抽出する。この回路は、例えば所望のタイプのデー
タエッジ遷移を受信すると同時に正出力パルスを非連続
ソーティング論理回路３８に供給するシングルショット
パルス生成器を含む。非連続ソーティング論理３８は、
検出回路３２からのこれらの出力パルスを、ローカルマ
スタークロック３４で駆動される遅延ライン３６によっ
て生成される複数（ｎ個）の遅延クロックｆ（０）、ｆ
（１）・・・ｆ（ｎ−１）、ｆ（ｎ）と比較する。非連
続ソーティング論理３８は、信号Ｓ（１）、Ｓ（２）・
・・Ｓ（ｎ−１）、Ｓ（ｎ）を出力し、これらの信号は
ローカルクロックに対するデータエッジ遷移位置に再び
フラグを立てる。ソートされた各出力の発生頻度は、ｎ
個の後続のカウンタ（図示せぬ）によって記憶される。
にクロック信号の直列ストリームは、ライン３１を介し
て＋オン・データエッジ検出回路３２に供給される。回
路３２は、ライン３１上で生じる立ち上がりデータエッ
ジ遷移、立ち下がりデータエッジ遷移、又は立ち上がり
と立ち下がりと両方のデータエッジ遷移の内のどれか一
つを抽出する。この回路は、例えば所望のタイプのデー
タエッジ遷移を受信すると同時に正出力パルスを非連続
ソーティング論理回路３８に供給するシングルショット
パルス生成器を含む。非連続ソーティング論理３８は、
検出回路３２からのこれらの出力パルスを、ローカルマ
スタークロック３４で駆動される遅延ライン３６によっ
て生成される複数（ｎ個）の遅延クロックｆ（０）、ｆ
（１）・・・ｆ（ｎ−１）、ｆ（ｎ）と比較する。非連
続ソーティング論理３８は、信号Ｓ（１）、Ｓ（２）・
・・Ｓ（ｎ−１）、Ｓ（ｎ）を出力し、これらの信号は
ローカルクロックに対するデータエッジ遷移位置に再び
フラグを立てる。ソートされた各出力の発生頻度は、ｎ
個の後続のカウンタ（図示せぬ）によって記憶される。
【００１６】図１に戻って、既に述べたように、ＤＰＬ
Ｌフロントエンド回路１５は、そのデータエッジソーテ
ィング回路構成（図２）を介して、複数のパルス信号Ｓ
（１）、Ｓ（２）・・・Ｓ（ｎ−１）及びＳ（ｎ）を、
選択修正クロック回路２０に結合されたパルス信号と同
数のライン１９上に出力する。回路１５と２０は本質的
に、図１の破線で示されるようにディジタル位相ロック
論理回路１２を含む。回路１５からのｎ個の出力Ｓ
（１）、Ｓ（２）・・・Ｓ（ｎ−１）及びＳ（ｎ）は、
ＤＰＬＬローカルクロックに対するディスクリート（離
散的）時間間隔を表わす。一つの時間間隔のリーディン
グエッジは、その前の間隔のトレーリングエッジに正確
に現れる。直列ストリームの各データエッジ遷移に対す
るパルス信号は、ＤＰＬＬローカルクロックに対する遷
移の時間位置を表わすために、回路１５のｎ個の出力の
中から対応する一個に供給される。
Ｌフロントエンド回路１５は、そのデータエッジソーテ
ィング回路構成（図２）を介して、複数のパルス信号Ｓ
（１）、Ｓ（２）・・・Ｓ（ｎ−１）及びＳ（ｎ）を、
選択修正クロック回路２０に結合されたパルス信号と同
数のライン１９上に出力する。回路１５と２０は本質的
に、図１の破線で示されるようにディジタル位相ロック
論理回路１２を含む。回路１５からのｎ個の出力Ｓ
（１）、Ｓ（２）・・・Ｓ（ｎ−１）及びＳ（ｎ）は、
ＤＰＬＬローカルクロックに対するディスクリート（離
散的）時間間隔を表わす。一つの時間間隔のリーディン
グエッジは、その前の間隔のトレーリングエッジに正確
に現れる。直列ストリームの各データエッジ遷移に対す
るパルス信号は、ＤＰＬＬローカルクロックに対する遷
移の時間位置を表わすために、回路１５のｎ個の出力の
中から対応する一個に供給される。
【００１７】選択修正クロック回路２０は、同一周波数
ではあるが、異なる位相の複数のローカルクロックから
データリタイミングの際に使用するための適切なローカ
ルクロック位相を選択するように動作する。上述したよ
うに、クロス・リファレンスされた出願によれば、クロ
ック選択は、データエッジ遷移の定義済み数のヒストリ
カル分布の分析に基づいて行なわれる。実際には、生成
器１４によって生成され、さらにＤＰＬＬ回路１２によ
って使用されるローカル基準クロックは、入力データク
ロックの一周期又はそれよりわずかに多い周期をカバー
するように構成されており、これは周知のことと仮定さ
れる。これによって、各データエッジ遷移が検出され
て、ｎ時間間隔の内の一つにソートされるであろうこと
が保証される。データエッジ遷移が生じているところの
時間間隔に対応付けられるこれらのカウンタは、ジッタ
又は高雑音状態のもとでも残りのカウンタよりも高速で
カウントを蓄積する。この情報を有益に使用して、本発
明によるデータリンク性能のモニタ／診断と同様に、適
切なクロック信号位相を選択することができる。選択修
正クロック回路２０内のカウンタはこのようにして、逐
次的にソートされたデータエッジ遷移の位置を統合する
（即ち、その位置のヒストグラム又は史的概観を蓄積す
る）。このヒストグラムは、図３に関連して以下に説明
するものとして、ここに有利に使用される。
ではあるが、異なる位相の複数のローカルクロックから
データリタイミングの際に使用するための適切なローカ
ルクロック位相を選択するように動作する。上述したよ
うに、クロス・リファレンスされた出願によれば、クロ
ック選択は、データエッジ遷移の定義済み数のヒストリ
カル分布の分析に基づいて行なわれる。実際には、生成
器１４によって生成され、さらにＤＰＬＬ回路１２によ
って使用されるローカル基準クロックは、入力データク
ロックの一周期又はそれよりわずかに多い周期をカバー
するように構成されており、これは周知のことと仮定さ
れる。これによって、各データエッジ遷移が検出され
て、ｎ時間間隔の内の一つにソートされるであろうこと
が保証される。データエッジ遷移が生じているところの
時間間隔に対応付けられるこれらのカウンタは、ジッタ
又は高雑音状態のもとでも残りのカウンタよりも高速で
カウントを蓄積する。この情報を有益に使用して、本発
明によるデータリンク性能のモニタ／診断と同様に、適
切なクロック信号位相を選択することができる。選択修
正クロック回路２０内のカウンタはこのようにして、逐
次的にソートされたデータエッジ遷移の位置を統合する
（即ち、その位置のヒストグラム又は史的概観を蓄積す
る）。このヒストグラムは、図３に関連して以下に説明
するものとして、ここに有利に使用される。
【００１８】リタイミング機能を継続すると、選択され
たクロック信号の識別はライン２１上でＤＰＬＬ１２か
らマルチプレクサ１６に出力され、マルチプレクサ１６
はさらに、クロック位相生成器１４によって生成された
異なる位相の複数のローカルクロック信号を入力として
（ライン２３上で）受信する。マルチプレクサ１６の
（ライン２５上の）出力は、エッジトリガデータラッチ
１８のクロック入力「Ｃ」に供給される。ラッチ１８に
対する第２のデータ入力「Ｄ」は、直列データストリー
ムを受信するためのライン１３に結合される。データは
立ち上がりクロックエッジ又は立ち下がりクロックエッ
ジのどちらか一方でラッチされる。リタイミングされた
データはライン２７上でラッチ１８から、例えば、非直
列化回路（図示せず）に出力される。
たクロック信号の識別はライン２１上でＤＰＬＬ１２か
らマルチプレクサ１６に出力され、マルチプレクサ１６
はさらに、クロック位相生成器１４によって生成された
異なる位相の複数のローカルクロック信号を入力として
（ライン２３上で）受信する。マルチプレクサ１６の
（ライン２５上の）出力は、エッジトリガデータラッチ
１８のクロック入力「Ｃ」に供給される。ラッチ１８に
対する第２のデータ入力「Ｄ」は、直列データストリー
ムを受信するためのライン１３に結合される。データは
立ち上がりクロックエッジ又は立ち下がりクロックエッ
ジのどちらか一方でラッチされる。リタイミングされた
データはライン２７上でラッチ１８から、例えば、非直
列化回路（図示せず）に出力される。
【００１９】複数のソートされたデータエッジ遷移のグ
ラフ表示は図３に示される。この場合、ｎ個のクロック
位相を用いることによって、データエッジをｎ個の逐次
時間間隔又はタイムセグメントにソートしてきた。第１
の時間間隔はｔ（０）からｔ（１）であり、第２の時間
間隔はｔ（１）からｔ（２）であり、さらに、ｎ番目の
時間間隔はｔ（ｎ−１）からｔ（ｎ）となる。上述した
ように、これらの時間間隔は、全体のデータクロック周
期Ｔを網羅するように選択される。時間ｔ（０）、ｔ
（１）・・・ｔ（ｎ）は、ｆ（０）を基準にしたクロッ
ク位相ｆ（１）、・・・ｆ（ｎ）のタイムシフトであ
る。タイミング又は目的の水平方向への収縮の程度は、
図３に示された情報から導き出すことができる（ＡＴ＆
Ｔベル研究所、第３章、第５版の「通信用転送システ
ム」〔Transmission Systems for Communications, AT&
T Bell Lab, Ch. 30, Ed. 5 〕を参照）。
ラフ表示は図３に示される。この場合、ｎ個のクロック
位相を用いることによって、データエッジをｎ個の逐次
時間間隔又はタイムセグメントにソートしてきた。第１
の時間間隔はｔ（０）からｔ（１）であり、第２の時間
間隔はｔ（１）からｔ（２）であり、さらに、ｎ番目の
時間間隔はｔ（ｎ−１）からｔ（ｎ）となる。上述した
ように、これらの時間間隔は、全体のデータクロック周
期Ｔを網羅するように選択される。時間ｔ（０）、ｔ
（１）・・・ｔ（ｎ）は、ｆ（０）を基準にしたクロッ
ク位相ｆ（１）、・・・ｆ（ｎ）のタイムシフトであ
る。タイミング又は目的の水平方向への収縮の程度は、
図３に示された情報から導き出すことができる（ＡＴ＆
Ｔベル研究所、第３章、第５版の「通信用転送システ
ム」〔Transmission Systems for Communications, AT&
T Bell Lab, Ch. 30, Ed. 5 〕を参照）。
【００２０】全体のタイミングジッタの測度は下記の等
式（１）によって定義されるように、有効シンボル持続
期間減少又は目的の水平方向への収縮の量である。
式（１）によって定義されるように、有効シンボル持続
期間減少又は目的の水平方向への収縮の量である。
【００２１】
ジッタ＝｜標準ビット持続期間−測定済みビット持続期間｜ （１）
例えば、一般化しきい値レベル５０は、各時間間隔内で
収集されたデータソート数との比較のために選択される
ことができる。目的の水平方向への収縮（即ち、しきい
値レベルより上のカウントを有する離間間隔の間での時
間）はこのように、かかる比較に基づいて測定されるこ
とが可能である。全体の時間間隔は、しきい値レベルよ
り下方のデータエッジソートを有する時間間隔を計算す
ることによって、決定することができる。
収集されたデータソート数との比較のために選択される
ことができる。目的の水平方向への収縮（即ち、しきい
値レベルより上のカウントを有する離間間隔の間での時
間）はこのように、かかる比較に基づいて測定されるこ
とが可能である。全体の時間間隔は、しきい値レベルよ
り下方のデータエッジソートを有する時間間隔を計算す
ることによって、決定することができる。
【００２２】図４において表わされるしきい値回路比較
技法において、ｎ個の時間間隔の各々において下降する
データエッジ・ソート数が、ｎ個の対応するｍビット・
カウンタ６０でソートされている。ｎ個のカウンタのカ
ウントを所定のしきい値レベルと比較するｎ個のコンパ
レータ回路６２がある。所望であれば、一個又はそれ以
上の時間間隔のしきい値レベルを、リンクの品質を変化
させるモニタの感度を高めるために、他の時間間隔とは
異なる所定数に設定することもできる。特定の時間間隔
カウンタでのカウントが対応するしきい値レベルより下
である場合、しきい値回路はゼロ（０）のモニタ信号を
生成し、反対に、カウントがしきい値レベルを越える場
合、しきい値回路は１のモニタ信号を生成する。同等の
条件は、どちらのモニタ信号にも割り当てることができ
る。
技法において、ｎ個の時間間隔の各々において下降する
データエッジ・ソート数が、ｎ個の対応するｍビット・
カウンタ６０でソートされている。ｎ個のカウンタのカ
ウントを所定のしきい値レベルと比較するｎ個のコンパ
レータ回路６２がある。所望であれば、一個又はそれ以
上の時間間隔のしきい値レベルを、リンクの品質を変化
させるモニタの感度を高めるために、他の時間間隔とは
異なる所定数に設定することもできる。特定の時間間隔
カウンタでのカウントが対応するしきい値レベルより下
である場合、しきい値回路はゼロ（０）のモニタ信号を
生成し、反対に、カウントがしきい値レベルを越える場
合、しきい値回路は１のモニタ信号を生成する。同等の
条件は、どちらのモニタ信号にも割り当てることができ
る。
【００２３】しきい値回路のコンパレータ出力、即ち、
出力１、出力２、・・・出力ｎ、は例えば、決定論理７
０に結合されており、これは図５に示されている。論理
７０は、コンパレータ６２からの出力として受信された
モニタ信号に基づく複数の可能なフラグから１個を出力
する。具体例として、論理７０は、以下の受信を示す設
定済み基準を組み入れることもできる。即ち、一列の、
即ち、出力１、２・・・ｎの内で３個又はそれ以上のゼ
ロ（０）のモニタ信号の受信は良品質のリンクを表示
し、その結果、第１のフラグが出力される。また、一列
の内で２個のみのゼロ（０）のモニタ信号の受信は最低
限の品質を保ったデータリンクを表示し、その結果第２
のフラグが出力される。さらに、１個のみのゼロ（０）
のモニタ信号の受信又は受信が皆無である場合は、悪品
質のデータリンクを表示し、第３のデータリンクが決定
論理から出力されることを要する。当業者はこれらの基
準が、再度具体例を条件として、多くの方法で修正され
たり、多数の異なる回路又はハードウェア／ソフトウェ
アの組合せで実行できることを認識するだろう。例え
ば、支持レジスタ及び読み出し専用メモリを備えたプロ
セッサを用いて同様の評価機能を実行することも可能で
ある。
出力１、出力２、・・・出力ｎ、は例えば、決定論理７
０に結合されており、これは図５に示されている。論理
７０は、コンパレータ６２からの出力として受信された
モニタ信号に基づく複数の可能なフラグから１個を出力
する。具体例として、論理７０は、以下の受信を示す設
定済み基準を組み入れることもできる。即ち、一列の、
即ち、出力１、２・・・ｎの内で３個又はそれ以上のゼ
ロ（０）のモニタ信号の受信は良品質のリンクを表示
し、その結果、第１のフラグが出力される。また、一列
の内で２個のみのゼロ（０）のモニタ信号の受信は最低
限の品質を保ったデータリンクを表示し、その結果第２
のフラグが出力される。さらに、１個のみのゼロ（０）
のモニタ信号の受信又は受信が皆無である場合は、悪品
質のデータリンクを表示し、第３のデータリンクが決定
論理から出力されることを要する。当業者はこれらの基
準が、再度具体例を条件として、多くの方法で修正され
たり、多数の異なる回路又はハードウェア／ソフトウェ
アの組合せで実行できることを認識するだろう。例え
ば、支持レジスタ及び読み出し専用メモリを備えたプロ
セッサを用いて同様の評価機能を実行することも可能で
ある。
【００２４】一般的には、最悪例であるにもかかわら
ず、評価を受けた特定のデータリンクのタイミングジッ
タレベルを受容できる場合が示されるだろう。これを仮
定すると、本発明のモニタを用いることによって、論理
回路構成７０（図５参照）に応じて、以下の条件の内の
一つにフラグを立てることが可能である。 フラグＡ： データタイミングジッタはごくわずかであ
る（アクションを必要としない）。 フラグＢ： データタイミングジッタは最低限に仕様に
合う（予防のメインテナンスが必要とされる）。 フラグＣ： データタイミングジッタは仕様に合わない
（修理が必要とされる）。
ず、評価を受けた特定のデータリンクのタイミングジッ
タレベルを受容できる場合が示されるだろう。これを仮
定すると、本発明のモニタを用いることによって、論理
回路構成７０（図５参照）に応じて、以下の条件の内の
一つにフラグを立てることが可能である。 フラグＡ： データタイミングジッタはごくわずかであ
る（アクションを必要としない）。 フラグＢ： データタイミングジッタは最低限に仕様に
合う（予防のメインテナンスが必要とされる）。 フラグＣ： データタイミングジッタは仕様に合わない
（修理が必要とされる）。
【００２５】本発明に特有であることは、フラグＢ、即
ち、評価を受けたディジタルデータリンクの性能が低下
されているが、しかし、修理が要求される程度では完全
には破壊されていないことの表示、を提供するものであ
り、これは振幅測定アプローチを完了する前の機能にす
ぎない。さらに、本発明の品質評価技法は、標準リンク
動作中に達成される。
ち、評価を受けたディジタルデータリンクの性能が低下
されているが、しかし、修理が要求される程度では完全
には破壊されていないことの表示、を提供するものであ
り、これは振幅測定アプローチを完了する前の機能にす
ぎない。さらに、本発明の品質評価技法は、標準リンク
動作中に達成される。
【００２６】もう一つの特定の実施例において、本発明
の決定論理を、図４のコンパレータからの可能なモニタ
信号組合せが事前記憶されて、各組合せに対する適切な
フラグが識別される表として実行されることもある。か
かる場合に、次にｎ個のコンパレータの出力は適切なフ
ラグを選択するために、かかる表に適用される（表と比
較される）。データタイミングジッタの仕様は、コンパ
レータによって生成される各入力二進ワードが結果的に
特定のデータリンク性能フラグ、即ち、フラグＡ、Ｂ又
はＣ、になるように、かかる表に書き込まれる。当業者
は、追加のフラグが所望の情報のレベルに依存して提供
できることも認識するだろう。
の決定論理を、図４のコンパレータからの可能なモニタ
信号組合せが事前記憶されて、各組合せに対する適切な
フラグが識別される表として実行されることもある。か
かる場合に、次にｎ個のコンパレータの出力は適切なフ
ラグを選択するために、かかる表に適用される（表と比
較される）。データタイミングジッタの仕様は、コンパ
レータによって生成される各入力二進ワードが結果的に
特定のデータリンク性能フラグ、即ち、フラグＡ、Ｂ又
はＣ、になるように、かかる表に書き込まれる。当業者
は、追加のフラグが所望の情報のレベルに依存して提供
できることも認識するだろう。
【００２７】上記で論じられたことから、本発明はディ
ジタルデータリンクのタイミングジッタをディジタル式
にモニタしたり、又は診断することによって、リンクの
品質を確定するための新規技術を含むことが認められ
る。このアプローチはクロック抽出と同時にタイミング
ジッタ測定を有利に行なうことを可能にし、また、高速
応用に適している。さらに、データジッタ測定の正確度
は特定応用要求に対し設計可能である。さらに、ここで
提示されたモニタアプローチは、ディジタル積分クロッ
ク抽出及びデータエッジ位相ソーティングに関して先に
明示された同時係属中の出願と同一の回路構成の多くを
有益に利用するものである。
ジタルデータリンクのタイミングジッタをディジタル式
にモニタしたり、又は診断することによって、リンクの
品質を確定するための新規技術を含むことが認められ
る。このアプローチはクロック抽出と同時にタイミング
ジッタ測定を有利に行なうことを可能にし、また、高速
応用に適している。さらに、データジッタ測定の正確度
は特定応用要求に対し設計可能である。さらに、ここで
提示されたモニタアプローチは、ディジタル積分クロッ
ク抽出及びデータエッジ位相ソーティングに関して先に
明示された同時係属中の出願と同一の回路構成の多くを
有益に利用するものである。
【００２８】
【発明の効果】本発明は上記のように構成されているの
で、リンクを介して受信されたデータの品質を測定する
ことによってディジタルデータリンク性能を評価するこ
とが可能とされる。
で、リンクを介して受信されたデータの品質を測定する
ことによってディジタルデータリンク性能を評価するこ
とが可能とされる。
【図１】本発明との組合せに有利なディジタル位相ロッ
ク論理（ＤＰＬＬ）のデータリタイミング回路のブロッ
ク図である。
ク論理（ＤＰＬＬ）のデータリタイミング回路のブロッ
ク図である。
【図２】本発明との組合せに有利なデータエッジ位相ソ
ーティング回路を表わすブロック図である。
ーティング回路を表わすブロック図である。
【図３】本発明を説明するのに有利なソートされたデー
タエッジ遷移のヒストグラムのグラフ表示である。
タエッジ遷移のヒストグラムのグラフ表示である。
【図４】本発明の一実施例のｎ個のカウンタとｎ個の対
応するコンパレータとを表わしたブロック図である。
応するコンパレータとを表わしたブロック図である。
【図５】本発明の一実施例の決定回路を表わすブロック
図である。
図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ジヨン エドウイン ジエーバチ
アメリカ合衆国05401、ヴアーモント州バ
ーリントン、サウス ウイラード ストリ
ート 500
(72)発明者 イリヤ イオセフオヴイチ ノヴオフ
アメリカ合衆国05401、ヴアーモント州バ
ーリントン、スプルース ストリート 10
Claims (22)
- 【請求項１】 定義済みクロックレートでディジタルデ
ータリンクを介して直列転送されるディジタル信号のス
トリームを有する前記ディジタルデータリンクを評価す
るための方法であって、 （ａ）直列ストリームの複数のデータエッジ遷移をｎ個
の時間間隔に時間ソーティングする工程であって、前記
ｎ個の時間間隔の累積長は前記定義済みクロックレート
と実質的に等しいとされるソーティング工程と、 （ｂ）前記複数のデータエッジ遷移をソーティングした
後で、前記ｎ個の時間間隔の各々にソートされたデータ
エッジ遷移数を所定のしきい値レベルと比較する工程
と、 （ｃ）前記比較工程（ｂ）に応答して、前記ｎ個の時間
間隔の各々に対しモニタ信号を生成する工程であって、
第１のモニタ信号は時間間隔でのデータエッジソート数
が所定のしきい値レベルを越えると生成され、第２のモ
ニタ信号は時間間隔でのデータエッジソート数が所定の
しきい値レベルより少ないと生成されるとするモニタ信
号生成工程と、 （ｄ）前記生成工程（ｃ）で生成されたモニタ信号の分
析によって前記データリンクを介して転送されるディジ
タル信号の前記ストリームのデータタイミングジッタを
評価する工程と、 を含むディジタルデータリンクの評価方法。 - 【請求項２】 （ｅ）前記タイミングジッタ評価工程
（ｄ）に応答して、前記ディジタルデータリンクの性能
を表示するフラグ信号を生成する工程、 をさらに含む請求項１記載のディジタルデータリンクの
評価方法。 - 【請求項３】 前記フラグ生成工程（ｅ）は、データタ
イミングジッタが定義済みデータリンク仕様にうまく合
っている場合には第１のフラグを、データタイミングジ
ッタが定義済みデータリンク仕様に辛うじて合っている
場合には第２のフラグを、さらにデータタイミングジッ
タが定義済みデータリンク仕様を満たすことができない
場合には第３のフラグを、生成することを含む請求項２
記載のディジタルデータリンクの評価方法。 - 【請求項４】 （ｆ）周期的に前記工程（ａ）乃至
（ｅ）を繰り返し行なう工程、 をさらに含む請求項２記載のディジタルデータリンクの
評価方法。 - 【請求項５】 前記比較工程（ｂ）は、前記ｎ個の時間
間隔のうちの異なるものにソートされたデータエッジ遷
移の数を異なる所定のしきい値レベルと比較することを
含む請求項１記載のディジタルデータリンクの評価方
法。 - 【請求項６】 前記比較工程（ｂ）は、前記時間間隔の
各々にソートされたデータエッジ遷移の数を異なる所定
のしきい値数と比較することを含む請求項５記載のディ
ジタルデータリンクの評価方法。 - 【請求項７】 前記評価工程（ｄ）は、前記生成工程
（ｃ）で生成されたモニタ信号の組合せを、前記データ
リンク上の異なるデータタイミングジッタ状態を表示す
る定義済みの可能なモニタ信号組合せと比較することを
含む請求項１記載のディジタルデータリンクの評価方
法。 - 【請求項８】 前記ディジタルデータリンクはディジタ
ルデータ通信リンクを含む請求項１記載のディジタルデ
ータリンクの評価方法。 - 【請求項９】 前記ディジタルデータ通信リンクは、光
ファイバディジタルデータ通信リンクを含む請求項８記
載のディジタルデータリンクの評価方法。 - 【請求項１０】 前記ソーティング工程（ａ）は、 局所的に生成されたクロック信号をｎ個の逐次時間間隔
に分割する工程であって、前記ｎ個の時間間隔の合計は
前記ディジタル信号のクロック周期と実質的に等しい周
期を有する分割工程と、 前記複数のデータエッジ遷移の各々を前記ｎ個の時間間
隔の一つに対して配置させる工程と、 前記ｎ個の時間間隔の各々にソートされたデータエッジ
遷移の数をカウント且つ記憶する工程と、 を含む請求項１記載のディジタルデータリンクの評価方
法。 - 【請求項１１】 定義済みクロックレートでディジタル
データリンクを介して直列転送されたディジタル信号の
ストリームのデータタイミングジッタを評価するための
回路であって、 前記直列転送されたデータストリームの複数のデータエ
ッジ遷移のそれぞれをｎ個の逐次時間間隔の一つに時間
ソーティングする手段であって、前記ｎ個の逐次時間間
隔の累積長は前記定義済みクロックレートと実質的に等
しいソーティング手段と、 前記ソーティング手段に結合されて、前記ｎ個の時間間
隔の各々にソートされたデータエッジ遷移の数を所定の
しきい値レベルと比較する手段と、 前記比較手段に応答して、前記ｎ個の時間間隔の各々に
対しモニタ信号を生成する手段であって、第１のモニタ
信号は前記時間間隔に対するデータエッジ・ソート数が
前記所定のしきい値レベルを越える場合に生成され、第
２のモニタ信号は前記時間間隔に対するデータエッジ・
ソート数が前記所定のしきい値レベルより少ない場合に
生成されるモニタ信号生成手段と、 前記生成されたモニタ信号の分析によって、前記ディジ
タルデータリンクを介して直列に転送されたディジタル
信号の前記ストリームのデータタイミングジッタを評価
する手段と、 を含むデータタイミングジッタの評価回路。 - 【請求項１２】 前記評価手段に応答して、前記ディジ
タルデータリンクの性能を表示するフラグ信号を生成す
るフラグ生成手段をさらに含む請求項１１記載のデータ
タイミングジッタの評価回路。 - 【請求項１３】 前記フラグ生成手段は、データタイミ
ングジッタが定義済みデータリンク仕様にうまく合って
いる場合には第１のフラグを、データタイミングジッタ
が定義済みデータリンク仕様に辛うじて合うような場合
には第２のフラグを、さらに、データタイミングジッタ
が定義済みデータリンク仕様に合わないような場合には
第３のフラグを、生成する手段を含む請求項１２記載の
データタイミングジッタの評価回路。 - 【請求項１４】 前記比較手段は、前記ｎ個の時間間隔
の異なるものにソートされたデータエッジ遷移の数を異
なる所定のしきい値レベルと比較する手段を含む請求項
１１記載のデータタイミングジッタの評価回路。 - 【請求項１５】 前記比較手段は、前記ｎ個の時間間隔
の各々にソートされたデータエッジ遷移の数を異なる所
定のしきい値レベルと比較する手段を含む請求項１４記
載のデータタイミングジッタの評価回路。 - 【請求項１６】 前記ソーティング手段はｎ個のカウン
タを含み、前記ｎ個のカウンタの各々は前記ｎ個の時間
間隔の対応する一つにデータエッジソートを受信するた
めに結合される請求項１１記載のデータタイミングジッ
タの評価回路。 - 【請求項１７】 前記比較手段はｎ個のコンパレータを
含み、前記コンパレータの各々は前記カウンタのうちの
それぞれの一つに結合されて、前記各カウンタにソート
されたデータエッジ遷移の数を前記所定のしきい値レベ
ルと比較するようにする請求項１６記載のデータタイミ
ングジッタの評価回路。 - 【請求項１８】 前記ｎ個のコンパレータの出力は、前
記生成されたモニタ信号を含む請求項１７記載のデータ
タイミングジッタの評価回路。 - 【請求項１９】 前記評価手段は、生成されたモニタ信
号の組合せを前記データリンク上の異なるタイミングジ
ッタの状態を表示する定義済みの可能なモニタ信号組合
せと比較するための決定論理を含む請求項１８記載のデ
ータタイミングジッタの評価回路。 - 【請求項２０】 前記ソーティング手段は、 ｎ個の直列に接続された遅延要素を有する遅延ラインに
結合されたローカルクロック信号であって、前記遅延要
素の各々は異相の遅延クロックを出力する前記ローカル
クロック信号と、 前記エッジ遷移の各々を検出し、それに応答してパルス
を出力するための前記直列転送されたデータストリーム
を受信するように結合された抽出回路と、 前記抽出回路の出力とローカルクロックとに遅延ライン
を介して結合されるとともに、前記出力された抽出回路
パルスと、前記遅延クロックに対して前記パルスをソー
ティングするための前記複数の遅延クロックを受信する
論理回路構成と、ｎ個の出力を有し、各出力はソートさ
れた信号パルスを適切なカウンタに転送するための前記
ｎ個のカウンタの内の各１個に結合されている前記論理
回路構成と、 をさらに含む請求項１６記載のデータタイミングジッタ
の評価回路。 - 【請求項２１】 前記論理回路構成は、組合せ論理回路
構成を含む請求項２０記載のデータタイミングジッタの
評価回路。 - 【請求項２２】 直列データストリームに対するリタイ
ミング信号の選択と、前記直列データストリームが転送
されるディジタルデータリンクの評価を同時に行なうと
ともに、前記リタイミング信号は異相の複数のローカル
クロック信号から選択され、直列データの前記ストリー
ムは前記リンクを介して一定のクロックレートで転送さ
れる組合せ方法であって、 直列ストリームのＭデータエッジ遷移をｎ個の時間間隔
に時間ソーティングする工程であって、前記ｎ個の時間
間隔の蓄積長が前記データクロックレートとほぼ等しい
とされるソーティング工程と、 リタイミング信号が前記Ｍソートされたデータエッジ遷
移の最低数に近い時間間隔に現れるように複数のローカ
ルクロック信号からリタイミング信号を選択する工程
と、 前記ディジタルデータリンクの品質を以下（ｉ）乃至
（ｉｉｉ）の工程によって評価する工程と、 （ｉ）前記ｎ個の時間間隔の各々にソートされたデータ
エッジ遷移の数を所定のしきい値レベルと比較する工
程、 （ｉｉ）前記比較工程（ｉ）に応答して、前記ｎ個の時
間間隔の各々に対応するモニタ信号を生成する工程であ
って、第１のモニタ信号は時間間隔のデータエッジソー
ト数が所定しきい値レベルを越えると生成されて、第２
のモニタ信号は時間間隔のデータエッジソート数が所定
しきい値レベルより少ない場合に生成されるモニタ信号
生成工程、 （ｉｉｉ）前記生成工程（ｉｉ）で生成されたモニタ信
号を分析することによって、データリンクを介して転送
されたディジタル信号のストリームのデータタイミング
ジッタを評価する工程、 を含むリタイミング信号の選択とディジタルデータリン
クの評価とを同時に行なう組合せ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/676,638 US5220581A (en) | 1991-03-28 | 1991-03-28 | Digital data link performance monitor |
| US676638 | 1991-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537505A true JPH0537505A (ja) | 1993-02-12 |
| JP2775721B2 JP2775721B2 (ja) | 1998-07-16 |
Family
ID=24715333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP336592A Expired - Lifetime JP2775721B2 (ja) | 1991-03-28 | 1992-01-10 | ディジタルデータリンクの評価方法及びデータタイミングジッタの評価回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5220581A (ja) |
| JP (1) | JP2775721B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491722A (en) * | 1992-12-21 | 1996-02-13 | Communications Technology Corporation | Eye pattern margin measurement and receiver stress detection device |
| US5546325A (en) * | 1993-02-04 | 1996-08-13 | International Business Machines Corporation | Automated system, and corresponding method, for testing electro-optic modules |
| US5394145A (en) * | 1993-03-11 | 1995-02-28 | Integrated Network Corporation | Performance monitoring for loops |
| US5561692A (en) * | 1993-12-09 | 1996-10-01 | Northern Telecom Limited | Clock phase shifting method and apparatus |
| US5450441A (en) * | 1993-12-14 | 1995-09-12 | Adtran | Mechanism for monitoring quality of digital telephone link based upon rate of occurrence of illegal bipolar violations |
| US5689530A (en) * | 1994-06-22 | 1997-11-18 | Alcatel Network Systems, Inc. | Data recovery circuit with large retime margin |
| US5903605A (en) * | 1995-03-30 | 1999-05-11 | Intel Corporation | Jitter detection method and apparatus |
| US5541759A (en) * | 1995-05-09 | 1996-07-30 | Microsym Computers, Inc. | Single fiber transceiver and network |
| KR100203907B1 (ko) * | 1996-11-06 | 1999-06-15 | 김영환 | 병렬 데이타 비트 카운터 |
| EP0869618B1 (fr) * | 1997-04-02 | 2006-06-07 | Koninklijke Philips Electronics N.V. | Dispositif de resynchronisation |
| FR2761836A1 (fr) * | 1997-04-02 | 1998-10-09 | Philips Electronics Nv | Dispositif de resynchronisation |
| WO1999039216A1 (en) * | 1998-01-30 | 1999-08-05 | Wavecrest Corporation | Method and apparatus for jitter analysis |
| US6246704B1 (en) * | 1998-04-30 | 2001-06-12 | Stmicroelectronics, Inc. | Automatic on-chip clock tuning methodology and circuitry |
| US6483886B1 (en) * | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6295315B1 (en) * | 1999-04-20 | 2001-09-25 | Arnold M. Frisch | Jitter measurement system and method |
| US6917660B2 (en) * | 2001-06-04 | 2005-07-12 | Intel Corporation | Adaptive de-skew clock generation |
| US7002131B1 (en) | 2003-01-24 | 2006-02-21 | Jds Uniphase Corporation | Methods, systems and apparatus for measuring average received optical power |
| US7215883B1 (en) | 2003-01-24 | 2007-05-08 | Jds Uniphase Corporation | Methods for determining the performance, status, and advanced failure of optical communication channels |
| US7212598B2 (en) * | 2003-07-15 | 2007-05-01 | Adtran, Inc. | Data buffer-controlled digital clock regenerator |
| JP3938135B2 (ja) * | 2003-10-28 | 2007-06-27 | 日本電気株式会社 | 送受信器及び送受信システム |
| FR2872654B1 (fr) * | 2004-06-30 | 2006-09-08 | Alcatel Sa | Procede de re-synchronisation de flux beneficiant de services d'emulation de circuits, pour un reseau de communications a commutation de paquets |
| DE102006007617A1 (de) * | 2005-02-14 | 2006-08-24 | Advantest Corp. | Jittermessvorrichtung, Jittermessverfahren, Prüfvorrichtung und Elektronische Vorrichtung |
| US8073042B1 (en) | 2005-04-13 | 2011-12-06 | Cypress Semiconductor Corporation | Recursive range controller |
| US7269406B2 (en) | 2005-05-26 | 2007-09-11 | Intel Corporation | Methods and apparatus for providing information indicative of traffic delay of a wireless link |
| US8259566B2 (en) * | 2005-09-20 | 2012-09-04 | Qualcomm Incorporated | Adaptive quality of service policy for dynamic networks |
| EP1835296B1 (fr) | 2006-03-17 | 2011-02-09 | Stmicroelectronics Sa | Methode de caractérisation d'un instant de détection d'un bit |
| JP5114244B2 (ja) * | 2008-02-26 | 2013-01-09 | オリンパス株式会社 | クロック再生回路 |
| US7721164B2 (en) * | 2008-05-30 | 2010-05-18 | International Business Machines Corporation | Method and apparatus for improved storage area network link integrity testing |
| GB2466425B (en) * | 2008-10-09 | 2014-01-08 | Sonicwall Inc | Computer networks |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629844U (ja) * | 1985-06-28 | 1987-01-21 | ||
| JPH02171654A (ja) * | 1988-12-23 | 1990-07-03 | Omron Tateisi Electron Co | 細胞分析装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593051B2 (ja) * | 1978-01-09 | 1984-01-21 | ケイディディ株式会社 | 光中継伝送路の障害監視方式 |
| US4278850A (en) * | 1978-04-11 | 1981-07-14 | Kokusai Denshin Denwa Co., Ltd. | Monitoring system for optical transmission line repeaters |
| JPS5632842A (en) * | 1979-08-27 | 1981-04-02 | Hitachi Ltd | Protection system of optical fiber communication system |
| DE3007958C2 (de) * | 1980-03-01 | 1985-01-17 | Hartmann & Braun Ag, 6000 Frankfurt | Opto-elektonisches Übertragungssystem |
| DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
| JPS5775040A (en) * | 1980-10-28 | 1982-05-11 | Fujitsu Ltd | Supervisory system for optical communication loop network |
| DE3133724A1 (de) * | 1981-08-26 | 1983-03-10 | Siemens AG, 1000 Berlin und 8000 München | Betriebsueberwachung von digitalen uebertragunssystemen |
| JPS58123247A (ja) * | 1982-01-18 | 1983-07-22 | Mitsubishi Electric Corp | 光伝送システムの回線監視装置 |
| US4501021A (en) * | 1982-05-03 | 1985-02-19 | General Signal Corporation | Fiber optic data highway |
| DE3224998A1 (de) * | 1982-07-03 | 1984-01-05 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Einrichtung fuer die fehlerortung in einem optischen nachrichtenuebertragungssystem |
| JPS5974756A (ja) * | 1982-10-21 | 1984-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号品質監視装置 |
| JPS59193658A (ja) * | 1983-04-18 | 1984-11-02 | Nec Corp | 擬似誤り検出回路 |
| JPS60241351A (ja) * | 1984-05-16 | 1985-11-30 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光中継器監視方式 |
| US4672639A (en) * | 1984-05-24 | 1987-06-09 | Kabushiki Kaisha Toshiba | Sampling clock pulse generator |
| JPS6129245A (ja) * | 1984-07-19 | 1986-02-10 | Meidensha Electric Mfg Co Ltd | 光伝送装置の異常検出回路 |
| EP0185779B1 (en) * | 1984-12-21 | 1990-02-28 | International Business Machines Corporation | Digital phase locked loop |
| JPS61196634A (ja) * | 1985-02-26 | 1986-08-30 | Mitsubishi Electric Corp | 光フアイバ伝送装置の障害検出回路 |
| JPH07120976B2 (ja) * | 1986-04-18 | 1995-12-20 | 富士通株式会社 | 光通信システム障害監視方式 |
| GB2191356B (en) * | 1986-06-03 | 1990-06-13 | Stc Plc | Optical communication terminal |
| US4841551A (en) * | 1987-01-05 | 1989-06-20 | Grumman Aerospace Corporation | High speed data-clock synchronization processor |
| US5022057A (en) * | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
| EP0363513B1 (de) * | 1988-10-13 | 1994-02-16 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals |
| US5095498A (en) * | 1989-02-06 | 1992-03-10 | Motorola, Inc. | Bit synchronizer |
| US4984249A (en) * | 1989-05-26 | 1991-01-08 | First Pacific Networks | Method and apparatus for synchronizing digital data symbols |
| US5022056A (en) * | 1989-10-23 | 1991-06-04 | National Semiconductor Corporation | Method and structure for digital phase synchronization |
-
1991
- 1991-03-28 US US07/676,638 patent/US5220581A/en not_active Expired - Fee Related
-
1992
- 1992-01-10 JP JP336592A patent/JP2775721B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629844U (ja) * | 1985-06-28 | 1987-01-21 | ||
| JPH02171654A (ja) * | 1988-12-23 | 1990-07-03 | Omron Tateisi Electron Co | 細胞分析装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5220581A (en) | 1993-06-15 |
| JP2775721B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2775721B2 (ja) | ディジタルデータリンクの評価方法及びデータタイミングジッタの評価回路 | |
| US5727018A (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
| US4775840A (en) | Noise removing circuit | |
| US6374388B1 (en) | Equivalent time capture scheme for bit patterns within high data rate signals | |
| US6728311B1 (en) | Apparatus and method for creating eye diagram | |
| US7120215B2 (en) | Apparatus and method for on-chip jitter measurement | |
| JPH04506731A (ja) | ビット誤り率検出 | |
| JPH0795732B2 (ja) | リタイミング信号の選択方法、リタイミング信号の抽出方法及びリタイミング信号生成装置 | |
| US5418789A (en) | Fast communication link bit error rate estimator | |
| US6549572B1 (en) | Method and apparatus for automated time domain monitoring in optical networks | |
| CA2182356C (en) | Time interval measurement system and a method applied therein | |
| US4385383A (en) | Error rate detector | |
| CA1270301A (en) | Device for detecting bit phase difference | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| EP0880248A1 (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US6098195A (en) | Multiple recent event age tracking method and apparatus | |
| US6590509B2 (en) | Data recovery through event based equivalent time sampling | |
| JPS6211816B2 (ja) | ||
| US7414438B1 (en) | Clock based voltage deviation detector | |
| RU2017333C1 (ru) | Устройство для контроля качества дискретных каналов связи | |
| US7149661B1 (en) | Method and circuit for statistical estimation | |
| US6798831B1 (en) | Testing system | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| RU2276835C1 (ru) | Устройство для детектирования ошибок | |
| US5483542A (en) | Byte error rate test arrangement |