JPH0537763A - フアクシミリ装置 - Google Patents
フアクシミリ装置Info
- Publication number
- JPH0537763A JPH0537763A JP3214745A JP21474591A JPH0537763A JP H0537763 A JPH0537763 A JP H0537763A JP 3214745 A JP3214745 A JP 3214745A JP 21474591 A JP21474591 A JP 21474591A JP H0537763 A JPH0537763 A JP H0537763A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- interrupt
- transmission
- time
- interrupt processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Abstract
(57)【要約】
【目的】 時計ＩＣを用いることなく高精度のタイマ機
能を得ることができるファクシミリ装置を提供すること
を目的とする。 【構成】 ＣＰＵの基本クロックによるインターラプト
処理を用いて上記タイマ機能を動作させるものである。
また、ファクシミリ装置のシステム構成上、他の処理の
ために上記インターラプト処理を一時停止しなければな
らない場合には、その停止時間を算出して、タイマ送信
の設定時間より減算して、正確なタイマ処理を確保す
る。さらに、上記インターラプト処理の時間間隔を、イ
ンターラプト処理の禁止時間より大きく設定することに
より、インターラプト処理が停止する確率を小さくす
る。
能を得ることができるファクシミリ装置を提供すること
を目的とする。 【構成】 ＣＰＵの基本クロックによるインターラプト
処理を用いて上記タイマ機能を動作させるものである。
また、ファクシミリ装置のシステム構成上、他の処理の
ために上記インターラプト処理を一時停止しなければな
らない場合には、その停止時間を算出して、タイマ送信
の設定時間より減算して、正確なタイマ処理を確保す
る。さらに、上記インターラプト処理の時間間隔を、イ
ンターラプト処理の禁止時間より大きく設定することに
より、インターラプト処理が停止する確率を小さくす
る。
Description
【０００１】
【産業上の利用分野】本発明は、タイマ送信機能を備え
たファクシミリ装置に関する。
たファクシミリ装置に関する。
【０００２】
【従来の技術】従来より、タイマ送信機能を有するファ
クシミリ装置においては、タイマ機能を得るために、時
計ＩＣを搭載しており、この時計ＩＣの精度により、タ
イマ送信を行うようになっている。
クシミリ装置においては、タイマ機能を得るために、時
計ＩＣを搭載しており、この時計ＩＣの精度により、タ
イマ送信を行うようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、時計ＩＣやその周辺回路が必要となり、高価
な構成となる欠点がある。また、実装基板上の配置面積
等を大きくとられてしまい、設計の自由度を奪われてし
まう欠点がある。
来例では、時計ＩＣやその周辺回路が必要となり、高価
な構成となる欠点がある。また、実装基板上の配置面積
等を大きくとられてしまい、設計の自由度を奪われてし
まう欠点がある。
【０００４】本発明は、時計ＩＣを用いることなく高精
度のタイマ機能を得ることができるファクシミリ装置を
提供することを目的とする。
度のタイマ機能を得ることができるファクシミリ装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、タイマ送信機
能を備えたファクシミリ装置において、ＣＰＵの基本ク
ロックのインターラプト処理を用いてタイマ機能を動作
させる。
能を備えたファクシミリ装置において、ＣＰＵの基本ク
ロックのインターラプト処理を用いてタイマ機能を動作
させる。
【０００６】また、ファクシミリ装置のシステム構成
上、他の処理のために上記インターラプト処理を一時停
止しなければならない場合がある。そこで、タイマ送信
設定期間中に、上記インターラプト処理が停止した場合
に、その停止時間を算定して、タイマ送信の設定時間よ
り減算することにより、インターラプト処理が停止して
も、設定時間に影響しないようにする。
上、他の処理のために上記インターラプト処理を一時停
止しなければならない場合がある。そこで、タイマ送信
設定期間中に、上記インターラプト処理が停止した場合
に、その停止時間を算定して、タイマ送信の設定時間よ
り減算することにより、インターラプト処理が停止して
も、設定時間に影響しないようにする。
【０００７】また、上記インターラプト処理のインター
バルを、メイン処理でインターラプト処理を禁止にする
時間より大きく設定することにより、インターラプト処
理が停止する確率を小さくする。
バルを、メイン処理でインターラプト処理を禁止にする
時間より大きく設定することにより、インターラプト処
理が停止する確率を小さくする。
【０００８】
【実施例】図１は、本発明の第１実施例を示すブロック
図である。
図である。
【０００９】この実施例のファクシミリ装置は、ＣＰＵ
や基本クロック等を含み装置全体を制御する制御部１
と、回線を介して相手装置と送受信データのやりとりを
行う通信部２と、タイマ値やフラグ等のデータを記憶す
る記憶部３と、上記制御部１からの基本クロックを分周
することにより、タイマ送信のための一定周期の割り込
みパルスを出力するタイマ制御部４とを有する。
や基本クロック等を含み装置全体を制御する制御部１
と、回線を介して相手装置と送受信データのやりとりを
行う通信部２と、タイマ値やフラグ等のデータを記憶す
る記憶部３と、上記制御部１からの基本クロックを分周
することにより、タイマ送信のための一定周期の割り込
みパルスを出力するタイマ制御部４とを有する。
【００１０】図２は、上記記憶部３におけるタイマ送信
データ記憶領域５を示す説明図である。
データ記憶領域５を示す説明図である。
【００１１】この記憶領域５は、タイマ送信のために設
定されたタイマ値７と、タイマ送信を実行する時刻にな
ったかどうかを示すタイマ送信フラグ８を記憶してい
る。
定されたタイマ値７と、タイマ送信を実行する時刻にな
ったかどうかを示すタイマ送信フラグ８を記憶してい
る。
【００１２】図３は、上記制御部１のプログラム部６の
構成を示す説明図である。
構成を示す説明図である。
【００１３】制御部１のプログラムとしては、メイン処
理１０とタイマ割り込み処理９とに大別され、タイマ割
り込み処理９は、所定のインターバルでタイマ割り込み
をかけ、タイマ送信のためのパルスカウント処理を行
う。一方、メイン処理１０は、通常の送受信動作の他
に、例えばＥＥＲＯＭ等のリード／ライトにおいて、一
連のコマンドでアクセスする場合等に、タイマ割り込み
処理９に対して割り込みの禁止をかける。
理１０とタイマ割り込み処理９とに大別され、タイマ割
り込み処理９は、所定のインターバルでタイマ割り込み
をかけ、タイマ送信のためのパルスカウント処理を行
う。一方、メイン処理１０は、通常の送受信動作の他
に、例えばＥＥＲＯＭ等のリード／ライトにおいて、一
連のコマンドでアクセスする場合等に、タイマ割り込み
処理９に対して割り込みの禁止をかける。
【００１４】図４（１）、（２）は、本実施例におい
て、タイマ送信を行う場合の動作を示すフローチャート
である。
て、タイマ送信を行う場合の動作を示すフローチャート
である。
【００１５】図４（１）において、タイマ割り込み処理
９は、タイマ制御部４による割り込みパルスに基づくタ
イミングで割り込み処理を起動し、まず、タイマ送信が
設定されているかどうか判断する（Ｓ１）。ここで、設
定されている場合には、次いでタイマ送信フラグ８のオ
ンかオフかを判断する（Ｓ２）。そして、タイマ送信フ
ラグ８がオフであれば、タイマ値７を１つ減じる（Ｓ
３）。ここで、タイマ値７が「０」かどうか判断し（Ｓ
４）、「０」となったら、タイマ送信フラグ８をオンに
する（Ｓ５）。
９は、タイマ制御部４による割り込みパルスに基づくタ
イミングで割り込み処理を起動し、まず、タイマ送信が
設定されているかどうか判断する（Ｓ１）。ここで、設
定されている場合には、次いでタイマ送信フラグ８のオ
ンかオフかを判断する（Ｓ２）。そして、タイマ送信フ
ラグ８がオフであれば、タイマ値７を１つ減じる（Ｓ
３）。ここで、タイマ値７が「０」かどうか判断し（Ｓ
４）、「０」となったら、タイマ送信フラグ８をオンに
する（Ｓ５）。
【００１６】一方、メイン処理１０は、待機中において
タイマ送信フラグ８を判定し（Ｓ６）、オンであれば、
タイマ送信処理を行う（Ｓ７）。そして、送信終了後、
タイマ送信フラグ８をオフにするとともに（Ｓ８）、タ
イマ送信の設定を解除する（Ｓ９）。
タイマ送信フラグ８を判定し（Ｓ６）、オンであれば、
タイマ送信処理を行う（Ｓ７）。そして、送信終了後、
タイマ送信フラグ８をオフにするとともに（Ｓ８）、タ
イマ送信の設定を解除する（Ｓ９）。
【００１７】このようにして、基本クロックに基づいた
タイマ割り込み処理によるタイマ送信機能を得ることが
できる。
タイマ割り込み処理によるタイマ送信機能を得ることが
できる。
【００１８】図５は、本発明の第２実施例におけるタイ
マ送信に関するメイン処理１０の動作を示すフローチャ
ートであり、図６は、この第２実施例における記憶部３
のタイマ送信データ記憶領域５を示す説明図である。な
お、その他の構成は、上記第１実施例と共通している。
マ送信に関するメイン処理１０の動作を示すフローチャ
ートであり、図６は、この第２実施例における記憶部３
のタイマ送信データ記憶領域５を示す説明図である。な
お、その他の構成は、上記第１実施例と共通している。
【００１９】この実施例では、タイマ送信が設定されて
いる期間中に、メイン処理１０がタイマ割り込み処理９
に対し、タイマ割り込みの禁止をかけた場合に、これに
伴うタイマ送信時間の誤差を補正するものである。
いる期間中に、メイン処理１０がタイマ割り込み処理９
に対し、タイマ割り込みの禁止をかけた場合に、これに
伴うタイマ送信時間の誤差を補正するものである。
【００２０】上記記憶部３には、上述したタイマ値７と
タイマ送信フラグ８の他に、タイマ割り込みを禁止して
実行される処理Ａ〜Ｄのテーブル１１が設けられてい
る。そして、このテーブル１１には、各処理Ａ〜Ｄの処
理時間Ｔａ〜Ｔｄと、そのタイマ数Ｘａ〜Ｘｄが予め格
納されている。
タイマ送信フラグ８の他に、タイマ割り込みを禁止して
実行される処理Ａ〜Ｄのテーブル１１が設けられてい
る。そして、このテーブル１１には、各処理Ａ〜Ｄの処
理時間Ｔａ〜Ｔｄと、そのタイマ数Ｘａ〜Ｘｄが予め格
納されている。
【００２１】上記図５において、Ｓ６からＳ９までは上
記第１実施例と同様であるが、このメイン処理１０にお
いて、例えば上記処理Ａを実行した場合には（Ｓ１
０）、これに対応するタイマ数Ｘａをテーブル１１より
読み出し、記憶部３に設定されたタイマ値よりタイマ数
Ｘａを減じる（Ｓ１１）。これにより、タイマ割り込み
の禁止にかかわらず、正確な計時を確保することができ
る。
記第１実施例と同様であるが、このメイン処理１０にお
いて、例えば上記処理Ａを実行した場合には（Ｓ１
０）、これに対応するタイマ数Ｘａをテーブル１１より
読み出し、記憶部３に設定されたタイマ値よりタイマ数
Ｘａを減じる（Ｓ１１）。これにより、タイマ割り込み
の禁止にかかわらず、正確な計時を確保することができ
る。
【００２２】なお、この第２実施例では、メイン処理１
０側でタイマ補正処理を行っているが、例えば各処理に
対応して補正を行う指標を設定し、この指標に基づいて
タイマ割り込み処理９側で補正を行うようにしてもよ
い。
０側でタイマ補正処理を行っているが、例えば各処理に
対応して補正を行う指標を設定し、この指標に基づいて
タイマ割り込み処理９側で補正を行うようにしてもよ
い。
【００２３】また、上述のようなタイマ割り込みの禁止
による影響を少なくする方法として、割り込みの間隔を
割り込みの禁止時間より大きくすることも有効である。
図７は、この場合の割り込み間隔と最大禁止時間との関
係を示すタイミングチャートである。
による影響を少なくする方法として、割り込みの間隔を
割り込みの禁止時間より大きくすることも有効である。
図７は、この場合の割り込み間隔と最大禁止時間との関
係を示すタイミングチャートである。
【００２４】タイマ割り込みを禁止する処理は、上述の
ように複数存在するが、そのうち一番長い禁止時間（Ｔ
１）を考慮して、それよりも長い割り込み間隔（Ｔ２）
を設定する。これにより、たとえ割り込みの禁止がかか
った場合でも、割り込み間隔より短い時間内に禁止が解
除されることから、割り込み動作が１度もキャンセルさ
れずに済む確率が高くなり、精度の高い計時を確保で
き、正確なタイマ送信を行うことができる。
ように複数存在するが、そのうち一番長い禁止時間（Ｔ
１）を考慮して、それよりも長い割り込み間隔（Ｔ２）
を設定する。これにより、たとえ割り込みの禁止がかか
った場合でも、割り込み間隔より短い時間内に禁止が解
除されることから、割り込み動作が１度もキャンセルさ
れずに済む確率が高くなり、精度の高い計時を確保で
き、正確なタイマ送信を行うことができる。
【００２５】なお、このような方法は、上述した各実施
例のいずれにも組み合わせて実施することが可能であ
る。
例のいずれにも組み合わせて実施することが可能であ
る。
【００２６】
【発明の効果】本発明によれば、ＣＰＵの基本クロック
によるインターラプト処理を用いてタイマ機能を動作さ
せることから、時計ＩＣを用いることなく高精度のタイ
マ機能を得ることができる。
によるインターラプト処理を用いてタイマ機能を動作さ
せることから、時計ＩＣを用いることなく高精度のタイ
マ機能を得ることができる。
【００２７】また、インターラプト禁止に対しては、そ
の禁止時間よりタイマ時間の補正を行うことにより、正
確な計時を確保することができる。
の禁止時間よりタイマ時間の補正を行うことにより、正
確な計時を確保することができる。
【００２８】さらに、インターラプト処理の時間間隔
を、インターラプト処理の禁止時間より大きく設定する
ことにより、インターラプト処理が停止する確率を小さ
くすることができ、これによっても正確な計時を確保す
ることができる。
を、インターラプト処理の禁止時間より大きく設定する
ことにより、インターラプト処理が停止する確率を小さ
くすることができ、これによっても正確な計時を確保す
ることができる。
【図１】本発明の第１実施例を示すブロック図である。
【図２】上記第１実施例における記憶部のタイマ送信デ
ータ記憶領域の内容を示す説明図である。
ータ記憶領域の内容を示す説明図である。
【図３】上記第１実施例における制御部のプログラム部
の構成を示す説明図である。
の構成を示す説明図である。
【図４】上記第１実施例において、タイマ送信を行う場
合の動作を示すフローチャートである。
合の動作を示すフローチャートである。
【図５】本発明の第２実施例におけるタイマ送信に関す
るメイン処理の動作を示すフローチャートであり、
るメイン処理の動作を示すフローチャートであり、
【図６】上記第２実施例における記憶部のタイマ送信デ
ータ記憶領域の内容を示す説明図である。
ータ記憶領域の内容を示す説明図である。
【図７】本発明の第２実施例における割り込み間隔と最
大禁止時間との関係を示すタイミングチャートである。
大禁止時間との関係を示すタイミングチャートである。
１…制御部、
２…通信部、
３…記憶部、
４…タイマ制御部。
Claims (3)
- 【請求項１】 タイマ送信機能を備えたファクシミリ装
置において、 ＣＰＵの基本クロックを用いて上記タイマ機能を動作さ
せることを特徴とするファクシミリ装置。 - 【請求項２】 請求項１において、 上記タイマ機能をＣＰＵの基本クロックによるインター
ラプト処理を用いて動作させるものであり、タイマ送信
設定期間中に、上記インターラプト処理が停止した場合
に、その停止時間を算定して、タイマ送信の設定時間よ
り減算することを特徴とするファクシミリ装置。 - 【請求項３】 請求項１において、 上記タイマ機能をＣＰＵの基本クロックによるインター
ラプト処理を用いて動作させるものであり、上記インタ
ーラプト処理のインターバルを、その禁止時間より大き
く設定したことを特徴とするファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214745A JPH0537763A (ja) | 1991-07-31 | 1991-07-31 | フアクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214745A JPH0537763A (ja) | 1991-07-31 | 1991-07-31 | フアクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537763A true JPH0537763A (ja) | 1993-02-12 |
Family
ID=16660888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214745A Pending JPH0537763A (ja) | 1991-07-31 | 1991-07-31 | フアクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537763A (ja) |
-
1991
- 1991-07-31 JP JP3214745A patent/JPH0537763A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| EP0569195A2 (en) | Telephonic switching system with a user controlled data memory access system and method | |
| WO1990013078A1 (en) | Arrangement in a computer system | |
| JPH0534699B2 (ja) | ||
| JPH0454255B2 (ja) | ||
| JPH0237422A (ja) | 数値管理方式 | |
| US6543000B1 (en) | Interrupt management system with timers and controller able to detect the interrupt missed and generate appropriate warning signal for error handling | |
| JPH0537763A (ja) | フアクシミリ装置 | |
| EP0263187B1 (en) | Method of processing nc apparatus | |
| JPH1011333A (ja) | タスク別ｃｐｕ使用率測定装置 | |
| JPH0485630A (ja) | 割込み制御装置 | |
| WO2021074484A1 (en) | Method, arrangement, and computer program product for organizing the excitation of processing paths for testing a microelectric circuit | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JP5942904B2 (ja) | 処理装置 | |
| CN114860418A (zh) | 操作系统时钟源的使用方法、装置、电子设备及存储介质 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JP2002216280A (ja) | テレメータ監視装置 | |
| JPH0991172A (ja) | メモリ制御状態監視装置 | |
| JP2566002B2 (ja) | タスクディスパッチング方式 | |
| JPH03164817A (ja) | タイマ修正装置 | |
| JP3176477B2 (ja) | 暴走検知装置 | |
| JPH07120166B2 (ja) | シ−ケンス制御装置 | |
| JPH05341065A (ja) | 時計回路 | |
| JPS6025952B2 (ja) | 時限方式 | |
| JPS6148178B2 (ja) |