JPH0538894U - 半導体集積回路チツプ - Google Patents
半導体集積回路チツプInfo
- Publication number
- JPH0538894U JPH0538894U JP8521191U JP8521191U JPH0538894U JP H0538894 U JPH0538894 U JP H0538894U JP 8521191 U JP8521191 U JP 8521191U JP 8521191 U JP8521191 U JP 8521191U JP H0538894 U JPH0538894 U JP H0538894U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- semiconductor integrated
- reduced
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 239000004020 conductor Substances 0.000 abstract description 11
- 238000002955 isolation Methods 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 230000004907 flux Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】マイクロ波を扱う半導体集積回路チップにおい
て、素子間，又は配線間の容量による結合を減じ、アイ
ソレーションを改善し、かつ素子面積を減らす。 【構成】チップ上の線路導体３と４の間のＧａＡｓ基板
１に溝６を形成した構造とし、誘電率の高いＧａＡｓ基
板１に作った溝６により線路３，４間の容量を減らす。 【効果】素子間又は配線間のアイソレーションなどの高
周波特性の改善ができると共に、逆に結合容量の減少し
た分だけ素子間隔を小さくし、チップ面積を小さくでき
るという効果がある。
て、素子間，又は配線間の容量による結合を減じ、アイ
ソレーションを改善し、かつ素子面積を減らす。 【構成】チップ上の線路導体３と４の間のＧａＡｓ基板
１に溝６を形成した構造とし、誘電率の高いＧａＡｓ基
板１に作った溝６により線路３，４間の容量を減らす。 【効果】素子間又は配線間のアイソレーションなどの高
周波特性の改善ができると共に、逆に結合容量の減少し
た分だけ素子間隔を小さくし、チップ面積を小さくでき
るという効果がある。
Description
【０００１】
本考案は、半導体集積回路チップに関し、特に、マイクロ波のような高周波を 扱う半導体集積回路チップの構造に関する。
【０００２】
従来の半導体集積回路チップは、図２に示すようにＧａＡｓ等の半絶縁性基板 １の表面に線路導体３，４のような配線が形成されていて、裏面は接地導体２が 全面に付いている。
【０００３】 この従来の集積回路チップにおいて、マイクロ波のような高周波を扱う場合、 近接する線路導体３と４の間に存在する電気容量成分により線路導体３と４を通 る信号が結合してアイソレーションが悪化したり、誤動作を起こしたりすること がある。線路３，４間での結合は、電気力線５によって起こるが、この結合の大 きさは、線路３，４間の容量成分の大きさに依存している。従来、この容量成分 を減じるために、線路間の間隔を広くしていた。
【０００４】
この従来の半導体集積回路チップの構造では、線路間の容量による結合のため アイソレーションの劣化など高周波特性が悪化していた。また、結合容量を減じ るために、線路間隔を広くしたため、チップ面積が大きくなるという問題点があ った。
【０００５】 本考案の目的は、マイクロ波を扱う半導体集積回路チップにおいて、素子間又 は配線間の容量による結合を減じ、アイソレーションを改善し、チップ面積をへ らすことが出来る集積回路チップを提供することにある。
【０００６】
【課題を解決するための手段】 本考案の半導体集積回路チップは、基板表面の素子又は配線にはさまれた半導 体基板部分に素子，配線間隔の１／２以上の深さを持つ溝型の凹部を備えている 。
【０００７】 この構造により、素子又は配線間の結合容量を減じるという作用がある。その 結果アイソレーションを改善でき、チップ面積を小さくできるという効果が得ら れる。
【０００８】
次に本考案について図面を参照して説明する。図１は本考案の一実施例の半導 体チップの構造を示す斜視図である。 半絶縁性ＧａＡｓ基板１の表面に線路導体３，４などの素子を形成し、ドライエ ッチング技術を使って深さが線路導体３，４の間隔の１／２以上の溝６を形成し た後、裏面に接地導体２を蒸着した構造となっている。
【０００９】 線路導体３，４の間には従来と同様に結合容量が存在するが、溝６により、高 誘電率（ε＝１２）をもつＧａＡｓ基板の一部を低誘電率（ε＝１）の空気に置 き換えられるため、結合容量はおよそ３分の１まで減じられるので結合度が減少 し、線路３，４間のアイソレーションが改善される。
【００１０】
以上説明したように本考案は、近接する素子又は線路の間の半導体基板に溝を 掘ることにより、素子又は線路間の結合容量を減少させ、アイソレーショの改善 などの高周波特性を改善できるという効果を有する。特にＧａＡｓのように誘電 率が高い（ε＝１２）基板を使ったチップでは、溝を作ったことにより、実効的 に約１／３の基板部分を空気におきかえたとすると、結合容量は溝のないときに 比べて約１／３まで減少させることができる。また、逆に結合容量が小さくなっ た分だけ素子，配線間隔を小さくできるのでチップ面積を小さくできるという効 果も有する。
【図１】本考案の一実施例の半導体チップの構造を示す
斜視図である。
斜視図である。
【図２】従来の半導体チップの一例の断面図とその説明
用の電気力線図である。
用の電気力線図である。
１ ＧａＡｓ基板 ２ 裏面接地導体 ３，４ 線路導体 ５ 電気力線 ６ 溝
Claims (1)
- 【請求項１】 半絶縁半導体基板上に構成される集積回
路チップにおいて、基板表面に形成される素子及び配線
の中で、近接する素子又は配線にはさまれた半導体基板
部分に、素子配線間隔の１／２以上の深さを持つ溝型の
凹部を有することを特徴とする半導体集積回路チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8521191U JPH0538894U (ja) | 1991-10-21 | 1991-10-21 | 半導体集積回路チツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8521191U JPH0538894U (ja) | 1991-10-21 | 1991-10-21 | 半導体集積回路チツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0538894U true JPH0538894U (ja) | 1993-05-25 |
Family
ID=13852253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8521191U Pending JPH0538894U (ja) | 1991-10-21 | 1991-10-21 | 半導体集積回路チツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0538894U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011193168A (ja) * | 2010-03-12 | 2011-09-29 | Omron Corp | 信号線路の構造、信号線路の製造方法及び当該信号線路を用いたスイッチ |
| JP2015097371A (ja) * | 2013-10-07 | 2015-05-21 | 三菱電機株式会社 | 信号伝送路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250657A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体集積回路 |
-
1991
- 1991-10-21 JP JP8521191U patent/JPH0538894U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250657A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011193168A (ja) * | 2010-03-12 | 2011-09-29 | Omron Corp | 信号線路の構造、信号線路の製造方法及び当該信号線路を用いたスイッチ |
| JP2015097371A (ja) * | 2013-10-07 | 2015-05-21 | 三菱電機株式会社 | 信号伝送路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304959A (en) | Planar microstrip balun | |
| US5093640A (en) | Microstrip structure having contact pad compensation | |
| US5777528A (en) | Mode suppressing coplanar waveguide transition and method | |
| EP0680141A1 (en) | Improvement of frequency characteristic of semiconductor device in ultra-high frequency band | |
| EP0467553A1 (en) | Integrated circuit device having signal wiring structure of ultrahigh-speed performance | |
| CN1192594A (zh) | 平面介质集成电路 | |
| JPH0538894U (ja) | 半導体集積回路チツプ | |
| WO2006134874A1 (ja) | 伝送線路装置 | |
| WO2024062314A1 (en) | Edge capacitive coupling for quantum chips | |
| CN116169135A (zh) | 具有奇模振荡稳定电路的晶体管 | |
| JPH0522001A (ja) | 伝送線路構造 | |
| JP2827184B2 (ja) | インダクタンス素子 | |
| JP2610617B2 (ja) | マイクロ波線路 | |
| JPS6346801A (ja) | 超高周波信号分配回路 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| TW543236B (en) | High frequency semiconductor device | |
| JP3351613B2 (ja) | マイクロ波集積回路 | |
| JPH07135407A (ja) | 高周波線路 | |
| JPH0212725Y2 (ja) | ||
| JPS62229958A (ja) | 半導体装置 | |
| JPH0783071B2 (ja) | マイクロ波集積回路 | |
| JPH0697708A (ja) | マイクロ波伝送線路 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPS6334324Y2 (ja) | ||
| JP4357768B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980407 |