JPH0541416Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、波形の周期を連続して測定すること
のできるメモリ付周期測定装置に関し、特に連続
測定回路を制御可能にするものである。

［従来の技術］ 従来より波形の周期を連続してリアルタイムに
測定し記憶するメモリ付周期測定装置があるが、
記憶する数、すなわち１周期にわたる計数値を全
体で何回分まで取り込み記憶するかは、予め設定
情報の１つとして測定装置に与えておき、その取
り込み回数に達したとき周期測定を終了するとい
う動作を行つている。

しかしながら、その数が規定できないような応
用例、例えば機械接点のチヤタリングの周期連続
測定などのような場合には測定できないという問
題があつた。

本考案は、このような点に鑑みてなされたもの
で、測定個数が規定できないような場合でも内部
のタイマーあるいは外部からの強制信号により測
定を中断できようにし、それまでの測定データと
個数を得ることができるようにしたメモリ付周期
測定装置を実現するものである。

［問題点を解決するための手段］ このような目的を達成するために、本考案は、 波形の周期に関連してゲートが開いている期間
だけ時間測定のためのクロツクを計数するカウン
タと、 波形の周期に関連したゲート信号をカウントし
てアドレスを発生するアドレスカウンタと、 このアドレスカウンタからのボロー信号または
強制的に測定を終了させるための終了信号のいず
れかを選択するスイツチと、 このスイツチの出力によりセツトされ前記カウ
ンタへの入力を禁止するための信号を出力するフ
リツプフロツプと、 前記アドレスカウンタが示すアドレスに前記カ
ウンタの内容を記憶するように構成されたメモリ
と を具備したことを特徴とする。

［作用］ 本考案では、測定個数が規定できる周期測定の
場合は前記スイツチでアドレスカウンタのボロー
出力を選択し、ボローが出力されたときに前記フ
リツプフロツプによりカウンタの入力を禁止する
と共に測定終了を宣言し、測定個数が規定できな
い周期測定の場合は前記スイツチで強制的な終了
信号を選択し、この終了信号入力により前記フリ
ツプフロツプをセツトしてカウンタの入力を禁止
すると共に測定終了を宣言する。

［実施例］ 以下図面を参照して本考案の実施例を詳細に説
明する。第１図は本考案に係るメモリ付周期測定
装置の一実施例を示す要部構成図である。図にお
いて、１は時間計数用の基準クロツクが入力され
る第１のゲート、２は周期測定期間を規定するゲ
ート信号が入力される第２のゲート、３はゲート
１を通過して入力されるクロツクを計数するカウ
ンタ、４はカウンタ３の値を記憶するメモリ、５
はメモリ４に与えるアドレスを生成するアドレス
カウンタ、６はメモリ４へ与える書き込み信号
WRを発生する書き込みパルス発生回路、７はタ
イマー、８は切換スイツチ、９はフリツプフロツ
プである。

カウンタ３は第２のゲート２から与えられる信
号によりカウント動作が制御され、書き込みパル
ス発生回路６は第２のゲート２の出力の立ち下が
りで書き込みパルスを発生する。ただしパルス発
生回路６はフリツプフロツプ９の出力によりパル
ス発生動作が制御される。

アドレスカウンタ５は、プリセツトデータ
PRDで予め初期値が設定され、第２のゲートの
出力を入力クロツクとしてカウントダウンする。
カウンタの内容はアドレス値としてメモリ４およ
び図示しない中央処理装置へ送られる。また、ア
ドレスカウンタ５はその値が零のときに新たにク
ロツクが入力されるとボロー信号（BO）が出力
される。

スイツチ８は、前記ボロー信号、タイマー７の
出力および外部から与えられる終了信号（EXT
STOP）の中からいずれか１つを手動切換えによ
り選択する。選択出力はフリツプフロツプ９に入
力される。

フリツプフロツプ９の出力は第１および第２の
ゲート１，２にゲート信号として入力される。

このような構成における動作を第２図および第
３図のタイムチヤートを参照して次に説明する。

メモリに取り込む回数を指定した場合のモー
ド スイツチ８を設定してアドレスカウンタ５の出
力を選択しておき、アドレスカウンタ５には回数
をプリセツトする。ここでは５をプリセツトす
る。トリガ入力によりフリツプフロツプ９がリセ
ツトされ、その出力がHIGHになり第１および第
２のゲート１，２のゲートが開く。この状態にお
いて、第２図ロ，ハに示すように周期測定期間を
規定するゲート信号入力がHIGHになる期間だけ
カウンタ３において入力クロツク数を計数する。
各期間の終了時点で、アドレスカウンタ５は１だ
けダウンカウントし、他方書き込みパルス発生回
路６は書き込みパルスを発生する。これにより、
メモリ４に対し、各期間の終了時点ごとにアドレ
スカウンタが示すアドレスにカウンタ３の内容を
格納する。すなわち、各期間の終了時点ごとに、
４，３，２，１，０のメモリアドレスにそれぞれ
カウンタ３の内容を順次書き込んでゆく。また前
記メモリアドレスはCPUにも入力される。

６回目のゲート信号の立ち下がりの時点でアド
レスカウンタ５からボロー信号が出力される。こ
れによりフリツプフロツプ９の出力がLOWとな
り、第１および第２のゲート１，２を閉じると共
にCPUに対しては測定終了を示す割り込みをか
ける。なお、フリツプフロツプからのLOW信号
により書き込みパルス発生回路６のパルス発生が
禁止され、メモリ４には６回目のカウントデータ
は書き込まれない。またこのときのアドレスカウ
ンタの出力（アドレス）はCPUに読み取られる。

これにより計測動作が終了し、メモリ４に記憶
された各周期測定データはCPUにより適宜読み
出される。

強制終了モード スイツチ８をタイマー７の出力または外部から
の終了信号のいずれか一方を選択するよう設定し
ておく。また、アドレスカウンタ５にはプリセツ
ト値としてそのカウンタの最大値をセツトしてお
く。トリガ信号を与え、フリツプフロツプ９をリ
セツトしその出力をHIGHにして、第１および第
２のゲート１，２のゲートを開く。スイツチ８で
タイマー７の出力を選択した場合は、前記タイマ
ーは前記トリガ信号で起動する。

その後前記モードの場合と同様に周期測定が行
われる。第３図に示すようにタイマー７または外
部からの終了信号がLOWになつた時点でフリツ
プフロツプ９の出力がLOWとなり、計測動作が
終了する。この場合アドレスカウンタ５のデータ
から、それまでに測定した回数を知ることができ
る。回数の検出は図示しないCPUにより行うこ
とができる。

［考案の効果］ 以上詳細に説明したように、本考案によれば、
その測定個数を予め指定して測定するモード以外
に、その測定個数が指定できないような場合にも
タイマーによるタイムアウト終了あるいは外部か
らの強制終了信号により測定を終了するというモ
ードを備えたため、任意の波形の周期測定が可能
となつた。

【図面の簡単な説明】

第１図は本考案に係るメモリ付周期測定装置の
一実施例を示す要部構成図、第２図および第３図
は動作を説明するためのタイムチヤートである。 １，２……ゲート、３……カウンタ、４……メ
モリ、５……アドレスカウンタ、６……書き込み
パルス発生回路、７……タイマー、８……スイツ
チ、９……フリツプフロツプ。

Claims (1)

1. 【実用新案登録請求の範囲】 波形の周期に関連してゲートが開いている期間
   だけ時間測定のためのクロツクを計数するカウン
   タと、 波形の周期に関連したゲート信号をカウントし
   てアドレスを発生するアドレスカウンタと、 このアドレスカウンタからのボロー信号または
   強制的に測定を終了させるための終了信号のいず
   れかを選択するスイツチと、 このスイツチの出力によりセツトされ前記カウ
   ンタへの入力を禁止するための信号を出力するフ
   リツプフロツプと、 前記アドレスカウンタが示すアドレスに前記カ
   ウンタの内容を記憶するように構成されたメモリ
   と を具備し、測定個数が規定できる周期測定の場合
   は前記スイツチでアドレスカウンタのボロー出力
   を選択し、測定個数が規定でない周期測定の場合
   は前記スイツチで強制的な終了信号を選択して周
   期を測定するようにしたことを特徴とするメモリ
   付周期測定装置。