JPH0541570A - 電子回路部品実装用パツケージ - Google Patents

電子回路部品実装用パツケージ

Info

Publication number
JPH0541570A
JPH0541570A JP21660591A JP21660591A JPH0541570A JP H0541570 A JPH0541570 A JP H0541570A JP 21660591 A JP21660591 A JP 21660591A JP 21660591 A JP21660591 A JP 21660591A JP H0541570 A JPH0541570 A JP H0541570A
Authority
JP
Japan
Prior art keywords
cap
electronic circuit
ceramic base
package
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21660591A
Other languages
English (en)
Inventor
Takahiro Nagano
孝浩 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Kokusai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Co Ltd filed Critical Kokusai Electric Co Ltd
Priority to JP21660591A priority Critical patent/JPH0541570A/ja
Publication of JPH0541570A publication Critical patent/JPH0541570A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 電子回路部品実装用パッケージの小形高密度
化を図る。 【構成】 有底無蓋の箱形に形成され内部底面に電子部
品を実装するための配線導体２１が設けられた多層セラ
ミックスによるセラミックベース１６と、上部開口面を
覆って封止するような形状で内面側に電子部品を実装す
るための配線導体が設けられた金属印刷配線板によるキ
ャップ１１とにより構成されたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、小形電子機器に用いら
れる電子回路部品実装用パッケージに関するものであ
る。
【０００２】
【従来の技術】図３，図４は従来のパッケージ構造を示
す斜視図と側面半断面図である。図に示すように、従来
は、凹状に成形した箱型の積層セラミックスの内部底面
に面実装用電子回路部品を収容する配線導体を設け、外
部側面部分には外部回路基板に接続するためのスルーホ
ール形電極４４を設けたセラミックベース４３と金属の
薄板やセラミックスで成形されたキャップ４１を溶接も
しくはガラス，半田等で封止する構造となっている。セ
ラミックベース４３の内部底面の電子回路用配線導体と
外部側面の電極４４は積層セラミックスの内層導体によ
って接続されている。
【０００３】
【発明が解決しようとする課題】しかし、前記従来のパ
ッケージ構造では、電子回路部品はセラミックベース４
３の内部底面にしか設けられず、電子回路機能部品の小
形化又は部品の実装密度を高めるという要求を満足させ
ることができない。さらに、パッケージ内部の空間（容
積）が有効に利用されていないという問題がある。
【０００４】本発明の目的は、小形でパッケージ内部の
高密度実装を実現し、かつ、信頼性の高い電子回路部品
実装用パッケージを提供することにある。
【０００５】
【課題を解決するための手段】本発明の電子回路部品実
装用パッケージは、積層セラミックスにより有底無蓋の
箱形に成形され内部底面に複数の面実装形電子部品を取
り付けるための配線導体が設けられたセラミックベース
と、該セラミックベースの上部開口部を覆って塞ぐよう
な薄板状の金属印刷配線基板のキャップとからなり、前
記キャップの内側面に、複数の面実装形電子部品を取り
付けるための配線導体が設けられるとともに周辺部の金
属面が露出するように形成され、該キャップが前記セラ
ミックベースの上部開口部を覆って塞ぐように密接され
たとき該上部開口部の周辺部に設けられた接続導体と該
キャップの前記露出した金属面とを接合することにより
内部に取り付けられた電子部品および内部配線導体が封
止されるように構成したことを特徴とするものである。
【０００６】
【実施例】図１は本発明の実施例の断面図であり、図２
は本発明の実施例の組立てを説明する斜視図である。こ
れら図に示したように、本発明のパッケージは、金属の
薄板の絶縁膜の上に電子回路用配線導体１５を形成し金
属板周囲は封止のため絶縁層を取り除いたキャップ１１
と、凹状にした箱型のセラミックスの内部底面に電子回
路用配線導体２１を設け、外部側面部分には外部の回路
基板接続用の電極２０を設け（但し、内部底面の電子回
路配線導体２１と外部側面部分の電極２０は積層セラミ
ックスの内層導体によって接続されている。）又、凹状
内部の側壁面にスルーホールを成形し、それを使って上
部開放面には、キャップ側の電子回路との接続用の電極
１９とその外周に封止用の導体１７を設けたセラミック
ベース１６と、キャップ１１側の電子回路とセラミック
ベース１６の電子回路とを電気的に接続するための導電
樹脂もしくは金バンプ１８から成る構成となっている。
【０００７】本発明のパッケージの封止手順としては、
セラミックベース１６に各種電子部品を電子回路配線導
体２１上に実装し、一方、キャップ１１に形成した電子
回路配線導体１５上にも電子部品を実装する。次に、セ
ラミックベース１６とキャップ１１の電子回路の電気的
接続用として金バンプ１８もしくは、導電樹脂を予めセ
ラミックベース１６かキャップ側に設け、これをセラミ
ックベース１６とキャップ１１とで挟んで、熱や超音
波，圧力，光等によって互いの電極を接続させる。その
後セラミックベース１６とキャップ１１の外周を溶接等
で気密封止を行う構造となっている。本発明の特徴とし
ては、キャップ１１側にも電子回路部品を実装すること
によりパッケージを立体的に利用することができ、パッ
ケージ１６内部の空間（容積）が有効活用できて、パッ
ケージの小形化，高密度実装に適している。又、最終的
に気密封止を行うのでパッケージ内部の電子回路の信頼
性を確保することが出来る等である。
【０００８】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、従来のパッケージ構造に比べて次の
ような効果が得られる。 （１）電子回路の実装面積が約２倍になる。 （２）パッケージ内部の空間を有効に活用することがで
きる。 （３）パッケージの小型化が可能になる。 （４）より高密度に実装することできる。 （５）気密封止を行うので信頼性の高い部品を提供する
ことができる。
【図面の簡単な説明】
【図１】本発明のパッケージ構造断面図である。
【図２】本発明のパッケージ構造斜視図である。
【図３】従来のパッケージ斜視図である。
【図４】従来のパッケージ断面図である。
【符号の説明】
１１ キャップ １２ 絶縁部 １３ 封止用金属露出部 １４ 電気的接続用電極部 １５ 配線導体 １６ セラミックベース １７ キャップ封止用導体 １８ 金バンプ １９ 接続用電極 ２０ 接続用電極 ２１ 配線導体 ４１ キャップ ４２ コバールリング ４３ セラミックベース ４４ スルーホール形電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 積層セラミックスにより有底無蓋の箱形
    に成形され内部底面に複数の面実装形電子部品を取り付
    けるための配線導体が設けられたセラミックベースと、
    該セラミックベースの上部開口部を覆って塞ぐような薄
    板状の金属印刷配線基板のキャップとからなり、 前記キャップの内側面に、複数の面実装形電子部品を取
    り付けるための配線導体が設けられるとともに周辺部の
    金属面が露出するように形成され、該キャップが前記セ
    ラミックベースの上部開口部を覆って塞ぐように密接さ
    れたとき該上部開口部の周辺部に設けられた接続導体と
    該キャップの前記露出した金属面とを接合することによ
    り内部に取り付けられた電子部品および内部配線導体が
    封止されるように構成した電子回路部品実装用パッケー
    ジ。
JP21660591A 1991-08-02 1991-08-02 電子回路部品実装用パツケージ Pending JPH0541570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21660591A JPH0541570A (ja) 1991-08-02 1991-08-02 電子回路部品実装用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21660591A JPH0541570A (ja) 1991-08-02 1991-08-02 電子回路部品実装用パツケージ

Publications (1)

Publication Number Publication Date
JPH0541570A true JPH0541570A (ja) 1993-02-19

Family

ID=16691047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21660591A Pending JPH0541570A (ja) 1991-08-02 1991-08-02 電子回路部品実装用パツケージ

Country Status (1)

Country Link
JP (1) JPH0541570A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1645172A4 (en) * 2003-06-26 2009-06-24 Formation Inc ENVIRONMENTAL PROTECTION OF A POINT ATTACHMENT FOR SERIAL CONNECTION (ATA) AND OTHER ELECTRONIC DEVICES

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1645172A4 (en) * 2003-06-26 2009-06-24 Formation Inc ENVIRONMENTAL PROTECTION OF A POINT ATTACHMENT FOR SERIAL CONNECTION (ATA) AND OTHER ELECTRONIC DEVICES

Similar Documents

Publication Publication Date Title
TW521555B (en) Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JPH11330283A (ja) 半導体モジュール及び大型半導体モジュール
KR950024372A (ko) 전자부품장치와 그 제조방법
WO1999008320A1 (en) Resin-sealed surface mounting type electronic parts
CN205622875U (zh) 一种mems麦克风
JPH0541570A (ja) 電子回路部品実装用パツケージ
JPH0818390A (ja) 弾性表面波装置
CN118737858A (zh) 多传感器封装结构及其形成方法
JPH0794619A (ja) 混成集積回路装置
JPH10135771A (ja) 圧電部品
JP2001053222A (ja) 半導体装置
JPS61214566A (ja) 半導体光センサ装置
JPH04293311A (ja) 弾性表面波装置
JPH01213018A (ja) 弾性表面波ディバイスの構造
JP2598301Y2 (ja) チップ圧電振動子
JPH01273390A (ja) 電気回路部品
JP2002359340A (ja) 多層回路基板
JPH0541569A (ja) 電子回路部品実装用パツケージ
JPH05183066A (ja) 面実装用電子機能回路装置
JPH10150273A (ja) 弾性表面波素子チップを有する高密度実装基板
JP2728585B2 (ja) 半導体素子収納用パッケージ
JP2002231845A (ja) 電子部品収納用パッケージ
JPH1155060A (ja) 圧電発振器
JPH04170080A (ja) 金属板ベース回路基板
CN115955802A (zh) 一种一体化多层全密封外壳